课 程 简 介上海交通大学微机原理电子教案
上海交通大学微机原理与接口技术课件(丁纪凯老师)第一章计算机基础(修改稿)
2、二进制计数制
特点有 :
0、1二种状态。 逢二进一 。
二进制数有二个要素：
基数：二
每一位
i
0、1
逢 二进 一
位权：2
1 0 1 1 0
1 1 0
每位为0或1
位权
27 26 25 24 23 22 21 20
权展开式
N= k n 2n+k n-1 2 n-1+……+k0 2 0 +k-1 2 -1+…… +k-m 2-l = [ k i 2 i] 例： N=( 10011101 ) 2 N=1 27+1 24+1 23+1 22+1 20 =（157）10 在计算机里进行运算和处理均是按二进制数处理的。
计算各位之和使和为N10
例：十 → 二
（217）10=（1101 1001）2
权值：
210
29
28 27 26 25 24 23 2 2 21 20
16 8 4 2 1
1024 512 256 128 64 32
217-27=89 a7=1 ，
89-26=25 a6=1 ，
9 - 23=1
a3=1
（二）、 减法 (1) 0 – 0 = 0 (2) 1 – 0 = 1 (3) 1 – 1 = 0 (4) 0 – 1 = 1 借位 1 (5) 0 – 1 – 1 = 0 借位 1 例: ( 11001001)2 – ( 10110110) 2 = ( 00010011) 2 规则： 1 –1 0 0 1 0 1 0 0 1 1 0 0 1 0 1 1 0 1 0 0 0 1 1 1 0 1 0 1 1
上海交通大学-微机原理-第3章-8086-微处理器及其系统解读
7
指令队列缓冲器（二）
Shanghai Jiao Tong University
“先进先出”原则：按顺序存放，并按顺序取到EU中去执行。
① 取指时，当指令队列缓冲器中存满1条指令，EU开始执行； ② 指令队列缓冲器中只要空出2个指令字节时，BIU便自动执行 取指操作，直到填满时为止。 ③ EU执行指令时，如需对M或I/O设备存储数据时，BIU将在执 行完现行取指的存储器周期后的下一个存储器周期，对内存单 元或I/O设备进行存取操作，交换的数据经BIU由EU进行处理。 ④ 当EU执行完转移、调用和返回指令时，要清除指令队列缓冲 器，并要求BIU从新的地址重新执行。
字乘，字除，间 接I/O 堆栈操作 数据串操作 数据串操作
16
段寄存器（一）
Shanghai Jiao Tong University
段寄存器是为实现“段加偏移”寻址基址而设置的。
4个16位段寄存器，8086 指令可直接访问。 CS(Code Segment)：存放代码段的段地址。 SS(Stack Segment)：存放堆栈段的段地址。
23
标志寄存器（六）
Shanghai Jiao Tong University
② IF(Interrupt Flag)：中断允许标志，D9位。 控制可屏蔽中断。 若用指令STI将IF=1，允许接受外部从INTR引脚发来的 可屏蔽中断请求； 若用指令CLI将IF=0，禁止接受外部发来的可屏蔽中断 请求。 IF的状态不影响非屏蔽中断(NMI)请求，也不影响CPU响 应内部的中断请求。
26
总线周期（二）
Shanghai Jiao Tong University
一个最基本的总线周期由4个时钟周期组成： 用 T1，T2，T3，T4 表示
课程教学大纲-上海交通大学继续教育学院
上海交通大学网络教育学院《微机原理与应用》学位课程大纲一、基本信息1、教材名称：推荐教材：李继灿主编，新编16/32位微型计算机原理及应用(第3版)，清华大学出版社，2004年参考教材：1、周明德编著，微型计算机系统原理及应用(第4版)，清华大学出版社，2002年2、戴梅萼编著，微型计算机技术及应用(第3版)，清华大学出版社，2003年2、考试题型及分值：单项选择题10分，填空题20分，判断题10分，简答题20分，程序题20分，综合运用题20分3、考试形式：闭卷4、考试时间：2小时二、课程内容情况（一）课程内容简介本课程是计算机专业的核心课程之一，是一门面向应用的、具有很强的实践性与综合性的课程，主要任务是使学生掌握微机硬件体系结构的基本知识，在微机汇编语言程序设计和硬件接口技术编程方面掌握基本内容和应用技巧，并达到相应的实际应用开发水平。
本课程提供微机原理与应用的基本理论与技术，比较有深度，具有理论性强、概念抽象、技术更新快等特点。
包括教学课和实践操作课两部分。
教学课以课堂讲解形式使学生了解微型计算机的基本结构及其工作原理，掌握指令系统及汇编语言程序设计方法、微型计算机与外设的数据传输方式、中断技术、可编程定时器/计数器、串并行接口技术，以及微机最新发展趋势等。
实践操作课以上机形式使学生熟悉汇编语言的编程环境与特点，能编写、调试、运行完成一定功能的汇编语言源程序。
本课程教学目的在于使学生全面掌握微机的基本工作原理和程序设计方法。
注重理论联系实际，加强实践环节，培养学生分析问题和解决问题的能力，使学生具有微型计算机应用系统分析能力和初步设计能力。
（二）重点内容简介（1）微机系统导论（约5％）考核内容：–微机系统组成–微机硬件系统结构–微处理器的性能指标–微机总线结构考核要求：理解：微机工作过程CPU对存储器的读/写操作及其区别了解：存储器组成程序计数器与累加器功能微机系统的主要性能指标当前PC机的标准配置掌握：微机的软、硬件系统组成微处理器、微型计算机、微型计算机系统的概念微机硬件系统组成框图及各部分的主要功能微处理器组成指令和程序的概念重点掌握：微机系统的组成微处理器性能指标(字长、内存容量、主频、运算速度、存取周期)微机总线结构计算机常用术语(位、字节、字) 的含义（2）微机运算基础（约5％）考核内容：–各种进位计数制之间的相互转换–原码、反码、补码的表示范围–原码、反码、补码、真值之间的相互转换–二进制数的加减运算与逻辑运算–进位和溢出的区别考核要求：理解：进位计数制的基本特点二进制数的乘、除算术运算了解：数的浮点和定点表示法8421 BCD编码和ASCII编码掌握：补码运算重点掌握：二、十、十六进制的相互转换无符号数、带符号数、真值、机器数的区别原码、反码、补码、真值之间的相互转换方法二进制数的加、减算术运算二进制数的与、或、非、异或逻辑运算进位和溢出的概念（3）8086微处理器及其系统（约15％）考核内容：–8086微处理器特点–通用寄存器组，段寄存器，标志寄存器–时序、指令周期、总线周期、时钟周期、分时复用总线、物理地址，逻辑地址，偏移地址–总线接口单元与执行单元组成与功能–20位物理地址形成–指令队列与堆栈–规则字与非规则字–最小工作方式与最大工作方式特点–时钟发生/驱动器8284A，地址锁存器8282、数据总线收发器8286，总线控制器8288作用与特点考核要求：理解：8086主要引脚的功能重定位概念了解：微处理器发展过程8086引脚功能和它的定时关系8086存储器组织掌握：最小工作方式与最大工作方式区别8086微处理器特点重点掌握：指令周期、总线周期、时钟周期的概念存储器的分段设计思想逻辑地址与物理地址的关系8086 CPU的内部结构8086的寄存器结构指令队列与堆栈的特点与操作（4）8086指令系统（约10％）考核内容：–8086的寻址方式–通用数据传送指令：MOV，PUSH，POP–目标地址传送指令：LEA–I/O数据传送指令：IN，OUT–加法指令：ADD，ADC，INC–减法指令：SUB，SBB，DEC，CMP–逻辑运算指令：AND，OR，XOR，TEST–移位指令：逻辑移位（SHL，SHR）算术移位（SAL，SAR）–循环控制类指令：无条件转移指令：JMP条件转移指令：无符号（JA，JAE，JB，JBE）有符号（JG，JGE，JL，JLE）单标志：JE/JNE循环控制指令：LOOP，JCXZ考核要求：理解：8086指令系统特点段内转移与段间转移，短转移无条件转移和条件转移区别循环移位指令了解：8086指令格式串操作类指令特点处理器控制类指令功能中断指令执行过程掌握：6大类指令系统基本用法重点掌握：8086的寻址方式数据传送类指令算术运算（加、减）类指令逻辑运算类指令移位类指令循环控制指令（条件转移、无条件转移、循环控制）（5）8086汇编语言程序设计（约15％）考核内容：–读、写汇编语言程序–程序框图绘制方法–机器语言、汇编语言以及高级语言特点–常用汇编伪指令的含义和用法考核要求：理解：源程序结构顺序程序、分支程序、循环程序的基本设计方法了解：汇编语言的特点、汇编语言的基本语法掌握：常用汇编伪指令的含义和用法：符号定义伪指令、数据定义伪指令、段定义伪指令汇编语言程序的格式和运行方法重点掌握：读写、运行、调试汇编语言程序指令语句与伪指令语句的异同点变量与标号的区别（6）半导体存储器（约10％）考核内容：–半导体存储器分类及特点–静态RAM、动态RAM组成及特点–地址译码方式–存储器与CPU的连接–位扩充与地址扩充技术考核要求：理解：RAM和ROM的工作特点微处理器与存储器的连接方法8086的存储器组织了解：DRAM的刷新原理新型存储器技术发展动向与趋势掌握：半导体存储器的性能指标重点掌握：半导体存储器分类、组成与功能静态RAM、动态RAM组成和特点存储器的分段方法存储器芯片的扩充技术（7）输入与输出接口技术（约10％）考核内容：–接口的概念与功能–接口电路的信息种类–程序传送方式特点及程序流程：无条件传送，程序查询传送–中断传送方式特点–直接存储器存取传送特点考核要求：理解：CPU与外设之间的连接了解：I/O接口及其功能接口电路的基本结构掌握：中断的分类输入、输出的信息种类重点掌握：CPU与外设数据传送方式与控制方式（8）中断技术（约15％）考核内容：–中断源，中断向量，中断向量表，中断类型码，中断优先权–断点与现场–中断分类–中断类型码与中断向量关系–响应中断的条件–中断响应及处理过程–8259A内部8个部件功能及其关系考核要求：理解：8086中断系统了解：可编程中断控制器8259A引脚及其功能掌握：中断的有关概念8259A内部结构框图重点掌握：中断分类CPU响应中断及处理过程（9）可编程接口芯片及应用（约15％）考核内容：–接口分类与功能–8253-5内部结构–8255A 3个端口的特点与差异性–8255A 3种工作方式–8253-5和8255A 应用考核要求：理解：接口基本结构的特点掌握：定时/计数器8253-5的主要性能、工作方式和初始化编程方法并行接口8255A的主要性能、工作方式和初始化编程方法重点掌握：8253-5内部结构特点8255A 3个端口的特点与差异性接口分类与功能8253-5和8255A 应用三、教学内容安排四、说明注意题量使学生能在规定时间内基本答完为准，较难题目不超过20%。
微机原理与接口技术上海交大课件第2章
第二章8086系统结构2.1 Intel 8086 CPU 结构8086 CPU概述1977年年，Intel率先推出了16位微处理器8086，能并行处理16位数据，它需要16位的存储器，16位DB，16位外设。
1979年Intel研制了8088，称为准位外设称为16位机。
z引脚功能复用z单总线、累加器结构单总线累加器结构z可控三态电路z总线分时复用一、结构特点z指令流水线z存储器的分段结构z支持用于浮点运算的协处理器及多微处理器系统z指令方面和结构设计支持使用该微处理器构成一个共享总线的多微处理器系统式并行方式：存储器的分段结构：8086的地址总线为20位，可寻址220=1 MB的内存空间；内部寄存器和内部地址总线都只有16位，也就是说能够由ALU提供的最大地址空间只能是64 KB。
64KB 分段：为了实现CPU对1 MB空间的寻址，将内存储器空间分为若干逻辑段，每个段最大为64KB，并在C U中专门设置了些段寄存器，用于存放逻辑CPU中专门设置了一些段寄存器，用于存放逻辑段的起始地址，这些起始地址是16位的，满足内部地址总线的宽度要求。
地址总线的宽度要求EUBIU 地址加法器AL BL 通用寄存器组AX BX CL DLSP CX DX：常用于存放算术逻辑运算中的操作数。
所有的：基地址指针寄存器。
一般也常用来存放访问内存时的基地址。
但它通常是与SS寄存器配对使用)。
：它们常常在变址寻址方式中作为索引指针。
：数据段通常用来存放数据和字符。
DS存放当前数据段的指令指针寄存器:用来存放下一条要执行指令的偏移地址。
的内容为段基地址，以(1) 条件标志(6个)：反映指令执行后运算结果特征. CF():CF=D进位标志): CF=D7CY或D15CY执行算术运算指令后,结果的最高位(字节时为D7CY或字为D15CY)向更高位产生进位,则CF=1,否则CF=0.CF1CF0该标志主要用于多字节加、减运算.例: 3FH+0B4H 0BFH+0B4H0011 1111 1011 1111+ 1011 0100 + 1011 01001111 0011;CF=0 101110011;CF=111110011;CF=010*******;CF=1注:对CF操作有三条专用指令:STCÆCF=1; CLCÆCF=0; CMCÆCF=CFCF1CF0CF CFPF(奇偶校验标志): PF=D7⊕… ⊕D0运算结果的低8位中1”的个数为偶数,则PF=1,否则位中“PF1PF=0.该标志主要用于检测数据通信中是否发生错误.AF(辅助进位标志): AF=D3CY字节运算中,低4位向高4位有进位或借位时,则AF1,AF=1,否则AF=0.该标志主要用于BCD码运算的调整指令中.例:38H+49H0011 1000+ 0100 1001000001000 0001 ;AF=1;若视为BCD运算,则应调整.ZF(零标志): ZF=D7+…+D0或D15+…+D0运算结果为0,则ZF=1,否则ZF=0.结果非,则0,ZF=0.SF(符号标志) SF=D7或D15运算结果为正数,则SF=0,为负数,则SF=1.SF=0SF=1如:3FH+0B4H=0F3H的SF=1OF(溢出标志): OF=D7CY⊕D6CY或D15CY⊕D14CY 算机所,,当运算结果超出了机器所能表示的范围时则OF=1,否则OF=0.如:3FH+0B4H0F3H中OF0:3FH+0B4H=0F3H OF=0注意:实际上机器把所有数都当无符号数运算,把结果都当符号数来设置标志.以上6个标志为指令执行后的结果标志,可作为控制转移的条件.例：假设执行一条加法指令，计算5439H+476AH后各状态标志位的状态为何?解：0 1 0 1 0 1 0 0 0 0 1 1 1 0 0 1+ 0 1 0 0 0 1 1 1 0 1 1 0 l 0 1 0+010*********l0101 0 0 1 1 0 1 1 1 0 1 0 0 0 1 1则执行这条加法指令后标志寄存器的状态为：CF=0，PF=1，AF=1，ZF=0，SF=1，OF=1。
微机原理电子教案 (6)
动态存储器的地址线一般分为行地址线和列地址线，对应于存储单元排成的行×列 矩阵。对动态存储器进行读/写时，首先由行地址选通信号（RAS）把行地址锁存 在动态存储器内部的行地址锁存器，然后由列地址选通信号（CAS）把列地址锁 存在动态存储器内部的列地址锁存器，再以读/写信号进行数据的读出或写入。
2. 高速缓冲存储器 （1）异步静态存储器
异步静态存储器的存取速度与微处理器的速度不同步，所以这种静态存储器又称 为异步静态存储器，异步静态存储器的存取时间约为12ns～35ns
（2）同步突发静态存储器
同步突发静态存储器（SB SRAM）和微处理器通过一个相同的时钟信号锁在一 起，使微处理器和SB SRAM同步工作，从而彻底解决微处理器和存储器之间的 速度匹配问题。同步突发静态存储器的存取时间约为5ns～8ns。
2. 动态存储器芯片 （1）FPM DRAM（快速页式动态随机存储器）
（2）EDO DRAM（扩展数据输出式动态随机存储器） （3）BEDO DRAM（突发式动态随机存储器） （4）SDRAM（同步式动态随机存储器） （5）DDR SDRAM（双数据速度，同步式动态随机存储器） （6）RDRAM
6.1 内存储器 之
6.1 内存储器 之
高速缓冲存储器（Cache）
1. 高速缓冲系统的工作原理
加入高速缓冲存储器为什么能提高系统的运行速度？因为，高速缓冲存储器采用 静态存储器（SRAM），静态存储器的存取时间比动态存储器的存取时间要快 得多，且在加电时永保存储信息，不需要刷新。当微处理器读取数据时，高速缓 冲控制器指示微处理器首先到内置高速缓冲存储器中查找，只有当内置高速缓冲 存储器中没有要查找的数据时，才到外置高速缓冲存储器中查找。再找不到，立 即到主存储器中查找，查到数据后将其送到内置高速缓冲存储器，使内置高速缓 冲存储器总保持微处理器最近要处理的数据。设置高速缓冲存储器可以有效突破 程序访问的局限性，在某段时间内将系统所要访问的存储空间集中在一个很小的 范围里，而程序指令的存储是连续的，这样就可以将频繁读取的指令和数据装入 高速缓冲存储器，达到提高系统运行速度的目的。
微机原理与应用
本课程是由上海交通大学王春祥教授的计算机原理与应用网络课程的教学视频。
整个课程有28个课时，由一个教室网络免费编译和共享。
“微机原理与应用”系列课程是信息工程，测控技术与仪器，电气工程与自动化相关专业的专业技术基础课程。
单片机原理与应用是单片机，单片机和单片机接口技术系列课程的基础课程。
教学内容以微机硬件，接口技术为开发平台，汇编语言为基础，可以直接操作微机接口和存储器作为开发工具。
教学的目的是使学生掌握该综合专业的基础知识，并在毕业后将其广泛应用于工业自动化，测量与控制以及信息通信技术领域。
传统的教学方法是微机原理和微机接口技术。
教学主要以课堂教学为基础，辅以少量实验课程。
微机原理和微机接口技术的知识特性不同于电路原理和电子技术等其他课程。
它的基本概念不是通过公式推导建立的，而是必须建立数据流和指令流如何在计算机系统中工作的概念。
但是，对于习惯于在教学初期通过公式推导来建立信息流概念的学生来说，现有的教学方法非常困难。
无法建立这个概念的直接结果是，大多数学生难以理解计算机的工作原理，这使许多学生失去信心。
三个学期后，大多数学生死记硬背地通过了课程考试。
但是，在实际应用中，这离教学目的还很遥远，不能满足应用型人才的要求，也不符合我们21世纪人才培养的目的。
根据我们面临的教学需求，提出了微机，单片机和微机接口技术课程体系的教学改革。
正是在分析现有教学方法存在的问题时，我们希望在本课程系统的教学过程中形成一种新的教学模式，从而突破了学生学习微机，单片机和微机接口技术时难以建立字母的困难。
课程为了达到更好的教学效果，学习方法的障碍在于如何在指令的作用下在计算机系统中流动。
chp2上海交通大学微机原理电子教案
内存有效地址计算
向BIU提供数据和访问内存或I/O的地址 对通用寄存器和标志寄存器进行管理
二 寄存器结构
1 通用寄存器：可存16位放数据或地址 • 存取速度快 • 通用性强 • 隐含性：指令中未给出寄存器名而能寻址
四个16位通用寄存器 AX AH，AL
BX BX，BL
CX CH，CL DX DH，DL
状态 T4 T4
M/IO 1 0
高阻态
功能 访问M 访问IO DMA方式
7 MN/MX =1，为最小模式；=0，为最大模式
8 ALE
地址锁存器允许信号，输出， T1时高电平有效
9 DEN 数据允许控制信号，低电平有效，输出
有效时允许驱动缓冲器传送。
10 DT/R 数据发送/接收控制信号，控制驱动缓冲器传送方
8位机PSW: 7
OF
ZF零标志 SF符号标志 OF溢出标志
6
5
4
ZF × AF
TF单步标志 IF中断标志 DF方向标志
3
2
1
0
× PF × CF
2-2 8086 CPU引脚
（40）
两种模式： • 最小模式—单机系统 控制信号由8086直接提供 • 最大模式---多处理机系统 控制信号由8288总线控制器直接提供 总线周期的个状态：一个时钟周期为一个状态
读有效信号
取指令送指令队列
2 指令队列：先进先出，一般填满为止；队列有多于 2个空余字节，BIU自动取指令到指令队列；EU未 请求，队列满，BIU休息，处于空闲状态
3 EU请求读写M或I/O时遇到总线空闲就立即执行，
遇到BIU正在取指令，则等总线周期结束再执行。
ysjg上海交通大学微机原理电子教案..
PC/AT总线 1984年IBM推出以80286为CPU
的16位PC机总线(未公布)
ISA总线
同 期 ,Intel 、 IEEE 和 EISA 集 团 联 合开发出与 AT 总线相近的 ISA 工 业标准结构总线
ISA总线主要性能： I/O空间0100H—03FFH； 24位地址线，16MB寻址空间 8/16位数据线 62+36引脚 最大位宽16位 8MHz时钟频率 带宽16MB/S 具有中断和DMA通道功能
二. PCI总线主要性能：
总线时钟频率：33.3MHz/66MHz 带宽：时钟频率33.3MHz 位宽32位时为133MB/s， 位宽64位时为266MB/s 时钟频率66MHz 位宽32位时 为266MB/s， 位宽64位时为532MB/s 总线宽度：32位（5V）/64位（3.3V） 时钟同步方式 独立于处理品与CPU及时钟频率无关
•总线频率:66MHZ，100MHZ和133MHZ
•带宽分别是 533MB／s，800MB/s和 1066MB／s •PCI－X总线有着很好的向下兼容性
2.按所处位置分
• 片内总线：芯片内用于各功能单元连接； • 片总线：插件板内用于各芯片连接； • 系统总线：微机系统内各功能插件板连 接； • 外总线：微机系统间，微机系统与其他 仪器设备间的连接。
五.总线主要性能指标
• 总线频率：总线工作时钟频率，单位 为MHz； • 总线位宽：总线数据线的根数，有8，16， 32，64位之分； • 总线带宽：即总线传输率，单位为MB/S。
PCI总线周期：CLK时钟同步控制
1.主设备发出FRAME#有效信号，PCI总 线周期开始，每个周期由一个地址期多个 数据期组成； 2. PCI总线周期开始，首先是地址期，主 控器送出地址线和总线命令（C/BE）； 3.下一周期若IRDY# ， TRDY# 有 效 ， 则 按C/BE字节读/写选中的字节数据； 4.以后在CLK控制下逐个传输后续数据； 5.当FRAME#高电平，IRDY#低电平则表 示本数据传输周期最后一个数据期。
微机原理课程设计指导书
《微机原理及应用》课程设计指导书软件按照学号末尾选做东华大学信息科学及技术学院自动化系2015年9月1日一、课程设计目的本课程设计是继《微机系统及应用》课程之后的一次综合性设计、实验训练。
根据微机系统及应用课程教学的重点和主要知识点及工程实际需要，设置汇编语言程序设计、PC机内部接口和8086系统接口电路设计等设计题目。
要求学生综合本课程和其它相关课程中学到的80X86系统结构、汇编语言设计、典型接口芯片、电路电子技术等相关知识进行程序设计、硬件接口电路设计和调试，系统地掌握微机原理和接口技术的相关知识，实现知识的融会贯通。
要求学生通过课程设计的学习，提高设计汇编语言程序的能力和技巧，培养实现一个简单应用系统功能的硬件软件设计能力。
二、课程设计内容一)汇编语言程序设计及调试0）PC机实时时钟的设计利用PC机现有的硬件和软件资源设计程序，以实现在显示器上显示XX（时）：XX（分）：XX（秒）。
（1）设计思路PC机系统板上使用一片8253，其地址为40H—43H，其通道0以方式3工作，每55ms向中断控制器8259A IRQ0端发一次中断请求。
本设计题要求借用原有电路，重新设置8253的计数器0每10ms产生一次中断，100次中断后加1秒，然后调整时、分、秒并显示在屏幕上。
（2）实时时钟的功能按下任意键开始显示数据区中存放的时间值，并且每秒更新一次，运行中按下空格键则停止运行并返回DOS。
程序中应保护原系统的08H中断矢量以便退出时恢复原系统的设置。
（3）题目的要求① PC机实时时钟的基本程序如附录一，请根据中断服务程序设计时钟时、分、秒调整的中断报务程序，然后调试实现时钟的基本功能② 在原有程序基础上，增加键盘输入字符功能，可通过修改时、分、秒的数据，实现实时时钟可调整功能。
③ 在原有程序基础上，设计美观的时钟显示方式。
1）光条式菜单程序设计一个多功能的软件通常以菜单为程序界面，用户可以通过菜单直观地选择各项功能。
上海交通大学计算机组成原理考研辅导讲稿(1)
其中 MTTR 为平均修复时间 1/ 称为修复率 可用性
Ass
覆盖率
MTTF 1/ MTTF MTTR 1 / 1 /
三、容错系统的类型
永久性故障（物理失效） 中期故障（偶然性故障） 暂态故障（环境干扰）
四、基本容错技术
7
分析、模拟和测试
二、指标
响应时间、吞吐率、可扩展性、可编程性、可靠性、性价比
三、简单的分析方法
CPU 时间的计算
Tcpu In CPI Tc
CPI
CPI I
i i 1
n
i
I
i 1
n
i
其中：Ii 是第 i 种指令的数量 CPIi 是第 i 种指令的执行周期数 MIPS 指标
操作： push: SP=SP+1; R[SP]=Data; if(SP==0) Full=1; Pop: Data=R[SP]; SP=SP-1; if(SP==0) Empty=1; 标志 FULL EMPTY 寄存器号
SP
C B A
3 2 1 0
地址 1000
例： fa(int a,b,c) { int i,j,k; … fb(i-j, k-i) … } k-i i-j c b a
(c) MISD 结构
图 1-3
Flynn 分类法中四种系统的基本结构
二、语言与系统结构的设计
语言的分类：过程式、函数式、逻辑推理式 语言的影响：计算模型、软硬件界面(如 picoJAVA)
三、软件与系统结构的设计
两个方面：编译与操作系统 编译的影响：数据的存储结构、指令集的特征、控制结构（指令调度） 堆栈及其实现
四、测试方法
chp4上海交通大学微机原理电子教案
④ PAGE--定位于页边界
（****00B）
组合类型：告诉连接程序本段与其他段的关系。
①NONE—本段与其他段在逻辑上不发生关系。
②PUBLIC—连接程序把几个模块的同名段相邻
地连接成一个逻辑段，次序有连接命令指定，
高到低。 类别：以‘ ’括起，以便连接时把同类别的
段集中在一起。
2 段分配语句
⊿对地址“+”“-”运算符有意义，但不同段地址加减也 无意义 ⊿运算对象和结果都为整数
二 逻辑运算符 注意：与指令助记符有相同的形式，但运算时间严格区分 例：AND DX，PORT AND 0FEH
指令助记符程 序执行时运算
逻辑运算符汇编时 计算产生一立即数
三 关系运算符
注意：⊿所连接两操作数必为两数据或同一段内M地址 ⊿运算结果：真—0FFFFH，假—0 ⊿常与其他运算符组合使用 例：MOV BX，[(PORT LT 3) AND 20] OR [(PORT GE 3) AND 30]
4-2 MASM中的表达式
表达式
运算对象
运算符
汇编运算
结果为语句中操作数
运算对象：常数、变量、标号 结果操作数：常数或地址（变量或标号）
变量 ABC data1 dade2
运算符
运算符 一 算术运算符 注意： ⊿除法视运算结果取不同符号（商-/，余数-MOD）
如：PORT<3 则 MOV BX，20
PORT≥3 MOV BX，30
四 数值返回运算符（分析运算符）
功能：把存储器地址操作数分解成它们的组成部分。 ⊿ SEG ABC 得到ABC段地址
OFFSET ABC
⊿ TYPE
得到ABC偏移地址
表4-2
微型计算机原理及接口技术电子教案_第五章_西电版
A12 MEMW ＋5 V MEMR A19
SRAM 6264 全地址译码连接：
A18 A17 A16 A15
„
„
A12 WE CS2 OE
„
F0000H ～ F1FFFH
1 1 1 1 0 0 0
1
& CS1
A14 A13
1
1
6
5.2.1 静态读/写存储器（SRAM）
D0～D7
二、连接使用
D0～D7 A0
MEMW
7 8 9 NC NC NC 17 18 19 NC O1 O2 /A16 * /A15 /A16 * A15
10 GND 20 VCC
62256 D0～D7
A0～A14
OE
WE
CS
A19 A18 A17 A16 A15
I1 1 I2 2 I3 3 I4 4 I5 5 PAL 16L8
62256 &
OE WE CS1
A0～A12
MEMR MEMW
两片 74LS244
E E
6264 CS2 ＋5 V
D0～D7 A0～A12 &
OE WE CS1
6264 CS2
63S241 & A13
E Q A0 0 Q1
D0～D7 A0～A12
OE WE CS1
A19
ROM作译码器的连接电路图
„
„
A6 A7 A8
微机原理及接口技术
第
5章
存储技术
5.2 常用存储器芯片及连接使用
5.2.2 可紫外线擦除的只读存储器：EPROM 5.2.3 可电擦除的只读存储器：E2PROM
5.2.2 EPROM
ysusb上海交通大学微机原理电子教案
四. USB系统组成
五. USB插拔接通关闭过程 六. USB拓朴结构 七. USB数据流类型和传输类型
一.USB的主要特点
1 ．即插即用，可自动识别总线上 的设备并为其配置软件和硬件资源。 2 ．可以动态连接和重新配置外设， 支持热插拔功能。 3 ．总线上的设备的传输带宽可以 从几Kbps／到几百Mbps，速率最高 可达480Mbpss。
4．允许最多达127台USB设备同时操 作。 5．可向USB总线上设备供电，USB 设备也可自备电源。 6．具有很高的容错性能，协议中规 定了出错处理和差错恢复机制。
此外USB总线还具有使用灵活、
性价比高等特点。
二. USB设备连接器协议
连接器：由插头和插座构成，为 A系列B系列两种。 A系列连接器：用于与主机连接 B系列连接器：用于与设备连接
2.软件
⑴ USB设备驱动程序（客户驱动软件） 用于和某一特定的 USB 设备进行通信， 常为操作系统一部分或由厂商提供 ⑵ USBD USB系统驱动软件 一般捆绑于操作系统，用于判断决 策指挥层。 ⑶ HCD（Host controller Driver） 主控器驱动程序,完成对USB交换的调度， 通过根Hub或其它Hub完成对交换的初始 化。
五．USB插拔接通关闭过程
接通过程须经过5个状态： 连接状态→→上电状态→→默 认状态→→地址状态→→配置状态， 设备即可使用。 关闭过程比较简单，主机测到USB
设备插头拔离Hub，设备进入无能状
态，即关闭端口。
六．USB拓朴结构
主控器 / 根集线器集成于芯片组， 如 815EP 芯片组的 82801BA 就包含了 2 个 USB 主控器 / 根集线器，故一一台主机 有4个USB端口。 根 Hub 都为下行端口，与下层功能 部件和Hub点对点连接。下层Hub只有一 个上行端口，几个下行端口。 这种级联方式最多可连接 127 个设 备。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
《微型计算机原理与接口技术》课程简介
本课程是自动化专业的一门主要技术基础课程，是自动化专业硕士研究生入学考考试课程。
计算机技术是现代信息技术的重要组成部分和基础。
通过本课程的学习，使学生具有较系统的计算机基础和接口技术知识，汇编语言编程能力和微型计算机应用系统的初步开发能力，为学习后继课程，从事科研及开拓新技术领域，打下坚实基础。
课程内容包括：计算机的发展与应用;计算机运算基础;intel80X86微处理器结构; 8086CPU指令系统; 宏汇编语言程序设计; 程序设计方法; 存储器; I/O 接口和总线; 微型计算机中断系统; 可编程中断控制器8259A及其应用; 可编程计数器/定时器8253及其应用; 可编程外围接口芯片8255A及其应用; 串行通信和可编程通信接口8251 A及其应用。
撰写人：孙国良院（系）公章：
院（系）教学主管签字（盖章）：时间：2005-9-1。