《数字电子技术基础》实验讲稿

实验一 TTL/CMOS 集成门电路的逻辑功能测试
一、实验目的
1 掌握查找集成门电路资料的方法。

2 掌握7种逻辑门电路的逻辑功能。

3 会用74LS00(四2输入与非门)实现其它逻辑功能。

4 初步用Multisim10进行数字电路的仿真。

二、实验设备和元器件
1 SAC-2电工电子实验台；SS-01数字实验模块。

2 DL-4330示波器；EM-1463函数信号发生器。

3 74LS0
4 74LS00 74LS02 74LS86
三、实验内容和步骤
1． 74LS04(六反相器)逻辑功能测试
将74LS04按图1.1连线。

输入端A 接逻辑开关，输出端接发光二极管。

改变输入端的状态（即高、低电平），观察输出端发光二极管的亮灭。

2． 74LS00(四2输入与非门)逻辑功能测试
将74LS00按图1.2连线。

输入端A 、B 接逻辑开关，输出端接发光二极管。

改变输入端
的状态（即高、低电平），观察输出端发光二极管的亮灭。

3．74LS02(四2输入或非门)逻辑功能测试
将74LS02按图1.3连线。

输入端A 、B 接逻辑开关，输出端接发光二极管。

改变输入端的状态（即高、低电平），观察输出端发光二极管的亮灭。

VCC
5V
U1A
74LS04D
J1
Key = A
X1LED
U2
电压表
0.113
V
+
-
图1.1
VCC
5V
J2
Key = A J3
Key = B
U3A 74LS00D
X2LED
U4
电压表
4.424
V
+
-
图1.2
4．74LS86(四2输入异或门)逻辑功能测试
将74LS02按图1.4连线。

输入端A 、B 接逻辑开关，输出端接发光二极管。

改变输入端的状态（即高、低电平），观察输出端发光二极管的亮灭。

5. 用74LS00实现非、与、或、异或等逻辑功能（图1.5）
输入 输出
A B Y1
Y2
Y3
Y4
0 0 0 1 1 0 1 1 逻辑表达式
74LS00D
74LS00D
74LS00D
5V A
Y1
A
Y174LS00D
5V
A B
Y2
VCC
5V
U1A 74LS02D
J1
Key = A
J2
Key = B
X1
LED
U2
电压表
4.424
V
+
-
图1.3
VCC 5V
J1
Key = A
J2
Key = B
U1A 74LS86D
U2
电压表
0.113
V
+
-
X1
LED
图1.4
图1.5
6. 用74LS00实现与或非、或非的逻辑功能，写出逻辑表达式，画出逻辑电路图，测试其功能。

总结用与非门实现其它逻辑功能的一般步骤。

7. 用Multisim10对以上实验内容进行仿真。

四、实验报告要求
1． 画出实际集成电路实验连接图。

2． 整理实验数据。

五、预习要求
1 熟悉所用集成逻辑门电路的逻辑功能和外部引脚排列及使用方法。

2 TTL 门电路多余输入端如何处理？ 3用与非门实现其它逻辑功能的一般步骤。

74LS00D
74LS00D
74LS00D
5V
A
B
Y3
74LS00D
74LS00D
74LS00D
74LS00D
A B
Y4
IL I 实验二 TTL 集成门电路的主要参数测试
一、实验目的
1 深入学习集成门电路资料的内容。

2 掌握TTL 门电路（74LS04）的主要参数及参数意义。

3 掌握TTL 门电路（74LS04）的主要参数的测试方法。

3初步用Multisim10进行数字电路的仿真。

二、实验设备和元器件
1 SAC-2电工电子实验台；SS-01数字电路实验模块；DY-05电源模块。

2 74LS04
三、实验内容和步骤 1 静态电源电流I CC
集成门电路处于不同的工作状态时，电源提供的电流不同。

它们的大小标志着器件静态
功耗的大小。

按图2.1连线。

2 低电平输入电流 , 高电平输入电流 。

按图2.2连线。

低电平输入电流 是指被测输入端接地，由被测输入端流出的电流值。

一般情况下希望
小些。

高电平输入电流
是指被测输入端接高电平，流入被测输入端的电流值。

希望
小些。

由于 较小，难于测量，一般免于测试。

VCC
5V
VCC 5V
VCC 5V
VCC
5V
U1
74LS04N 1A 1Y 2A 2Y 3A 3Y GND 4Y
4A 5Y 5A 6Y 6A VCC U2
74LS04N
1A 1Y 2A 2Y 3A 3Y GND 4Y
4A 5Y 5A 6Y 6A VCC J1
Key = A J2
Key = B
LED LED
图 2.2
电流表
0.000
A
+
-电流表
0.000
A
+
-
3 输出低电平电流
OL
I , 输出高电平电流
OH
I 。

按图2.3连线。

这两个参数主要反映门电路的输出特性。

与IL I ,IH I 结合能反映集成门电路的带负载能力。

常用扇出系数O N 表示。

VCC 5V
U1
74LS04N 1A 1Y 2A 2Y 3A 3Y GND 4Y 4A 5Y 5A 6Y 6A VCC
U2
74LS04N
1A 1Y 2A 2Y 3A 3Y GND 4Y
4A 5Y 5A 6Y 6A VCC VCC 5V
VCC 5V
VCC
5V
J1
Key = A
J2
Key = B
LED LED
图 2.1电流表0.000
A +
-
电流表
0.000
A
+
-
IH I IL I IL I IH I IH
I IH I
VCC
5V
VCC
5V R1200Ω
1kΩKey=A
90%电流表
4.442m
A
+
-
电压表
0.114
V
+
-
J1
Key = Space
R310kΩ
电流表
0.353m
A
+
-U1A
74LS04N
VCC
5V
电压表
3.527
V
+
-J2
Key = Space
U8A
74LS04N
图2.3
4 电压传输特性曲线。

按图2.4连线。

门电路的输出电压O U 随输入电压I U 而变化的曲线)(I O U f U =称为门电路的电压传输特性。

测试电路如图2.4所示，采用逐点测试法，即调节RW,逐点测得I U 和O U ，然后绘成曲线。

V C C
5V U1A 74LS04N
R1
1kΩ
Key=A
50%
电压表0.000
V
+-
电压表
0.000V
+
-
图2.4
R21kΩ
5 平均传输延迟时间pd t
pd t 是衡量门电路开关速度的参数，它是指输出波形边沿的m U 5.0到输入波形边沿m
U 5.0的时间间隔,如图2.5所示。

图中的pdL t 为导通延迟时间，pdH t 为截止延迟时间，平均传输时间为)(2
1pdH pdL pd t t t +=
pd t 的测试电路如图所示，由于TTL 门电路的延迟时间较小，直接测量时对信号发生器的
性能要求较高，故实验采用测量由奇数个与非门组成的环形振荡器的振荡周期T 来求得。

其工作原理是：假设电路在接通电源后某一瞬间，电路中的A 点为逻辑“1”，经过三级门的延迟后，使A 点由原来的逻辑“1”变为逻辑“0”；再经过三级门的延迟后，A 点电平
又重新回到逻辑“1”。

电路中其它各点电平也跟随变化。

说明使A 点电平发生一个周期的振荡，必须经过6级门的延迟时间。

因此平均传输时间为tpd=T/6
四、实验报告要求
1 整理实验数据，分析实验结果。

与厂家给出的资料数据对比。

2 画出实际集成电路实验连线图。

五、预习要求
1 熟悉TTL 门电路的工作原理，主要参数。

2 熟悉实验用各集成电路外部引脚排列和使用方法。

3 用Multisim10仿真以上实验。

实验三 SSI 组合逻辑电路（1）
一、实验目的
1、 掌握组合逻辑电路的分析和设计方法。

2、 掌握常用中规模集成电路（MSI ）的逻辑功能和使用方法。

3、 加深对七种基本门电路（SSI ）使用的理解。

U1A 74LS04N
U1B 74LS04N
U1C
74LS04N
XSC1
A B
Ext Trig
+
+
_
_
+_
图2.5
A
二、实验设备与器件
1、 SAC-DG2实验台（SS01L 模块）。

2、 芯片74LS86、74LS20、74LS00、74LS04、74LS138
3、 万用表
三、实验原理、内容、步骤 （一）实验原理
1、组合逻辑电路的设计
组合逻辑电路（又称组合电路），是一类没有记忆功能的电路，它在任一时刻的输出仅取决于该时刻电路的输入，而与过去的输入状态无关。

一旦输入消失，输出随之消失。

组合逻辑电路的设计是根据给出的实际逻辑问题，求出这一逻辑功能的最简逻辑电路，其设计步骤如图所示：
设计组合电路时，通常先根据具体的设计任务和要求列出真值表，将真值表转换为对应
的逻辑函数式，再根据所选器件的类型，将函数式进行化简（小规模集成门电路SSI ）或将函数式进行变换（MSI 组合电路或PLD 器件），最后根据化简或变换所得到的逻辑函数式，画出逻辑电路的连接图，至此，原理性的设计基本完成，最后用实验来验证设计的正确性。

组合电路的冒险现象是一个重要的问题。

在设计组合电路时，应该考虑可能产生的冒险现象，以便采取防护措施，保证电路的正常工作。

2、组合逻辑电路的分析
组合逻辑电路的分析与设计相反，其步骤如下： (1)由逻辑图写出各输出端的逻辑表达式。

(2)化简和变换各逻辑表达式。

(3)列出真值表。

(4)根据真值表和逻辑表达式对逻辑电路进行分析验证，最后确定其功能。

（二）实验内容与步骤
1、分析原码/反码变换器的逻辑功能。

按图3－1连线。

记录测试结果。

图中A 、B 、C 、D 为四位输入二进制码，E 是控制信号。

当E ＝0时，X1、X2、X3、X4输出A 、B 、C 、D 的原码，因为任何变量与0的异或输出原变量；当E ＝1时，X1、X2、X3、X4输出A 、B 、C 、D 的反码，因为任何变量与1的异或输出反变量。

2、用74LS00（四2输入与非门）、74LS20(二4输入与非门)设计一个三人多数表决器。

解：1、逻辑抽象 用A 、B 、C 表示输入变量；Y 表示输出变量。

2、确定输入、输出变量的状态。

3、列真值表
A B C Y 0 0 0 0 0
1
逻辑真值表
逻辑问题 抽象 选定器件
类型
将函数式化简
逻辑电路图
逻辑表达式
将函数式变换
输出函数表达式 按图3－2连线。

记录测试结果。

3、用74LS86设计一个四位奇偶校验器。

当输入奇数个1时，输出为1；否则为0。

按图3－3连线。

记录测试结果。

三人多数表决器
图3－1原码/反码变换器
4、（1）译码器74LS138逻辑功能测试。

译码是编码的逆过程，它的功能是将具有特定含义的二进制码进行辨别，并转换成控制信号，具有译码功能的逻辑电路称为译码器。

译码器在数字系统中有广泛的应用，不仅用于代码的转换、终端的数字显示，还用于数据分配，存贮器寻址和组合控制信号等。

不同的功能可选用不同种类的译码器。

74LS138具有3 个输入端，3
2个输出端和3个使能输入端。

在使能输入端为有效电平时，对应每一组输入代码，只有其中一个输出端为有效电平，其余输出端则为非有效电平。

每一
0 1 0 0 0 1 1 1 1 0 0 0 1 0 1 1 1 1 0 1 1
1
1
1
74LS86D
GND
VCC 5V
J1Key = A
J2
Key = B
J3Key = C
J4Key = D
J5
Key = E X1X2X3X4
74LS00D
5V
Key = A
Key = B
Key = C
74LS20D
5V
X5
图3－2
74LS86D
X6
A
B C D 接输入开关图3－3
CA BC AB ABC ABC C AB BC A Y ++=+++=''')')'()'()'((CA BC AB =
个输出所代表的函数对应于n 个输入变量的最小项。

二进制译码器实际上也是负脉冲输出的脉冲分配器，若利用使能端中的一个输入端输入数据信息，器件就成为一个数据分配器（又称为多路数据分配器）。

各引脚排列如图。

其中8脚为GND ；16脚为VCC 。

如图3－4 ，在74LS138 的第8 脚接上地（GND ），第16 脚接上电源（VCC ）。

将74LS138的输出端Y0——Y7 分别接到8 个发光二极管上。

将74LS138的地址输入端A2、A1、A0和三个使能端接到输入拨动开关上。

拨动对应的拨位开关，根据发光二极管显示的变化，测试
74LS138 的逻辑功能。

（2）用74LS138(3－8线译码器)、 74LS20（二
4
输入与非门）设计一个一位全加器。

全加器能进行加数、被加数和低位来的进位数相加，并根据求和解的结果给出该位的进位。

根据全加器的功能，可列出真值表如表所示。

其中，Ci-1 为相邻低位来的进位数，Si 为 本位和数（称为全加和），Ci 为向相邻高位的进位数。

由全加器的真值表可以写出Si 和Ci 的逻辑表达式：
VCC GND
J1J2
J3
J4J5J6
Y0Y1Y2Y3Y4Y5Y6Y7
VCC
U1
Y015Y114Y213Y312Y411Y510Y69Y7
7
A 1
B 2
C 3
G16~G2A 4~G2B 5GND
8
VCC 16图3－4
74LS138逻辑功能测试
1
)(-⊕+=⊕⊕=i i i i i
i i i C B A AB C C B A S
74LS20D
1A 11B 2NC 31C 41D 51Y 6GND 7
2Y
8
2D 132C 12NC1112B 102A 9VCC 14
转换成最小项的表示形式为
用74LS138和74LS20构成的电路。

如图3－5
四、预习及实验要求
1、对本实验的电路设计题按组合逻辑电路设计步骤完整设计出电路原理图并在实验台上验
证其功能。

2、查找实验中所用集成电路资料，预习组合逻辑电路的分析和设计方法。

3、预习用译码器74LS138设计组合逻辑电路的步骤。

4、用Multisim10仿真完成全部实验内容。

A i
B i
C i-1 S i C i 0 0 0 0 0 0 0 1 1 0 0 1 0 1 0 0 1 1 0 1 1 0 0 1 0 1 0 1 0 1 1 1 0 0 1 1 1
1
1
1
7
653
7421
)7,6,5,3()()7,4,2,1(m m m m
m C m m m m m S i i ==
'==∑∑74LS138N
Y015Y114Y213Y312Y411Y510Y69Y7
7
A 1
B 2
C 3G16~G2A 4~G2B 5GND
8
VCC 165V
74LS21D
74LS21D
S CO
A B C 5V
图3－5
用74LS138和74LS20构成的一位全加器
74LS138D
Y015Y114Y213Y312Y411Y510Y69Y7
7
A 1
B 2
C 3G16~G2A 4~G2B 5GND
8
VCC 1674LS86D
1A 11B 21Y 32A 42B 52Y 6GND 7
3Y
8
3A 93B 104Y 114A 124B 13VCC 14
实验四MSI组合逻辑电路（2）
一、实验目的
4、掌握组合逻辑电路的分析和设计方法。

5、掌握常用中规模集成电路（MSI）的逻辑功能和使用方法。

二、实验设备与器件
4、SAC-DG2实验台（SS01L模块）。

5、芯片74LS20、74LS00、74LS04、74LS153、74LS283、74LS85
6、万用表
三、实验原理、内容、步骤
(一)数据选择器
数据选择器又叫“多路开关”。

数据选择器在地址码（或叫选择控制）电位的控制下，从几个数据输入中选择一个并将其送到一个公共的输出端。

数据选择器的功能类似一个多掷
开关，如图所示，图中有四路数据D
0～D
3
，通过选择控制信号 A
1
、A
（地址码）从四路数据
中选中某一路数据送至输出端Q。

数据选择器为目前逻辑设计中应用十分广泛的逻辑部件，它有2选1、4选1、8选1、16选1等类别。

数据选择器的电路结构一般由与或门阵列组成，也有用传输门开关和门电路混合而成的。

1、八选一数据选择器74LS151
74LS151为互补输出的8选1数据选择器，引脚排列如图，功能如表。

选择控制端（地
址端）为A
2～A
，按二进制译码，从8个输入数据D
～D
7
中，选择一个需要的数据送到输出
端Q，S为使能端，低电平有效。

1）使能端G＝1时，不论A
2～A
状态如何，均无输出（Q＝0，Q＝1），多
路开关被禁止。

2）使能端G＝0时，多路开关正常工作，根据地址码A
2、A
1
、A
的状态选
择D
0～D
7
中某一个通道的数据输送到输出端Q。

如：A 2A 1A 0＝000，则选择D 0数据到输出端，即Q ＝D 0。

如：2A 1A 0＝001，则选择D 1数据到输出端,即Q ＝D 1，其余类推。

2、双四选一数据选择器 74LS153
所谓双4选1数据选择器就是在一块集成芯片上有两个4选1数据选择器。

引脚排列
如图，功能如表。

G 1、G 2为两个独立的使能端；A 1、A 0为公用的地址输入端；1D 0～1D 3和2D 0～2D 3分别
为两个4选1数据选择器的数据输入端；Q 1、Q 2为两个输出端。

（1）当使能端G 1（G 2）＝1时，多路开关被禁止，无输出，Q ＝0。

（2）当使能端G 1（G 2）＝0时，多路开关正常工作，根据地址码A 1、A 0的状态，将相应的数据D 0～D 3送到输出端Q 。

如：A 1A 0＝00 则选择D O 数据到输出端，即Q ＝D 0。

A 1A 0＝01 则选择D 1数据到输出端，即Q ＝D 1，其余类推。

数据选择器的用途很多，例如多通道传输，数码比较，并行码变串行码，以及实现逻辑函数等。

74LS151D
~W
6
D04D13D22D31D415D514D613D712A 11C 9B 10Y 5~G 7VCC 8GND
16
74LS153D
2Y
9
2C0102C1112C2122C313A 14B 2~1G 11Y 71C061C151C241C33
~2G 15GND
8
VCC 16
3、数据选择器的应用----实现逻辑函数
例1：用8选1数据选择器74LS151实现函数
采用8选1数据选择器74LS151可实现任意三输入变量的组合逻辑函数。

作出函数Y 的功能表,将函数Y 功能表与8选1数据选择器的功能表相比较，可知（1）将输入变量C 、B 、A 作为8选1数据选择器的地址码A 2、A 1、A 0。

（2）使8选1数据选择器的各数据输入D 0～D 7分别与函数Y 的输出值一一相对应。

即：A 2A 1A 0＝CBA ， D 0＝D 7＝0
D 1＝D 2＝D 3＝D 4＝D 5＝D 6＝1
则8选1数据选择器的输出Q 便实现了函数
C B C A B A Y ++=
接线图如图所示。

例2：用4选1数据选择器74LS153实现函数 解：将 变换成如下形式
与数据选择器的输出表达式∑
-==1
20
n
i i i D m Y 比较得
如图电路
输 入 输 出 C B A Y 0
0 0 0 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1
1
1
C
B C A B A Y ++=ABC C AB C B A BC A Y +++=ABC C AB C B A BC A Y +++=3
213321)()()()(m C m C m C m C m C m C m C AB C AB C B A C B A Y ++=+++=+++=1
03021====D D C D D
7、 实验内容与步骤。

（一）数据选择器的应用
（1）74LS153（双4选1数据选择器）逻辑功能测试。

按图4-1接线，地址端A 1、A 0、数据端D 0～D 3、使能端G 1~接输入拨动开关，输出端1Y 接逻辑电平显示器，按74LS153功能表逐项进行测试，记录测试结果。

（2）用74LS153（双4选1数据选择器）构成组合逻辑函数
1、用74LS153（双4选1数据选择器）实现一位全加器。

（图4－2）
要求：1）写出设计过程 2）画出接线图 3）验证逻辑功能
74LS153D
2Y
9
2C0102C1112C2122C313A 14B 2~1G 11Y
7
1C061C151C241C33~2G 15GND
8
VCC 16A B C Y
5V
74LS153D
2Y
9
2C0102C1112C2122C313A 14B 2~1G 11Y
7
1C061C151C241C33~2G 15GND
8
VCC 16Y
5V
Key = 1
Key = 2
Key = 3
Key = 0
Key = B
Key = A
5V
Y
图4－1
74LS153D
2Y
9
2C0102C1112C2122C313A 14B 2~1G 11Y
7
1C06
1C151C241C33~2G 15GND
8
VCC 165V
74LS04D
S CO
Key = A
Key = B
Key = C
5V
5V
图4－2
2、用74LS153设计三输入多数表决电路。

要求：1）写出设计过程 2）画出接线图 3）验证逻辑功能。

3、（选做）用74LS153和必要的门电路设计一个一位加/减法器。

如图4－4。

（3）数据选择器的扩展应用
用74LS153（双4选1数据选择器）构成一个8选1数据选择器。

要求：画出电路原理图并验证其逻辑功能。

（二）4位加法器74LS283
（1）74LS283逻辑功能测试。

如图4－5。

在74LS283 的第8 脚接上地（GND ），第16 脚接上电源（VCC ）。

将74LS283的四位输出端∑
∑
∑
∑
4
3
2
1
,,,以及向高位进位端C 4分别接到5 个发光二极管输出端上。

将
74LS283的四位被加数输入端A 3、A 2、A 1、A 0和四个加数输入端B 3、B 2、B 1、B 0以及低位进位
端C 0接到输入拨动开关上。

拨动相应的拨动开关，根据发光二极管显示的变化，测试74LS283 的逻辑功能。

74LS153D
2Y
9
2C0102C1112C2122C313A 14B 2~1G 11Y
7
1C061C151C241C33
~2G
15
5V
74LS04D 74LS86D S CO
Key = C
Key = B
Key = A Key = X
5V
图4－4
（2）用74LS283实现8421码到余3码的转换。

（图4－6）
在组合逻辑电路的设计中，若逻辑问题可以化为一个逻辑函数和另一个逻辑函数的“和”的形式时，用4位加法器74LS283来实现比较简单。

余3码是由8421BCD 码加0011（即310）得到。

所以只要将8421BCD 码作为一个输入数加到74LS283的A 输入端，同时将0011加到B 输入端就可以在74LS283的输出端得到余3码。

（3）用74LS283和74LS86设计一个4位加减法器。

（图4－7）
减去某个二进制数就是加上该数的补码。

负数的补码是该数的反码并加“1”。

练习：将余3码转换为8421BCD 码。

（提示：将余3码减去0011，即加上0011的补码）。

74LS283D
SUM_410SUM_313SUM_1
4
SUM_21C4
9
B411A412B315A314B22A23B16A15C0
7
5V
X1X2X3X4Key = A
Key = B
Key = C
Key = D
Key = 0
Key = 1
Key = 2Key = 3
Key = 4
X5
图4－5
四、实验及预习要求
1、 对本实验的电路设计题按组合逻辑电路设计步骤完整设计电路原理图并在实验台上验
证其功能。

2、 查找实验中所用集成电路资料，预习组合逻辑电路的分析和设计方法。

3、 用Multisim10仿真完成全部实验内容。

U1
SUM_410SUM_313SUM_1
4
SUM_21C4
9
B411A412B315A314B22A23B16A15C0
7
GND VCC
J1
Key = A J2
Key = B J3Key = C J4
Key = D J5J6J7J8
J9
X1X2X3X4X5
图4－7
74LS283D
SUM_410SUM_313SUM_1
4
SUM_21C4
9
B411A412B315A314B22A23B16
A15C0
7
5V
X1X2X3X4X5
Key = A
Key = B
Key = C
Key = D
5V
图4－6
实验五 集成触发器
一、实验目的
1 了解触发器的工作原理、功能和特性。

2 掌握用触发器构成计数器的方法。

3 熟悉触发器间相互转换方法。

二、实验设备和元器件
1 SAC-2电工电子实验台；SS-01数字实验模块。

2 DL-4330示波器；EM-1463函数信号发生器。

3 74LS0
4 74LS00 74LS86 74LS74 74LS76
三、实验原理
触发器是一个具有记忆功能的基本逻辑单元。

触发器具有两个能自行保持的稳定状态。

在触发信号的操作下，可以从一个稳定状态翻转到另一个稳定状态。

触发器按逻辑功能可分为RS 触发器、JK 触发器、D 触发器、T 触发器。

按触发脉冲方式可分为电平触发、脉冲触发和边沿触发三种方式。

在不同的触发方式下，当触发信号到达时，触发器的状态转换过程具有不同的动作特点。

目前生产的触发器产品中有JK 触发器和D 触发器两大类。

其中JK 触发器的逻辑功能最强。

可以很方便地实现RS 触发器和T 触发器的逻辑功能。

因此在需要RS 、T 触发器的场合可以用JK 触发器来代替。

如今J-K 触发器已经比较少用了。

这是使用DFF 设计时的方法比较简单一些，并且大多数可编程逻辑器件都包含有DFF 而不是J-KFF 。

大部分的时序电路设计还是采用DFF ，今后我们将关注DFF 。

四、实验内容和步骤
（一） 集成D 触发器（74LS74）
在输入信号为单端的情况下，D 触发器使用起来最为方便。

可用作数字信号的寄存、移位寄存、分频等。

74LS74是上升沿触发的双D 触发器。

D 触发器。

JK 触发器一般都有异步置位、复位端。

作用是预置触发器初态。

异步置位、复位端不使用时，必须接高电平（一般接+5V 电源），不允许悬空，否则容易引入干扰信号，使触发器误动作。

74L S 74D 1D 21Q 5~1Q 6~1CLR 11CLK 3~1PR 4GND
7
~2Q
8
2Q 9~2PR 102CLK 112D 12~2CLR
13VCC 14
1. 集成D 触发器（74LS74）逻辑功能
测试。

如图一
R P ' R CL ' CLK D
Q * 0 0 ⨯ ⨯ 0 1 ⨯ ⨯ 1 0 ⨯ ⨯ 1 1 10→ 1 1 01→
2. 用74LS74构成扭环形四进制计数器。

如图二。

3. 用74LS74构成可逆四进制计数器。

如图三。

图一
图二
图三
74LS74D
1D 2
1Q
5
~1Q
6
~1CLR
1
1CLK 3
~1PR
4Key = 1
Key = 2
Key = 3Key = 4 2.5 V
5V
74LS74D
1D
2
1Q
5
~1Q
6~1CLR 1
1CLK 3
~1PR
474LS74D
1D
2
1Q
5
~1Q
6
~1CLR
1
1CLK 3
~1PR
45V
5V
DCD_HEX
74LS74D
1D
2
1Q
5
~1Q
6
~1CLR 1
1CLK
3
~1PR
474LS74D
1D 2
1Q
5
~1Q
6
~1CLR
1
1CLK 3
~1PR
45V
DCD_HEX
EOR2
EOR2
Key = A
(二)集成JK 触发器（74LS76）
1. 集成JK 触发器74LS76逻辑功能测试。

如图四。

（1）PR 、 CLR 的复位、置位功能。

（2）JK 触发器的逻辑功能。

2.用74LS76构成D 触发器和T 触发器，并验证其功能。

五、实验报告要求
1 画出实际集成电路实验连接图。

2 整理实验数据。

六、预习要求
1．熟悉所用集成逻辑电路的逻辑功能和外部引脚排列及使用方法。

2．用Multisim10进行仿真。

实验六 集成计数器
一、实验目的
1掌握中规模集成计数器的逻辑功能及使用方法。

2 掌握用74LS160/74LS161构成任意进制计数器的方法。

二、实验设备和元器件
1 SAC-2电工电子实验台；SS-01
数字实验模块。

U2
74LS76N
1J 41Q 15~1Q 141K 16~1CLR 31CLK 1~1PR 2VCC 52CLK 6~2PR 7~2CLR
8
GND 132K 122Q 11~2Q 102J
9
U1A
74LS76N
1J 41Q
15
~1Q 14
1K
16
~1CLR
3
1CLK 1
~1PR
2VCC 5V
J1
Key = A
J2
Key = B
J3
Key = C
J4
Key = D
J5
Key = E LED LED
图四
2 DL-4330示波器；EM-1463函数信号发生器。

3 74LS20 74LS00 74LS86 74LS160 74LS161
三、实验原理
计数器是时序逻辑电路中重要的逻辑部件之一。

主要是对脉冲的个数进行计数，以实现测量、计数和控制的功能。

有三种构成计数器的方法。

（1）用触发器构成。

（2）用中规模集成计数器构成。

（3）用PLD 构成。

在实际应用中常用中规模集成计数器来设计任意进制计数器。

四、实验内容和步骤
a) 74LS160/74LS161逻辑功能测试。

（图一）
b) 用74LS160和必要的门电路构成任意进制计数器。

i. 用“置数法”和“置零法”构成六进制计数器。

（图二） ii.
用“置数法”构成八进制计数器。

iii. 用“置零法”构成七进制计数器。

c) 计数器的级联
若所要求的进制超过计数器的容量，则可通过几片74LS160/74LS161进行级联来实现。

有（1）同步连接法。

（2）异步连接法。

（图三）
74HC160D_6V
QA 14QB 13QC 12QD 11RCO
15
A 3
B 4
C 5
D 6ENP 7ENT 10~LOAD 9~CLR 1CLK
2
图一 图二
U4
DCD_HEX_DIG_GREEN
X2
2.5 V
J9Key = A
J10Key = B
J11Key = C
J12
Key = D VCC
5V
VCC
5V
GND
J13Key = 1
J14Key = 2
J15Key = 3
J16Key = 4
XFG2
U3
74LS160D
QA 14QB 13QC 12QD 11RCO
15
A 3
B 4
C 5
D 6ENP 7ENT 10
~LOAD 9~CLR 1
CLK
2
74LS160D
QA 14QB 13QC 12QD 11RCO
15
A 3
B 4
C 5
D 6ENP 7ENT 10~LOAD 9~CLR 1CLK
2
5V
DCD_HEX
74LS20D
5V
图三
五、实验报告要求
画出实际集成电路实验连接图。

六、预习要求
1．熟悉所用集成逻辑电路的逻辑功能和外部引脚排列及使用方法。

2．用Multisim10设计和仿真本期实验内容。

实验七 移位寄存器
一、实验目的
1 掌握移位寄存器74LS194的逻辑功能。

2 掌握中规模移位寄存器的应用。

74LS160D
QA 14QB 13QC 12QD 11RCO
15
A 3
B 4
C 5
D 6ENP 7ENT 10~LOAD 9~CLR 1
CLK
2
74LS160D
QA 14QB 13QC 12QD 11RCO
15
A 3
B 4
C 5
D 6ENP 7ENT 10~LOAD 9~CLR 1CLK
2
U3U4
5V
5V
二、实验设备和元器件
1 SAC-2电工电子实验台；SS-01数字实验模块。

2 DL-4330示波器；EM-1463函数信号发生器。

3 74LS19
4 74LS164 74LS00 74LS20 74LS86
三、实验原理
寄存器（Register）和移位寄存器（Shift Register）。

移位寄存器除了具有存储代码的功能外，还具有移位功能，所谓移位功能，指寄存器里存储的代码能在移位脉冲的作用下依次左移或右移。

因此，移位寄存器不但可以用来寄存代码，还可以用来实现数据的串行-并行转换、数值的运算以及数据处理等。

四、实验内容与步骤
1，逻辑功能的测试
2，接成多位双向移位寄存器
五、实验报告要求
画出实际集成电路实验连接图。

六、预习要求
1．熟悉所用集成逻辑电路的逻辑功能和外部引脚排列及使用方法。

2．用Multisim10设计和仿真本期实验内容。

U2
74LS194N
A 3
B 4
C 5
D 6SL 7QA 15QB 14QC 13QD
12
SR 2~CLR 1S09S110CLK
11
X1X2X3X4
XFG1
J1
Key = 1J2
Key = 2J3
Key = C J4
Key = D J5
Key = E
J6
Key = 3
J7
Key = 4
J8
Key = A VCC
5V
VCC
5V
J9
Key = B XFG2。