微机原理第六章
合集下载
微机原理第六章习题答案
微机原理第六章习题答案微机原理第六章习题答案第一节：数制转换在微机原理课程中，数制转换是一个非常重要的概念。
在计算机中，常用的数制有二进制、十进制和十六进制。
数制转换是指将一个数从一种进制表示转换为另一种进制表示的过程。
1. 将二进制数1101.101转换为十进制数。
首先，我们需要了解二进制数的权重计算方法。
对于二进制数1101.101，从小数点开始，从右到左，每一位的权重依次是2^(-1)，2^(-2)，2^(-3)，2^0，2^1，2^2，2^3。
将每一位的值与对应的权重相乘，并将结果相加，即可得到十进制数的值。
计算过程如下：(1 * 2^3) + (1 * 2^2) + (0 * 2^1) + (1 * 2^0) + (1 * 2^(-1)) + (0 * 2^(-2)) + (1 * 2^(-3))= 8 + 4 + 0 + 1 + 0.5 + 0 + 0.125= 13.625所以，二进制数1101.101转换为十进制数为13.625。
2. 将十进制数45转换为二进制数。
将十进制数45除以2，得到商22和余数1。
将商22再次除以2，得到商11和余数0。
将商11再次除以2，得到商5和余数1。
将商5再次除以2，得到商2和余数1。
将商2再次除以2，得到商1和余数0。
将商1再次除以2，得到商0和余数1。
将每一次得到的余数从下往上排列，得到二进制数101101。
所以，十进制数45转换为二进制数为101101。
3. 将十六进制数3F转换为二进制数。
首先，我们需要了解十六进制数的权重计算方法。
对于十六进制数3F，从右到左，每一位的权重依次是16^0，16^1。
将每一位的值与对应的权重相乘，并将结果相加，即可得到二进制数的值。
计算过程如下：(15 * 16^0) + (3 * 16^1)= (15 * 1) + (3 * 16)= 15 + 48= 63所以，十六进制数3F转换为二进制数为63。
第二节：逻辑运算在微机原理中，逻辑运算是指对二进制数进行的与、或、非等运算。
微机原理-第6章(2)
1.计算此 计算此RAM存储区的最高地址为 计算此 存储区的最高地址为 多少？ 多少？ 2.画出此存储器电路与系统总线的 画出此存储器电路与系统总线的 连接图。 连接图。
四.扩展存储器设计
Note:8086 CPU同8088 CPU一样，也有20条地址总线，其寻 8086 CPU同 CPU一样 也有20条地址总线， 一样， 20条地址总线 址能力达1MB。不同之处是8086 数据总线是16位的， 16位的 址能力达1MB。不同之处是8086 CPU 数据总线是16位的， 与8086 CPU对应的1MB存储空间可分为两个512kB(524 288 CPU对应的1MB存储空间可分为两个512kB(524 对应的 存储空间可分为两个512 B)的存储体。其中一个存储体由奇地址的存储单元(高字节) B)的存储体。其中一个存储体由奇地址的存储单元(高字节) 的存储体 奇地址的存储单元 组成，另一个存储体由偶地址的存储单元(低字节)组成。 组成，另一个存储体由偶地址的存储单元(低字节)组成。 偶地址的存储单元 前者称为奇地址的存储体，后者称为偶地址的存储体。 前者称为奇地址的存储体，后者称为偶地址的存储体。
≈
0
≈ ≈
0 0
0
0
0
0
0
0
0 1…1
作片外寻址的高位不变地址线全部 参加了译码，这种译码方法称为全 参加了译码，这种译码方法称为全 地址译码方法 方法。 地址译码方法。
片外寻址
四.扩展存储器设计
A19 A18 A17 A16 A15 A14 A13 A12 A11 A10 A9~A0 X 0 0 0 0 0 0 0 0 0 0…0
4KB 00000H 00FFFH
≈
●
模块1 模块
四.扩展存储器设计
Note:8086 CPU同8088 CPU一样，也有20条地址总线，其寻 8086 CPU同 CPU一样 也有20条地址总线， 一样， 20条地址总线 址能力达1MB。不同之处是8086 数据总线是16位的， 16位的 址能力达1MB。不同之处是8086 CPU 数据总线是16位的， 与8086 CPU对应的1MB存储空间可分为两个512kB(524 288 CPU对应的1MB存储空间可分为两个512kB(524 对应的 存储空间可分为两个512 B)的存储体。其中一个存储体由奇地址的存储单元(高字节) B)的存储体。其中一个存储体由奇地址的存储单元(高字节) 的存储体 奇地址的存储单元 组成，另一个存储体由偶地址的存储单元(低字节)组成。 组成，另一个存储体由偶地址的存储单元(低字节)组成。 偶地址的存储单元 前者称为奇地址的存储体，后者称为偶地址的存储体。 前者称为奇地址的存储体，后者称为偶地址的存储体。
≈
0
≈ ≈
0 0
0
0
0
0
0
0
0 1…1
作片外寻址的高位不变地址线全部 参加了译码，这种译码方法称为全 参加了译码，这种译码方法称为全 地址译码方法 方法。 地址译码方法。
片外寻址
四.扩展存储器设计
A19 A18 A17 A16 A15 A14 A13 A12 A11 A10 A9~A0 X 0 0 0 0 0 0 0 0 0 0…0
4KB 00000H 00FFFH
≈
●
模块1 模块
微机原理第6章PPT课件
6.2 输入/输出方式
从CPU与外设通讯的特点可知，在数据的传送过程中， 关键问题是控制交换过程。 数据传送的控制方式有： 程序控制下的数据传送——通过CPU执行程序中的I/O指令 来完成传送，分为：无条件传送、查询传送 中断控制的传送方式 直接存储器存取（DMA）——传送请求由外设向DMA控制 器（DMAC）提出，后者向CPU申请总线，最后DMAC利 用系统总线来完成外设和存储器间的数据传送 I/O处理机——CPU委托专门的I/O处理机来管理外设，完成 传送和相应的数据处理
针对某种外设设计、与该种外设接口
面向微机系统的专用接口芯片
与CPU和系统配套使用，以增强其总体功能
4. 接口电路的可编程性
许多接口电路具有多种功能和工作方式， 可以通过编程的方法选定其中一种
接口需要进行物理连接，还需要编写接口 软件
接口软件有两类：
初始化程序段——设定芯片工作方式等 数据交换程序段——管理、控制、驱动外设，
字节输入（8位） 字输入（16位） 双字输入（32位）
（PORT）← AL （PORT+1，PORT）← AX （ PORT+3 ， PORT+2 ， PORT+1 ， PORT ） ←EAX AL ←（DX） AX ←（DX+1，DX） EAX ←（DX+3，DX+2，DX+1，DX） （DX）← AL （DX+1，DX）← AX （DX+3，DX+2，DX+1，DX）← EAX
例1 指令 IN AL，20H 若（20H）=29H， 则指令执行后，AL=29H。
例2 指令 OUT DX，EAX 若DX =2000H，EAX =2FAB3147H， 则 指 令 执 行 后 ， 地 址 为 2003H 、 2002H 、 2001H、2000H的端口的内容分别为2FH、 ABH、31H和47H。
微机原理课件第六章资料
微机原理及接口技术
教师：王茜 邮箱：wq_cduestc@
第6章 输入/输出和中断技术 本章重点：
· 掌握地址译码技术及I/O端口编址方法； · 掌握8086对数据输入/输出的控制方式； · 掌握中断类型码、中断向量和中断向量表三者之间的关系； · 了解8086的中断机构，理解8086的硬中断及INTR与NMI的区别
6.2.1 程序控制方式 1. 无条件传送方式 ＊ 最简单的I/O控制方式，CPU可以随时根据需要无
条件地读写I/O端口 ＊ 外设要求：简单，数据变化缓慢，操作时间固定
，如一组开关或LED显示管。外设被认为始终处 于就绪状态
＊ 接口特点
– CPU的DB→I/O接口(输出锁存器)→外设 – CPU的DB←I/O接口(输入缓冲器)←外设
R 77AH W 77AH
6.2 输入/输出的控制方式
· 外设的速度与CPU相比要慢好几个数量级，且不 同外设之间的速度也相差很大，为了保证数据传 输的可靠性，CPU一定要等外设准备就绪之后才 能执行输入/输出操作，而外设就绪的时刻对CPU 而言是随机的，因此需要同步。
• 三种I/O同步控制方式： –程序控制方式：无条件传送和程序查询 –中断控制方式 –直接存储器存取方式，DMA方式
74LS04
&
74LS20 &
≥1 AEN ≥1
IOR
74LS32
≥1 R77AH
读/写操作77AH端口地址的译码电路
AAAAAAAA198654310
& 74LS30 ≥1
A15 A14
74LS04
&
AA1132
≥1 74LS20
A11
&
AAA720 AEN
教师：王茜 邮箱：wq_cduestc@
第6章 输入/输出和中断技术 本章重点：
· 掌握地址译码技术及I/O端口编址方法； · 掌握8086对数据输入/输出的控制方式； · 掌握中断类型码、中断向量和中断向量表三者之间的关系； · 了解8086的中断机构，理解8086的硬中断及INTR与NMI的区别
6.2.1 程序控制方式 1. 无条件传送方式 ＊ 最简单的I/O控制方式，CPU可以随时根据需要无
条件地读写I/O端口 ＊ 外设要求：简单，数据变化缓慢，操作时间固定
，如一组开关或LED显示管。外设被认为始终处 于就绪状态
＊ 接口特点
– CPU的DB→I/O接口(输出锁存器)→外设 – CPU的DB←I/O接口(输入缓冲器)←外设
R 77AH W 77AH
6.2 输入/输出的控制方式
· 外设的速度与CPU相比要慢好几个数量级，且不 同外设之间的速度也相差很大，为了保证数据传 输的可靠性，CPU一定要等外设准备就绪之后才 能执行输入/输出操作，而外设就绪的时刻对CPU 而言是随机的，因此需要同步。
• 三种I/O同步控制方式： –程序控制方式：无条件传送和程序查询 –中断控制方式 –直接存储器存取方式，DMA方式
74LS04
&
74LS20 &
≥1 AEN ≥1
IOR
74LS32
≥1 R77AH
读/写操作77AH端口地址的译码电路
AAAAAAAA198654310
& 74LS30 ≥1
A15 A14
74LS04
&
AA1132
≥1 74LS20
A11
&
AAA720 AEN
微机原理 第六章
在IBM PC/XT机中用A9～A1译码来产生信号，组合为00001××××b， 产生I/O端口地址为20H～3FH，共32个。而8259A只需要两个I/O端口地 址，IBM PC/XT取20H(A0＝0)、21H(A0＝1)两个地址在编程时使用。 但其它30个地址为影象地址，不可能再分配给其它I/O设备使用。
当8位I/O接口芯片与8086 CPU的l6位数据总线相连接时，8259A的D7～ D0与CPU数据总线低8位相连。为了保证CPU与8259A用低8位传输数据， CPU的A1连8259A的A0。这样对CPU来说A0＝0，A1可以为1或为0，CPU 读写始终是用偶地址。对8259A来说A1可以为1或为0，给8259A的端口分 配了两个地址，一个奇地址，一个偶地址，符合了8259A的编程要求。
CS：片选信号，输入，通过译码电路与高位地址总线相连。
A0：选择8259A的两个端口，输入，连低位地址线，用于选择内部端口。
2022/2/9
共页
27
第27页，本讲稿共98页
Intel 8259A
引脚信号
INT：向CPU发出的中断请求信号，输出，与CPU的INTR端相连。
INTA：CPU给8259A的中断响应信号，输入。8259A要求两个负脉冲的中断响应信号，
内部结构 Intel 8259A
数据总线缓冲器是8位双向三态缓冲器，是8259A与系统数据总线接口， 通常连接低8位数据总线D7～D0。
2、读写控制电路
读写控制电路接收CPU送来的读/写命令、片选信号CS及端口选择信号A0 。高位地址译码后送作片选信号。A0连地址总线A0或A1，用来选择8259A 的两个I/O端口，一个为奇地址，另一个偶地址。
微 机 中 断 处 理 流 程 图
微机原理第六章
14
四、I/O地址的译码
目的：
• 确定端口的地址
参加译码的信号：
• IOR，IOW，高位地址信号
• OUT指令将使总线的IOW信号有效
• IN指令将使总线的IOR信号有效
15
I/O译码的地址信号
• 当接口只有一个端口时，16位地址线一般应
全部参与译码，译码输出直接选择该端口；
• 当接口具有多个端口时，则16位地址线的高
~
D7
74LS374
7 4 LS374 作为 输 入 和 输 出 接口
D0
D0 D0
~
~
&
Q6 Q7 CP OE
D7
D7 D1
74LS374
外 设 数 据
…
A0
译 码 电 OE D7
~
A15 IOR
&
≥1
路 由外设 提供选 通脉冲
74LS374 用作 输入接口 74LS374 用作 输出接口
a b c d e
8
接口和端口
接口1
端口1 端口2
接口2
端口1 端口2
接口N
端口1
┅
端口2
端口 编址
┅
端口m
┅
端口m
┅
端口m
端口地址=芯片地址（高位地址）+片内地址
9
三、I/O端口的编址方式
• 8086/8088的寻址能力：
– 内存：
• 1MB
– 端口：
• 直接：256个 • 间接：64K个
• 编址方式：
– 与内存统一编址 – 独立编址
5
接口的功能
• 数据的缓冲与暂存
• 信号电平与类型的转换 • 增加信号的驱动能力 • 对外设进行监测、控制与管理，中断处理
四、I/O地址的译码
目的：
• 确定端口的地址
参加译码的信号：
• IOR，IOW，高位地址信号
• OUT指令将使总线的IOW信号有效
• IN指令将使总线的IOR信号有效
15
I/O译码的地址信号
• 当接口只有一个端口时，16位地址线一般应
全部参与译码，译码输出直接选择该端口；
• 当接口具有多个端口时，则16位地址线的高
~
D7
74LS374
7 4 LS374 作为 输 入 和 输 出 接口
D0
D0 D0
~
~
&
Q6 Q7 CP OE
D7
D7 D1
74LS374
外 设 数 据
…
A0
译 码 电 OE D7
~
A15 IOR
&
≥1
路 由外设 提供选 通脉冲
74LS374 用作 输入接口 74LS374 用作 输出接口
a b c d e
8
接口和端口
接口1
端口1 端口2
接口2
端口1 端口2
接口N
端口1
┅
端口2
端口 编址
┅
端口m
┅
端口m
┅
端口m
端口地址=芯片地址（高位地址）+片内地址
9
三、I/O端口的编址方式
• 8086/8088的寻址能力：
– 内存：
• 1MB
– 端口：
• 直接：256个 • 间接：64K个
• 编址方式：
– 与内存统一编址 – 独立编址
5
接口的功能
• 数据的缓冲与暂存
• 信号电平与类型的转换 • 增加信号的驱动能力 • 对外设进行监测、控制与管理，中断处理
第六章_基本输入输出接口技术
20
6.3 CPU与外设之间的数据传送方式
[例] 设状态端口地址为086H，数据端口地址为084H，外 设忙碌D7=1，请用查询方式写出CPU从存储器缓冲区 Buffer送出1KB的数据给外设的程序段。 LEA SI , Buffer ；取Buffer的有效地址送SI MOV CX , 1000 ；循环次数 W1: MOV DX, 086H ；状态端口地址送DX W2: IN AL , DX ；从状态端口读入状态信息 AND AL，80H ； BUSY=0? JNZ W2 ； BUSY=1，返回继续查询 MOV AL,[SI] ； BUSY=0，取数据 MOV DX, 084H ；数据端口地址送DX OUT DX,AL ；数据输出到数据端口 INC SI ；SI指向下一个字节数据 LOOP W1 ；CX-1送CX≠0，循环 HLT ；CX=0，传送结束
FFFFF
内存 空间 I/O 空间
10
§6-2 I/O端口的编址与访问
二、 I/O端口地址的译码方法：
I/O端口地址译码的一般原则是：把CPU用于I/O端口寻址 的地址线分为高位地址线和低位地址线两部分：
将低位地址线直接连到I/O接口芯片的相应地址引脚， 实现片内寻址，即选中片内的端口。 将高位地址线与CPU的控制信号组合，经地址译码电 路产生I/O接口芯片的片选信号。 常见的译码器： 2/4线译码器74LS139 3/8线译码器74LS138
返回断点
6.3 CPU与外设之间的数据传送方式
关于中断的几点说明：
采用中断的数据传送方式时，外设处于主动申请地 位，CPU配合进行数据传送；CPU不必反复去查询 外设的状态，而是可以与外设“并行工作”，因此 提高了CPU的工作效率，并且更具有实时性。
微机原理 第6章 输入和输出
14
⒈无条件传送的输入方式
数据 三 来自 外设 态 缓冲器 8 数据总线DB 数据总线 地址译码器 地址总线
当执行： 当执行： IN AL , n
IO/M RD 图6-2 无条件传送的输入方式
15
⒉无条件传送的输出方式
74LS273 锁存器 到外设 CLK n IO/M WR 无条件传送的输出方式 8 数据总线DB 数据总线 地址译码器 地址总线
第6章 输入和输出
6.1 概述 6.2 输入和输出的寻址方式 6.3 CPU与I/O之间的接口信号 与 之间的接口信号 6.4 CPU与外设之间数据的传送方式 与外设之间数据的传送方式
1
6.1 概 述
输入和输出设备是计算机系统的重要 输入和输出设备是计算机系统的重要 组成部分。 组成部分。
程序 原始 数据 信息
25
1. 查询输入方式
数据口 • o 输 数据 入 > 装 +5V • oR
D 数据 M / IO
o
o o
CS
RD 地址译码
A7~ A0
数据端口
去DB 状态信息
Q
状态端口 地址 译码
Ready(D4) o 状态口 o CS o o
选通 信号
›
M / IO
RD
图6-5 查询式输入接口电路
26
当输入装置数据准备好① 当输入装置数据准备好①发出一个选通信 一面把数据锁存起来,一面送 号,一面把数据锁存起来 一面送 触发器的 一面把数据锁存起来 一面送D触发器的 CLK端,将D=1打入 端,使Q=1；②CPU读入状 打入Q端 使 端将 打入 ； 读入状 态信息READY(D4) ；③当READY=1,输入数据； 输入数据； 态信息 输入数据 读入数据同时,将状态信号清零 将状态信号清零。 ④读入数据同时 将状态信号清零。 程序段如下： 程序段如下：
微机原理第6章 8086或8088微机系统的功能组件
6.3 中断控制器Intel 8259A 6.3.1 概述
6.3.2 Intel 8259A的功能
6.3.3 8259A的结构 6.3.4 8259A芯片的工作方式
6.3.5 8259A在IBM PC/XT机的外部中断系统
中的应用
6.4 可编程DMA控制器DMAC 8237A 6.4.1 概述 6.4.2 DMA控制器8237A
CLK0 GATE0 OUT0
数
读写 控制逻辑
据 总 线
计数器 1
CLK1 GATE1 OUT1 CLK2 GATE2 OUT2
计数器 2
6.2 可编程定时/计数器 8253/8254
6.2.3 8253的工作方式
根据对工作方式寄存器中控制字M2、M1和M0的不同 设置，8253可以工作于6种不同的工作方式。表6.2列出了 8253 不同工作模式下效果。
6.2 可编程定时/计数器 8253/8254
表6.2 8253 不同工作模式下效果
工作方式 0 1 2 3 工作效果 OUT的输出
计数器初值装 载特征
重装载
GATE的作用 低或变为低 禁止计数 — ①禁止计数 ②立即使输出为高 ①禁止计数 ②立即使输出为高 禁止计数 — 上升沿 — 高电平 允许计数 — 允许计数 允许计数
6.2 可编程定时/计数器 8253/8254
8253 的内部结构逻辑见图 6.3 。它主要由 4 个基本的
单元组成，它们是：
•数据总线缓冲器单元 •读写控制逻辑单元
•控制字寄存器单元
•3个计数器逻辑单元。
6.2 可编程定时/计数器 8253/8254
D7~D0
数据总线 缓冲器
计数器 0
内 部
微机原理第六章 输入输出和中断技术 part 2 (2)
回复断点和硬件现场
中断处理的一般过程
6.4.3 8088/8086中断系统
8086/8088为每个中断源分配 一个中断类型码（中断向量码），其取值范围为 0~255，实际可处理56种中断。其中包括软件中断，系统占用的中断，已经开放 给用户使用的中断。所有中断又可分为两大类：内部中断和外部中断。
内部中断
6.4.2 中断处理的一般过程
1. 中断请求 2. 中断源识别及中断判优 3. 中断响应 4. 中断处理（服务） 5. 中断返回
1. 中断请求 ➢ INTR中断请求信号应保持到中断被处理为止 ➢ CPU响应中断后，中断请求信号应及时撤销
2. 中断源识别 ➢ 软件判优：由软件来安排中断源的优先级别。顺序查询中断请求，先查询的
➢ （4）能向存储器或外设发出读/写命令。 ➢ （5）能决定传送的字节数，并判断DMA传送是否结束。 ➢ （6）在DMA过程结束后，能向CPU发出DMA结束信号，将总线控制权交
还给CPU。
2. DMA控制器的工作过程 ➢ （1）当外设准备好，可以进行DMA传送时，外设向DMA控制器发出
“DMA传送请求”信号DRQ ➢ （2）DMA控制器收到请求后，向CPU发出“总线请求”信号HOLD ➢ （3）CPU在完成当前总线周期后会立即发出HLDA信号，对HOLD信号进
➢ （2）单步中断——1型中断，标志寄存器中有一位陷阱标志TF。 ➢ （3）断点中断——3型中断，专用于设置断点的指令INT 3，用于程序中设
置断点来调试程序。
➢ （4）溢出中断——4型中断，在算数指令的执行过程发出溢出 ➢ （5）用户自定义的软件中断——n型中断，执行中断指令INT n引起内部中
断。
需要时，CPU回到原来被中断的地方继续执行自己的程序。 优点： ➢ CPU效率高，实时性好 缺点 ➢ 程序编制相对较为复杂
中断处理的一般过程
6.4.3 8088/8086中断系统
8086/8088为每个中断源分配 一个中断类型码（中断向量码），其取值范围为 0~255，实际可处理56种中断。其中包括软件中断，系统占用的中断，已经开放 给用户使用的中断。所有中断又可分为两大类：内部中断和外部中断。
内部中断
6.4.2 中断处理的一般过程
1. 中断请求 2. 中断源识别及中断判优 3. 中断响应 4. 中断处理（服务） 5. 中断返回
1. 中断请求 ➢ INTR中断请求信号应保持到中断被处理为止 ➢ CPU响应中断后，中断请求信号应及时撤销
2. 中断源识别 ➢ 软件判优：由软件来安排中断源的优先级别。顺序查询中断请求，先查询的
➢ （4）能向存储器或外设发出读/写命令。 ➢ （5）能决定传送的字节数，并判断DMA传送是否结束。 ➢ （6）在DMA过程结束后，能向CPU发出DMA结束信号，将总线控制权交
还给CPU。
2. DMA控制器的工作过程 ➢ （1）当外设准备好，可以进行DMA传送时，外设向DMA控制器发出
“DMA传送请求”信号DRQ ➢ （2）DMA控制器收到请求后，向CPU发出“总线请求”信号HOLD ➢ （3）CPU在完成当前总线周期后会立即发出HLDA信号，对HOLD信号进
➢ （2）单步中断——1型中断，标志寄存器中有一位陷阱标志TF。 ➢ （3）断点中断——3型中断，专用于设置断点的指令INT 3，用于程序中设
置断点来调试程序。
➢ （4）溢出中断——4型中断，在算数指令的执行过程发出溢出 ➢ （5）用户自定义的软件中断——n型中断，执行中断指令INT n引起内部中
断。
需要时，CPU回到原来被中断的地方继续执行自己的程序。 优点： ➢ CPU效率高，实时性好 缺点 ➢ 程序编制相对较为复杂
微机原理第6章
总容量 总片数 容量 / 片
例如：存储器容量为8 K × 8位，若选用1 K × 4位的存
储芯片，则需要：
8 K 8 8 2片 16片 1K 4
1. 位扩展
位扩展：只扩展位数 (加大字长，增加数据线)，
字数不变。位扩展的连接方式是将各存储芯片的地址
线、片选线和读写线相应地并联起来，而将各芯片的 数据线单独列出。
数方向和位数方向上同时扩展，这将是前两种扩展的
组合。 先进行位扩展，扩展完毕后把芯片组看成字扩展 的基本芯片单元，再进行字扩展。例如16K×1扩展为 64K×8，先进行位扩展为16K×8，然后再字扩展为
64K×8。
注意：字/位扩展都是为了增大存储器容量，而图 2.6分奇/偶地址的连接方式并不是字/位扩展。
第三片 最低地址 1000 0000 0000 0000B
最高地址 1011 1111 1111 1111B 第四片 最低地址 1100 0000 0000 0000B
8000H
BFFFH C000H
最高地址 1111 1111 1111 1111B FFFFH
3. 字和位同时扩展
当构成一个容量较大的存储器时，往往需要在字
WE OE
的容量为2 K×8 bit，有2048个存储单
元，需11根地址线。控制线有三条，
A 10
CS
D7 D6 D5 D4 D3
片选CS、输出允许OE和读写控制WE。 D
GND
Intel 6116存储器芯片的工作过程如下： 读出时，地址输入线A10～A0送来的地址信号，经 译码后选中一个存储单元(其中有8个存储位)，由CS、 OE、WE构成读出逻辑(CS=0，OE=0，WE=1)，被选中 单元的8位数据送到D7～D0输出。写入时，CS=0， OE=1，WE=0，从D7～D0端输入的数据写到存储单元
《微机原理与接口技术》课件第6章
第6章 主 存 储 器
6.1 概述 6.2 随机存储器(RAM) 6.3 只读存储器(ROM) 6.4 CPU与存储器的连接 6.5 现代RAM 6.6 存储器的扩展及其控制 习题6
6.1 概 述
6.1.1 存储器的一般概念和分类 按存取速度和用途可把存储器分为两大类，内部存储器和
外部存储器。把具有一定容量，存取速度快的存储器称为内部 存储器，简称内存。内存是计算机的重要组成部分，CPU可对 它进行访问。目前应用在微型计算机的主内存容量已达256 MB～1 GB，高速缓存器(Cache)的存储容量已达128～512 KB。 把存储容量大而速度较慢的存储器称为外部存储器，简称外存。 在微型计算机中常见的外存有软磁盘、硬磁盘、盒式磁带等， 近年来，由于多媒体计算机的发展，普遍采用了光盘存储器。 光盘存储器的外存容量很大，如CD-ROM光盘容量可达650 MB， 硬盘已达几十个GB乃至几百个GB，而且容量还在增加，故也称 外存为海量存储器。不过，要配备专门的设备才能完成对外存 的读写。例如，软盘和硬盘要配有驱动器，磁带要有磁带机。 通常，将外存归入到计算机外部设备一类，它所存放的信息调 入内存后CPU才能使用。
新的数据。对所存的内容读出时，仍需地址译码器的某一输出
线送出高电平到V5、V6管栅极，即此存储单元被选中，此时V5、 V6导通。于是，V1、V2管的状态被分别送至I/O线、 I/O线，这 样就读取了所保存的信息。显然，存储的信息被读出后，存储
的内容并不改变，除非重写一个数据。
由于SRAM存储电路中，MOS管数目多，故集成度较低， 而V1、V2管组成的双稳态触发器必有一个是导通的，功耗也比 DRAM大，这是SRAM的两大缺点。其优点是不需要刷新电路， 从而简化了外部电路。
如Intel 2114芯片容量为1 K×4位/片，Intel 6264为8 K×8位/片。
6.1 概述 6.2 随机存储器(RAM) 6.3 只读存储器(ROM) 6.4 CPU与存储器的连接 6.5 现代RAM 6.6 存储器的扩展及其控制 习题6
6.1 概 述
6.1.1 存储器的一般概念和分类 按存取速度和用途可把存储器分为两大类，内部存储器和
外部存储器。把具有一定容量，存取速度快的存储器称为内部 存储器，简称内存。内存是计算机的重要组成部分，CPU可对 它进行访问。目前应用在微型计算机的主内存容量已达256 MB～1 GB，高速缓存器(Cache)的存储容量已达128～512 KB。 把存储容量大而速度较慢的存储器称为外部存储器，简称外存。 在微型计算机中常见的外存有软磁盘、硬磁盘、盒式磁带等， 近年来，由于多媒体计算机的发展，普遍采用了光盘存储器。 光盘存储器的外存容量很大，如CD-ROM光盘容量可达650 MB， 硬盘已达几十个GB乃至几百个GB，而且容量还在增加，故也称 外存为海量存储器。不过，要配备专门的设备才能完成对外存 的读写。例如，软盘和硬盘要配有驱动器，磁带要有磁带机。 通常，将外存归入到计算机外部设备一类，它所存放的信息调 入内存后CPU才能使用。
新的数据。对所存的内容读出时，仍需地址译码器的某一输出
线送出高电平到V5、V6管栅极，即此存储单元被选中，此时V5、 V6导通。于是，V1、V2管的状态被分别送至I/O线、 I/O线，这 样就读取了所保存的信息。显然，存储的信息被读出后，存储
的内容并不改变，除非重写一个数据。
由于SRAM存储电路中，MOS管数目多，故集成度较低， 而V1、V2管组成的双稳态触发器必有一个是导通的，功耗也比 DRAM大，这是SRAM的两大缺点。其优点是不需要刷新电路， 从而简化了外部电路。
如Intel 2114芯片容量为1 K×4位/片，Intel 6264为8 K×8位/片。
微机原理第6章_3学分
第六章输入/输出方式与接口芯片第一节输入/输出方式第二节中断第三节可编程定时/计数器8254及其应用第四节可编程并行I/O接口芯片8255A及其应用第五节可编程中断控制器8259及其应用第一节输入/输出方式●教学目标介绍I/O 接口的基本概念介绍I/O端口的编址方式介绍CPU与外设间的数据传送关系●学习要求掌握I/O接口的基本功能，了解接口的一般结构熟悉I/O端口的编址方式，了解IN/OUT指令的执行过程掌握微机与外设的各种传送方式，了解DMA传送过程一、I/O接口1）I/O接口的基本概念I/O接口是连接CPU与外设的逻辑控制部件，它主要在CPU与外设间起着传输状态与命令信息，实现数据的缓冲、数据格式转换等作用。
它的主要功能有：选择外设对外设进行控制和监视进行数据寄存和缓冲进行数据格式转换进行信号电平转换I/O接口的分类并行I/O接口和串行I/O接口可编程接口和不可编程接口专用接口和通用接口2）I/O接口的基本结构主要包含有数据端口、状态端口和控制端口数据端口用于存放数据信息，包括数据输入寄存器和数据输出寄存器，主要作用是协调CPU和外设之间的数据传输速度。
控制端口用于存放控制信息，控制信息是CPU通过接口传送给外设的，其主要作用是控制外设工作，如控制输入输出装置的启/停等。
状态端口用于存放状态信息，即反映外设当前工作的状态信息，CPU可通过读取这些信息，了解外设当前的工作情况。
3）I/O端口的寻址方式在一个微机系统中既有存储单元地址又有I/O端口地址，根据两者地址的不同安排可分为以下两种寻址方式。
存储器统一编址在这种方式中，把I/O端口作为存储器的一个单元来对待，即每个端口占用一个存储单元地址。
此时，对I/O端口操作可以使用全部的存储器指令，而不必另设专门的I/O指令。
由于该方式是将I/O地址映射到了存储器地址空间，所以也称为存储器映像方式。
I/O端口独立编址在这种方式下，I/O端口与存储器各自独立编址，这样存储器地址和I/O端口地址可以重叠。
微机原理第六章参考答案
一、I/O接口的作用是使微机处理器与外设之间能够有条不紊地协调工作，打到信息交换的目的。
I/O接口的功能有：数据缓冲、设备选择、信号转换、接收、解释并执行CPU命令、中断管理、可编程等功能。
二、I/O端口是接口信息流传送的地址通道。
一般接口电路中有数据端口、命令端口、状态端口等。
三、CPU对I/O端口的编址方式有哪几种？各有什么特点？80X86对I/O端口的编址方式属于哪一种？CPU对I/O端口的编址方式有：统一编址和独立编址。
统一编址的微机系统中，存储器、I/O接口和CPU通常挂接在同一总线上，CPU对I/O端口的访问非常灵活、方便，有利于提高端口数据的处理速度；但是减少了有效的存储空间。
独立编址的微机系统中，I/O地址空间和存储器地址空间可以重叠，CPU需要通过不同的命令来区分端口的存储器。
80X86采用独立编址方式。
四、某微机系统有8个I/O接口芯片，每个接口芯片占用8个端口地址。
若起始地址为9000H，8个接口芯片的地址连续分布，用74LS138作译码器，请画出端口译码电路图，并说明每个芯片的端口地址范围。
74LS138分析下表所列的地址分配情况，可知系统地址信号的译码情况为（图略）：●字选：A2～A0直接与接口芯片上的地址信号线连接以寻址每个接口芯片内部的8个端口；●片选：⏹A5～A3接3-8译码器输入端，译码器输出端分别作为8个接口芯片的片选信号；五、由于CPU与外设之间的速度不匹配，所以输入需要缓冲，输出需要锁存。
输入缓冲器就是输入时在外设和CPU之间接一数据缓冲器，当读该缓冲器的控制信号有效时，才将缓冲器的三态门打开，使外设的数据进入系统的数据总线，而其他时间，三态门处于高阻状态，不影响总线上的其他操作。
输出锁存就是在CPU和外设之间接一锁存器，使得有输出指令并且选中该I/O端口时，才使总线上的数据进入锁存器，此后不管总线上的数据如何变化，只要没有再次使锁存器的信号有效，锁存器的输出端就一直保持原来的锁存信息。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
6.1.4 半导体存储器芯片的基本结构
存储体
A 0 A 1 …
A n
地 地 译 译 译
…
…
… DN
存存存存
三态 数数 输输 译
D 0 D 1
R/W
控控和和
外围电路
CS
读/写控制电路 图:半导体存储器组成框图
1.存储体 存储体是存储器中存储信息的部分,由大量的基 本存储电路组成.每个基本存储电路存放一位二进制 信息,这些基本存储电路有规则地组织起来,就构成 了存储体(存储矩阵).不同存取方式的芯片,采用的 基本存储电路也不相同. 存储体中,可以由N个基本存储电路构成一个并 行存取N位二进制代码的存储单元(N的取值一般为1, 4,8等).给同一存储体内的每个存储单元赋予一个 惟一的编号,该编号就是存储单元的地址.
2.存取时间 存取时间指从启动一次存储器操作到完成该操 作所经历的时间.存取时间越小,存取速度越快. 3.存储周期 存储周期指连续启动两次独立的存储器操作所 需要的最短间隔时间.它是衡量主存储器工作速度的 重要指标.一般存储周期略大于存取时间. 4.功耗 功耗反映了存储器耗电的多少,同时也反映了 其发热的程度.
2.外围电路 外围电路主要包括地址译码电路和由三态数据 缓冲器,控制逻辑两部分组成的读/写控制电路. 1) 地址译码电路 存储芯片中的地址译码电路对CPU从地址总线 发来的n位地址信号进行译码,经译码产生的选择 信号可以惟一地选中片内某一存储单元,在读/写 控制电路的控制下可对该单元进行读/写操作. 芯片内部的地址译码主要有两种方式.
随机读写存储器(RAM) 随机读写存储器(RAM)
静态RAM 静态RAM
1. 静态RAM的基本存储电路 静态RAM的基本存储电路通常由6个MOS管组成. 由于静态RAM的基本存储电路中管子数目较多, 故集成度较低.此外,V1和V2管始终有一个处于导 通状态,使得静态RAM的功耗比较大.但是静态 RAM不需要刷新电路,所以简化了外围电路.
5.可靠性 指存储器对外界电磁场及温度等变化的抗干扰 能力,用平均故障间隔时间MTBF来衡量.MTBF越长, 可靠性越高,存储器正常工作能力越强. 6.集成度 集成度指在一块存储芯片内能集成多少个基本 存储电路,每个基本存储电路存放一位二进制信息, 所以集成度常用位/片来表示. 7.性能/价格比 性能/价格比(简称性价比)是衡量存储器经济 性能好坏的综合指标.
6.2.2
动态RAM 动态RAM
1.动态RAM的基本存储电路 动态存储器和静态存储器不同,动态RAM的基 本存储电路利用电容存储电荷的原理来保存信息, 由于电容上的电荷会逐渐泄漏,因而对动态RAM必 须定时进行刷新,使泄漏的电荷得到补充.动态 RAM的基本存储电路主要有六管,四管,三管和单 管等几种形式.
2) 读/写控制电路 读/写控制电路接收CPU发来的相关控制信号, 以控制数据的输入/输出. 三态数据缓冲器是数据输入/输出的通道,数据 传输的方向取决于控制逻辑对三态门的控制. 控制逻辑接收CPU发往存储芯片的控制信号(如 读写信号,片选信号等)对存储器进行控制. 值得注意的是,不同性质的半导体存储芯片其 外围电路部分也各有不同.
A0 A1 A2 A3 A4 A5 A6 A7 8位 地地 锁存译
128×128 存存存存 128个读输读读译 1/2(1/128 列译译译) 128个读输读读译 128×128 存存存存
1/128行 译译译
128×128 存存存存 128个读输读读译 1/2(1/128 列译译译) 128个读输读读译 1/4 I/O门
地址译码方式 地址译码方式
芯片内部的地址译码主要有两种方式,即单译 码方式和双译码方式. 1) 单译码方式 单译码方式只用一个译码电路对所有地址信息 进行译码,译码输出的选择线直接选中对应的单元. 一根译码输出选择线对应一个存储单元,故在存储 容量较大,存储单元较多的情况下,这种方法就不 适用了.
对整个存储器系统来说,各存储器芯片可以同时 刷新.对每块DRAM芯片来说,则是按行刷新,每次刷 新一行,所需时间为一个刷新周期. 在存储器刷新周期中,将一个刷新地址计数器提 供的行地址发送给存储器,然后执行一次读操作,便 可完成对选中行的各基本存储电路的刷新.每刷新一 行,计数器加1,所以它可以顺序提供所有的行地址. 因为每一行中各个基本存储电路的刷新是同时进行的, 故不需要列地址,此时芯片内各基本存储电路的数据 线为高阻状态,与外部数据总线完全隔离,所以,尽 管刷新进行的是读操作,但读出数据不会送到数据总 线上.
ROM
目前常见的ROM有:
Flash ROM
掩膜式ROM:用户不可对其编程,其内容已由 厂家设定好,不能更改; 可编程ROM(PROM):用户只能对其进行一次编 程,写入后不能更改; 可擦除的PROM(EPROM):其内容可用紫外线擦 除,用户可对其进行多次编程; 电擦除的PROM(EEPROM或E2PROM):能以字节为 单位擦除和改写.
A 3 A 4 A 5 A 6 A 7 A 8
行 地 地 译 译 存存存存
…
64×64
I/O 1 I/O 2 I/O 3 I/O 4
输数 数数 控控
列I/O电电 列片行
A A A A 0 1 2 9
CS
& 1 & 2
WE
A6 A5 A4 A3 A0 A1 A2 CS GND
1 2 3 4 5 6 7 8 9
1) 四管动态RAM基本存储电路
预预 V9 行片行控X V5 CD D V7 列片行控Y V8 A V1 C1 C2
D
V10
预预
B V6 V2
CD
I/O
I/O
2) 单管动态RAM基本存储电路
行片行片片 V C 刷刷 读读译 列片行片片 数数输数 / 输输控
2. 动态RAM的刷新 动态RAM是利用电容C上充积的电荷来存储信息 的.当电容C有电荷时,为逻辑"1",没有电荷时, 为逻辑"0". 但由于任何电容都存在漏电,因此,当电容C 存有电荷时,过一段时间由于电容的放电过程导致 电荷流失,信息也就丢失.因此,需要周期性地对 电容进行充电,以补充泄漏的电荷,通常把这种补 充电荷的过程叫刷新或再生.
VDD VSS 输输 输输译
DOUT
1/128行 译译译
128×128 存存存存
RAS CAS WE DIN
行行行 输输译
列行行 输输译
写输输 行 行 输输译
数数输数 输输译
Intel 2164A内部结构示意图
芯片引脚只有8根地址线A0～A7需分时复用.分 别在行地址选通信号RAS和列地址选通信号CAS控制 下将8位行地址RA7RA0和8位列地址CA7CA0送入地址 锁存器,译码后分别产生两组行,列选择线,每组 128根.因此,16位地址是分成两次送入芯片的,对 于某一地址码,只有一个128×128矩阵和它的I/O控 × 制电路被选中. A0～A7这8根地址线还用于在刷新时提供行地址, 因为刷新是一行一行进行的.
随着器件工作温度的增高,放电速度会变快. 刷新时间间隔一般要求在1～100 ms.工作温度为 70℃时,典型的刷新时间间隔为2 ms,因此2 ms内 必须对存储的信息刷新一遍.尽管对各个基本存储 电路在读出或写入时都进行了刷新,但对存储器中 各单元的访问具有随机性,无法保证一个存储器中 的每一个存储单元都能在2 ms内进行一次刷新,所 以需要系统地对存储器进行定时刷新.
2164A动态RAM RAM芯片 3.Intel 2164A动态RAM芯片 Intel2164A芯片的存储容量为64K×1位,采 用单管动态基本存储电路,每个单元只有一位数 据. 2164A芯片的存储体本应构成一个256×256的 × 存储矩阵,为提高工作速度(需减少行列线上的 分布电容),将存储矩阵分为4个128×128矩阵, 每个128×128矩阵配有128个读出放大器,各有一 套I/O控制(读/写控制)电路.
随随读写 存存译RAM 半半存 存存译 只读存存译 ROM
双双型 静态RAM MOS型 不不和和 掩掩ROM 不和和 ROM 不可可,不可 和和ROM 动态RAM
紫紫控可可紫 EPROM 电可可紫 E2PROM
图:半导体存储器的分类
6.1.3 半导体存储器的主要技术指标
1.存储容量 (1) 用字数×位数表示,以位为单位.常用来 表示存储芯片的容量,如1K×4位,表示该芯片有1K 个单元(1K=1024),每个存储单元的长度为4位. (2) 用字节数表示容量,以字节为单位,如 128B,表示该芯片有128个单元,每个存储单元的 长度为8位.现代计算机存储容量很大,常用KB, MB,GB和TB为单位表示存储容量的大小.
第六章 半导体存储器
本章内容
半导体存储器的分类和常用芯片 存储器的工作原理 存储器与CPU的连接 存储器容量的扩展 一些典型新型存储器
学习目的
了解存储器的工作原理和外部特性 掌握微机中存储系统的结构 学会利用现有的存储器芯片构成所 需内存系统 了解新型存储器的技术发展方向与 趋势
6.1 6.2 6.3 6.4 6.5
概述
编程实例
随机读写存储器(RAM) 随机读写存储器(RAM) 只读存储器(ROM) 只读存储器(ROM) 存储器的扩展 几种新型存储器简介
6.1 概 述
6.1.1 存储器的分类
按存取速度和用途可把存储器分为两大类: 内存储器和外存储器. 把通过系统总线直接与CPU相连,具有一定容 量,存取速度快的存储器称为内存储器,简称内 存. 把通过接口电路与系统相连,存储容量大而 速度较慢的存储器称为外存储器,简称外存.
行片行控X V CC D位控 V 3 V 5 A V 1 V 2 V 4 B V 6
D 位线
V 7 I/O 列片行控Y
I/O
V 8
六管静态RAM存储电路