微机原理7第六章
微机原理与接口技术第6章PPT课件
习题6
6.1 利用全地址译码将6264芯片接在8088的系统总线上， 其所占地址范围为BE000H～BFFFFH，试画连接图。
6.2 试利用6264芯片，在8088系统总线上实现 00000H～03FFFH的内存区域，试画连接电路图。
6.3 叙述EPROM的编程过程。说明EEPROM的编程过 程。
译码器74LS138的工作条件是G1=1，G2A=0，G2B=0，译码 输入端为C、B、A，故输出有八种状态，因规定CS低电平选中 存储器，故译码器输出也是低电平有效。
A1
B2
C3
G2A
4
G2B
5
G1
6
Y7
7
GND 8
16
VCC
15 Y0
14
Y1
13
Y2
12
Y3
11 10
Y4 Y5
9
Y6
G1 G2A G2B
1) 读方式 读方式是2764A通常使用的方式，此时两个电源 引脚VCC和VPP都接至+5 V。 PGM＝1，CE＝0、OE＝0。
2) 备用方式 CE为高电平，没有选中芯片，输出端为高阻态。 3) 编程方式 这时，VPP接+12.5 V，VCC仍接+5 V。 CE＝0，输出允许信号OE＝1。每写一个地址单 元，都必须在PGM引脚端给一个低电平。
第6章 主 存 储 器
6.1 概 述
存储器芯片在标定存储器容量时，经常同时标出 存储单元的数目和每个存储单元的位数，因此有
存储器芯片容量=单元数×位数
如Intel 2114芯片容量为1 K×4位/片，Intel 6264为8 K×8位/片。
单元数＝ 2地址线数量 位数＝数据线数量
微机原理习题答案6章
第6章存储器设计1．简述内存储器的分类及每种存储器的用途？解：内存储器按其工作方式的不同，可以分为随机存取存储器（简称随机存储器或RAM）和只读存储器（简称ROM）。
随机存储器。
随机存储器允许随机的按任意指定地址向内存单元存入或从该单元取出信息，对任一地址的存取时间都是相同的。
由于信息是通过电信号写入存储器的，所以断电时RAM中的信息就会消失。
计算机工作时使用的程序和数据等都存储在RAM中，如果对程序或数据进行了修改之后，应该将它存储到外存储器中，否则关机后信息将丢失。
通常所说的内存大小就是指RAM的大小，一般以KB或MB为单位。
只读存储器。
只读存储器是只能读出而不能随意写入信息的存储器。
ROM中的内容是由厂家制造时用特殊方法写入的，或者要利用特殊的写入器才能写入。
当计算机断电后，ROM中的信息不会丢失。
当计算机重新被加电后，其中的信息保持原来的不变，仍可被读出。
ROM适宜存放计算机启动的引导程序、启动后的检测程序、系统最基本的输入输出程序、时钟控制程序以及计算机的系统配置和磁盘参数等重要信息。
2.简述存储器的主要技术指标有哪些？解：存储器的主要技术指标有：存储容量、读写速度、非易失性、可靠性等。
3.在实际工程应用中，存储器芯片的速度怎样估算？解：在选择存储器芯片时应注意是否与微处理器的总线周期时序匹配。
作为一种保守的估计，在存储器芯片的手册中可以查得最小读出周期t cyc(R)(Read Cycle Time)和最小写周期t cyc(W)(Write Cycle Time)。
如果根据计算，微处理器对存储器的读写周期都比存储器芯片手册中的最小读写周期大，那么我们认为该存储器芯片是符合要求的，否则要另选速度更高的存储器芯片。
8086CPU对存储器的读写周期需要4个时钟周期(一个基本的总线周期)。
因此，作为一种保守的工程估计，存储器芯片的最小读出时间应满足如下表达式：t cyc(R)＜4T－t da－t D－T其中：T为8086微处理器的时钟周期；t da为8086微处理器的地址总线延时时间；t D为各种因素引起的总线附加延时。
微机原理-第6章(2)
四.扩展存储器设计
Note:8086 CPU同8088 CPU一样，也有20条地址总线，其寻 8086 CPU同 CPU一样 也有20条地址总线， 一样， 20条地址总线 址能力达1MB。不同之处是8086 数据总线是16位的， 16位的 址能力达1MB。不同之处是8086 CPU 数据总线是16位的， 与8086 CPU对应的1MB存储空间可分为两个512kB(524 288 CPU对应的1MB存储空间可分为两个512kB(524 对应的 存储空间可分为两个512 B)的存储体。其中一个存储体由奇地址的存储单元(高字节) B)的存储体。其中一个存储体由奇地址的存储单元(高字节) 的存储体 奇地址的存储单元 组成，另一个存储体由偶地址的存储单元(低字节)组成。 组成，另一个存储体由偶地址的存储单元(低字节)组成。 偶地址的存储单元 前者称为奇地址的存储体，后者称为偶地址的存储体。 前者称为奇地址的存储体，后者称为偶地址的存储体。
≈
0
≈ ≈
0 0
0
0
0
0
0
0
0 1…1
作片外寻址的高位不变地址线全部 参加了译码，这种译码方法称为全 参加了译码，这种译码方法称为全 地址译码方法 方法。 地址译码方法。
片外寻址
四.扩展存储器设计
A19 A18 A17 A16 A15 A14 A13 A12 A11 A10 A9~A0 X 0 0 0 0 0 0 0 0 0 0…0
4KB 00000H 00FFFH
≈
●
模块1 模块
微机原理第6章PPT课件
(3) 控制信息—CPU发给外设的命令信息。
9
一CP般U通CP过U接不口直电接路与与外外设设连连接接
CPU
接口
I/O设备
10
什么是I/O接口（电路）？
I/O接口是位于系统与外设间、用来协助 完成数据传送和控制任务的逻辑电路
用于与CPU连接 主要是数据、地址和控制信号
面向外设一侧的信号：
用于与外设连接 提供的信号五花八门 功能定义、时序及有效电平等差异较大
15
3. 接口电路芯片的分类
接口电路核心部分往往是一块或数块大规 模集成电路芯片（接口芯片）： 通用接口芯片
支持通用的数据输入输出和控制的接口芯片
面向外设的专用接口芯片
第6章 微型计算机的输入/输出
1
第一部分
整体概述
THE FIRST PART OF THE OVERALL OVERVIEW, PLEASE SUMMARIZE THE CONTENT
2
6.1 CPU与外设通讯的特点 6.2 输入/输出方式 6.3 CPU与外设通信的接口 6.4 可用于输入/输出接口的8212芯片 6.5 CPU的输入/输出 6.6 DMA传送方式与DMA控制器8237A
针对某种外设设计、与该种外设接口
面向微机系统的专用接口芯片
与CPU和系统配套使用，以增强其总体功能
16
4. 接口电路的可编程性
许多接口电路具有多种功能和工作方式， 可以通过编程的方法选定其中一种
接口需要进行物理连接，还需要编写接口 软件
接口软件有两类：
初始化程序段——设定芯片工作方式等 数据交换程序段——管理、控制、驱动外设，
微机原理课件第六章资料
教师：王茜 邮箱：wq_cduestc@
第6章 输入/输出和中断技术 本章重点：
· 掌握地址译码技术及I/O端口编址方法； · 掌握8086对数据输入/输出的控制方式； · 掌握中断类型码、中断向量和中断向量表三者之间的关系； · 了解8086的中断机构，理解8086的硬中断及INTR与NMI的区别
6.2.1 程序控制方式 1. 无条件传送方式 ＊ 最简单的I/O控制方式，CPU可以随时根据需要无
条件地读写I/O端口 ＊ 外设要求：简单，数据变化缓慢，操作时间固定
，如一组开关或LED显示管。外设被认为始终处 于就绪状态
＊ 接口特点
– CPU的DB→I/O接口(输出锁存器)→外设 – CPU的DB←I/O接口(输入缓冲器)←外设
R 77AH W 77AH
6.2 输入/输出的控制方式
· 外设的速度与CPU相比要慢好几个数量级，且不 同外设之间的速度也相差很大，为了保证数据传 输的可靠性，CPU一定要等外设准备就绪之后才 能执行输入/输出操作，而外设就绪的时刻对CPU 而言是随机的，因此需要同步。
• 三种I/O同步控制方式： –程序控制方式：无条件传送和程序查询 –中断控制方式 –直接存储器存取方式，DMA方式
74LS04
&
74LS20 &
≥1 AEN ≥1
IOR
74LS32
≥1 R77AH
读/写操作77AH端口地址的译码电路
AAAAAAAA198654310
& 74LS30 ≥1
A15 A14
74LS04
&
AA1132
≥1 74LS20
A11
&
AAA720 AEN
微机原理第6章 Proteus仿真平台的使用
8086模型的基本属性
属性
时钟 外部时钟
默认值
1MHz NO
描述
指定处理器的时钟频率。在外部时钟被选中的情况 下此属性被忽略。 指定是否使用内部时钟模式，或是响应已经存在 CLK引脚上的外部时钟信号。注意，使用外部时钟 模式会明显的减慢仿真的速度。 指定一个程序文件并加载到模型的内部存储器中。 程 序 文 件 可以 是 二 进 制文 件 、 与 MS-DOS兼 容 的 COM文件或是EXE格式的程序。 决定外部程序加载到内部存储器中的位置。 内部仿真存储区的位置。 内部仿真存储区的大小。
有智能识别功能的鼠标
鼠标对界面有智能识别功能，即鼠标会自动根据功能改变显示的式样
ISIS的基本操作
1、绘制原理图
绘制原理图是ISIS仿真的主要工作之一，必须在原理图编辑窗口中的 编辑区域内完成。
2、定制自己的元件
有三种方法定制自己的元件： （1）用PROTEUS VSM SDK 开发仿真模型，并制作元件； （2）在已有的元件基础上进行改造。例如，把元件改为总线接口的； （3）利用已制作好（现成）的元件。可以到网上下载一些新元件并把 它们添加到自己的元件库里面。
第6章 Proteus仿真平台的使用
Proteus入门
内容安排
6.1 Proteus简介 6.2 Proteus ISIS基本使用 6.3 Proteus ISIS下8086的仿真
6.1 Proteus简介
Proteus是英国Labcenter公司开发的电路分析 与实物仿真及印制电路板设计软件，它运行于 Windows操作系统上，可以仿真、分析各种模拟 电路与集成电路。Proteus提供了大量模拟与数字 元器件及外部设备，各种虚拟仪器，特别是它具有
微机原理与应用第六章
数组字<AX? N 内容交换 修改数组指针 N 到100字？
YRT： MOV MOV MOV MOV MOV NEXT1： CMP
AX，2000H DS，AX BX，0042H AX，0 CX，100 AX，[BX]
循环次数已知 （计数控制）
JA
MOV NEXT： INC
NEXT
MAX PROC NEAR PUSHF PUSH AX PUSH CX PUSH SI
STAR：MOV BX，2000H MOV AL，5 MOV AH,0 [BX+AL] XLAT HLT ADD BX,AX
MOV AL,[BX] 执行后：AL=19H
复习换码指令
…… 64H 51H 40H 31H 24H 19H 10H 09H 04H 01H 00H
⑴ 段内直接调用与返回
格式：CALL 过程名 功能：调用当前段内的子程序 操作：SP←SP－2，[SP]←IP，IP←IP+disp 格式：RET 操作：IP ←[SP]，SP← SP+2 16位通用寄存器或 ⑵ 段内间接调用与返回 字存储器 格式：CALL OPRD 操作：SP←SP－2，[SP]←IP，IP←（OPRD） 格式： RET 操作：IP ←[SP]，SP← SP+2
子 程 序 段
子 程 序 段
subr1 proc near ...... ret subr1 endp main endp code ends
主 程 序 段
code ends
例:
MY SEGMENT ASSUME CS:MY MAIN PROC FAR START: PUSH DS SUB AX,AX PUSH AX MOV CL,04 CALL DP5 MOV BL,CL CALL DP5 ADD AL,BL RET MAIN ENDP DP5 PROC MOV SAL SAL ADD MOV NEAR AL,CL AL,1 AL,1 AL,CL CL,AL
微机原理 第6章 输入和输出
14
⒈无条件传送的输入方式
数据 三 来自 外设 态 缓冲器 8 数据总线DB 数据总线 地址译码器 地址总线
当执行： 当执行： IN AL , n
IO/M RD 图6-2 无条件传送的输入方式
15
⒉无条件传送的输出方式
74LS273 锁存器 到外设 CLK n IO/M WR 无条件传送的输出方式 8 数据总线DB 数据总线 地址译码器 地址总线
第6章 输入和输出
6.1 概述 6.2 输入和输出的寻址方式 6.3 CPU与I/O之间的接口信号 与 之间的接口信号 6.4 CPU与外设之间数据的传送方式 与外设之间数据的传送方式
1
6.1 概 述
输入和输出设备是计算机系统的重要 输入和输出设备是计算机系统的重要 组成部分。 组成部分。
程序 原始 数据 信息
25
1. 查询输入方式
数据口 • o 输 数据 入 > 装 +5V • oR
D 数据 M / IO
o
o o
CS
RD 地址译码
A7~ A0
数据端口
去DB 状态信息
Q
状态端口 地址 译码
Ready(D4) o 状态口 o CS o o
选通 信号
›
M / IO
RD
图6-5 查询式输入接口电路
26
当输入装置数据准备好① 当输入装置数据准备好①发出一个选通信 一面把数据锁存起来,一面送 号,一面把数据锁存起来 一面送 触发器的 一面把数据锁存起来 一面送D触发器的 CLK端,将D=1打入 端,使Q=1；②CPU读入状 打入Q端 使 端将 打入 ； 读入状 态信息READY(D4) ；③当READY=1,输入数据； 输入数据； 态信息 输入数据 读入数据同时,将状态信号清零 将状态信号清零。 ④读入数据同时 将状态信号清零。 程序段如下： 程序段如下：
微机原理各章知识要点、小结五篇
微机原理各章知识要点、小结五篇第一篇：微机原理各章知识要点、小结各章知识要点、小结第一章微型计算机系统概述本章知识要点：•微型计算机的发展。
•微型计算机的特点。
•微型计算机系统的组成。
•微型计算机的主要性能指标。
本章小结：本章首先介绍了微型计算机的发展、组成。
然后对计算机的结构进行了简单介绍，并介绍了微型计算机的3种不同的总线结构。
最后，介绍了计算机的软、硬件的概念，区别和联系以及计算机的主要性能指标。
在学习完本章内容之后，需要掌握如下内容。
•微型计算机的发展阶段和特点。
•微型计算机属于第四代计算机，为冯〃诺伊曼结构。
•微型计算机系统由硬件和软件组成。
硬件由输入设备、输出设备、运算器、存储器和控制器等5部分组成。
•微型计算机中的软硬件概念、分类、联系以及区别。
•微型计算机的主要性能指标有字长、存储器容量、运算速度、外部设备配置、系统软件配置、性价比等。
• 1KB=1024B1MB=1024KB1GB=1024MB 第二章计算机中的信息表示本章知识要点：•进位计数制及其相互转换。
•二进制数的运算规则。
•计算机中带符号数与小数点的表示方法。
•计算机中的常用码制。
本章小结：本章着重介绍了计算机中数据的表示方法，重点讲述了二、八、十、十六进制数的相关概念及各类进制数之间相互转换的方法，无符号数和带符号数的机器内部表示以及字符编码和汉字编码等内容。
在学习完本章内容之后，需要掌握如下内容。
•掌握计算机内部的信息处理方法和特点。
•熟悉原码、反码、补码等各类数制之间的相互转换。
•理解无符号数和带符号数的表示方法。
•掌握各种BCD码的特点及其之间的相互转换。
•了解循环码和余3码的表示方法。
1/7 •掌握在计算机中如何运用字符的ASCII码表示非数字信息的。
•了解汉字编码以及在计算机中对汉字的表示方法。
第三章微处理器本章知识要点：• CPU的发展过程。
• 80486的内部基本结构。
• 80486的外部基本引脚。
• CPU的内部寄存器。
微机原理第六章 输入输出和中断技术 part 2 (2)
中断处理的一般过程
6.4.3 8088/8086中断系统
8086/8088为每个中断源分配 一个中断类型码（中断向量码），其取值范围为 0~255，实际可处理56种中断。其中包括软件中断，系统占用的中断，已经开放 给用户使用的中断。所有中断又可分为两大类：内部中断和外部中断。
内部中断
6.4.2 中断处理的一般过程
1. 中断请求 2. 中断源识别及中断判优 3. 中断响应 4. 中断处理（服务） 5. 中断返回
1. 中断请求 ➢ INTR中断请求信号应保持到中断被处理为止 ➢ CPU响应中断后，中断请求信号应及时撤销
2. 中断源识别 ➢ 软件判优：由软件来安排中断源的优先级别。顺序查询中断请求，先查询的
➢ （4）能向存储器或外设发出读/写命令。 ➢ （5）能决定传送的字节数，并判断DMA传送是否结束。 ➢ （6）在DMA过程结束后，能向CPU发出DMA结束信号，将总线控制权交
还给CPU。
2. DMA控制器的工作过程 ➢ （1）当外设准备好，可以进行DMA传送时，外设向DMA控制器发出
“DMA传送请求”信号DRQ ➢ （2）DMA控制器收到请求后，向CPU发出“总线请求”信号HOLD ➢ （3）CPU在完成当前总线周期后会立即发出HLDA信号，对HOLD信号进
➢ （2）单步中断——1型中断，标志寄存器中有一位陷阱标志TF。 ➢ （3）断点中断——3型中断，专用于设置断点的指令INT 3，用于程序中设
置断点来调试程序。
➢ （4）溢出中断——4型中断，在算数指令的执行过程发出溢出 ➢ （5）用户自定义的软件中断——n型中断，执行中断指令INT n引起内部中
断。
需要时，CPU回到原来被中断的地方继续执行自己的程序。 优点： ➢ CPU效率高，实时性好 缺点 ➢ 程序编制相对较为复杂
微机原理第6章_3学分
第六章输入/输出方式与接口芯片第一节输入/输出方式第二节中断第三节可编程定时/计数器8254及其应用第四节可编程并行I/O接口芯片8255A及其应用第五节可编程中断控制器8259及其应用第一节输入/输出方式●教学目标介绍I/O 接口的基本概念介绍I/O端口的编址方式介绍CPU与外设间的数据传送关系●学习要求掌握I/O接口的基本功能，了解接口的一般结构熟悉I/O端口的编址方式，了解IN/OUT指令的执行过程掌握微机与外设的各种传送方式，了解DMA传送过程一、I/O接口1）I/O接口的基本概念I/O接口是连接CPU与外设的逻辑控制部件，它主要在CPU与外设间起着传输状态与命令信息，实现数据的缓冲、数据格式转换等作用。
它的主要功能有：选择外设对外设进行控制和监视进行数据寄存和缓冲进行数据格式转换进行信号电平转换I/O接口的分类并行I/O接口和串行I/O接口可编程接口和不可编程接口专用接口和通用接口2）I/O接口的基本结构主要包含有数据端口、状态端口和控制端口数据端口用于存放数据信息，包括数据输入寄存器和数据输出寄存器，主要作用是协调CPU和外设之间的数据传输速度。
控制端口用于存放控制信息，控制信息是CPU通过接口传送给外设的，其主要作用是控制外设工作，如控制输入输出装置的启/停等。
状态端口用于存放状态信息，即反映外设当前工作的状态信息，CPU可通过读取这些信息，了解外设当前的工作情况。
3）I/O端口的寻址方式在一个微机系统中既有存储单元地址又有I/O端口地址，根据两者地址的不同安排可分为以下两种寻址方式。
存储器统一编址在这种方式中，把I/O端口作为存储器的一个单元来对待，即每个端口占用一个存储单元地址。
此时，对I/O端口操作可以使用全部的存储器指令，而不必另设专门的I/O指令。
由于该方式是将I/O地址映射到了存储器地址空间，所以也称为存储器映像方式。
I/O端口独立编址在这种方式下，I/O端口与存储器各自独立编址，这样存储器地址和I/O端口地址可以重叠。
微机原理第六章参考答案
一、I/O接口的作用是使微机处理器与外设之间能够有条不紊地协调工作，打到信息交换的目的。
I/O接口的功能有：数据缓冲、设备选择、信号转换、接收、解释并执行CPU命令、中断管理、可编程等功能。
二、I/O端口是接口信息流传送的地址通道。
一般接口电路中有数据端口、命令端口、状态端口等。
三、CPU对I/O端口的编址方式有哪几种？各有什么特点？80X86对I/O端口的编址方式属于哪一种？CPU对I/O端口的编址方式有：统一编址和独立编址。
统一编址的微机系统中，存储器、I/O接口和CPU通常挂接在同一总线上，CPU对I/O端口的访问非常灵活、方便，有利于提高端口数据的处理速度；但是减少了有效的存储空间。
独立编址的微机系统中，I/O地址空间和存储器地址空间可以重叠，CPU需要通过不同的命令来区分端口的存储器。
80X86采用独立编址方式。
四、某微机系统有8个I/O接口芯片，每个接口芯片占用8个端口地址。
若起始地址为9000H，8个接口芯片的地址连续分布，用74LS138作译码器，请画出端口译码电路图，并说明每个芯片的端口地址范围。
74LS138分析下表所列的地址分配情况，可知系统地址信号的译码情况为（图略）：●字选：A2～A0直接与接口芯片上的地址信号线连接以寻址每个接口芯片内部的8个端口；●片选：⏹A5～A3接3-8译码器输入端，译码器输出端分别作为8个接口芯片的片选信号；五、由于CPU与外设之间的速度不匹配，所以输入需要缓冲，输出需要锁存。
输入缓冲器就是输入时在外设和CPU之间接一数据缓冲器，当读该缓冲器的控制信号有效时，才将缓冲器的三态门打开，使外设的数据进入系统的数据总线，而其他时间，三态门处于高阻状态，不影响总线上的其他操作。
输出锁存就是在CPU和外设之间接一锁存器，使得有输出指令并且选中该I/O端口时，才使总线上的数据进入锁存器，此后不管总线上的数据如何变化，只要没有再次使锁存器的信号有效，锁存器的输出端就一直保持原来的锁存信息。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
状态端口：用于暂存外设的状态信息
控制端口：用于存放CPU对外设或接口的控制信息，
控制外设或接口的工作方式。
h
11
AB
地址
C
译码
P
DB 数据 缓冲
U
CB 控制
电路
I/O端口1
外
I/O端口2
I/O端口3
设
CPU对外设输入/输出的控制， 是通过对接口电路中各I/O端口的读/写操作完成。
h
12
第二节 I/O端口的编址和译码
第六章 微机接口技术概述
第一节 接口技术的基本概念 第二节 I/O端口的编址和译码 第三节 CPU与外设间的数据传送方式 第四节 接口技术的现状与发展趋势 第五节 接口的设计与分析
h
1
作业: 6-3, 6-6, 6-10
1. 假设 (AL)= 73H, (DX)=21CH, (端口21CH)= 95H 执行 MOV DX, 21CH
备
地址总线 AB
输
I/O 接 口
出 设 备
数据总线 DB 控制总线 CB
微型计算机的结构示意图
h
8
2、为什么要用接口电路？
外设是用来实现人机交互的一些机电设备。 外设处理信息的类型、速度、通信方式与CPU不匹配, 不能直接挂在总线上，必须通过接口和系统相连
CPU 信息类型 数字量
工作速度 快 通信方式 并行
(3) MOV DX， 300H IN AL，DX 若 (300H端口)= 69H 执行后 (AL) = (300H端口) = 69H
(AL) ← ((DX)端 口 ) (AH ) ← ((DX)+1 端 口 )
port 为数字形式的端口地址, 大小为0~255 或0~FFH
h
20
例 (1) IN AL，28H
若 (28H端口) = 1010 1111B 执行后 (AL) = (28H端口) = 0AFH
(2) IN AX，28H 若 (28H端口)= 1010 1111B (29H端口)= 0101 0000B 执行后 (AL) = (28H端口) = 0AFH (AH) = (29H端口) = 50H
间
I/O端口相当于内存的一部分,
使内存容量减小
对I/O端口的读/写与对存储器的读/写相同，
所有可对内存操作的指令对I/O端口均可使用，
指令系统中不专设I/O指令。
h
I/O 空 间
16
二 、8088的输入/输出指令和时序
1. 输入指令IN 2. 输出指令OUT 3. 输入/输出指令时序
h
17
输入/输出指令实现I/O端口与CPU之间的数据传送
CPU可以进行读/写操作的寄存器，又称为I/O端口。
各I/O端口由端口地址区h分。
10
AB
地址
C
译码
P
DB 数据 缓冲
U
CB 控制
电路
1001 0101
(状态端口)
外
0110 1010 (数据端口)
1100 0110
设
(控制端口)
按存放信息的不同，I/O端口可分为三种类型
数据端口：用于存放CPU与外设间传送的数据信息
6
1、接口和接口技术
接口
指CPU、存储器、外设之间通过总线进行连接的电路部分， 是CPU与外界进行信息交换的中转站。
接口技术
是研究CPU如何与外部世界进行最佳耦合与匹配， 实现双方高效、可靠地交换信息的一门技术， 是软件、硬件结合的体现，是微机应用的关键。
h
7
CPU
存 I/O 输 储 接入 器 口设
OUT DX, AL
h
2
有关引脚的具体变化过程?
2. 编写程序，采用无条件传送方式，从端口256h 读入100h个字节数据
3. 某I/O接口的状态寄存器D0位存放外设‘BUSY’的 状态, 其地址为2A3h, D0=1表示外设忙; 该接口的数据寄存器的地址为 2A1h。编写程序，
用查询方式将data为首地址的100个内存单元内容
IN AL, DX (1) 根据8088CPU在最小模式下的I/O、存储器读/写时序，
描述执行IN指令时8088CPU有关引脚的具体变化过程。 (2) 根据IBM PC/XT总线的I/O读、写周期时序，
描述执行 IN指令时， IBM PC/XT总线上有关引脚的具体过程
如果执行的是 MOV DX, 21CH
h
内 存 空 间
I/O 空 间
19
1. 输入指令IN
格式
执行操作
IN AL, port IN AX, port IN AL, DX IN AX, DX
(AL) ← (port 端 口 )
(AL) ← (port 端 口 ) (AH ) ← (port+1 端 口 )
(AL) ← ((DX)端 口 )
一、 I/O端口的编址方式 二、8088的输入/输出指令和时序 三、I/O端口的译码
h
13
一、I/O端口的编址方式
1、端口与存储器分别独立编址 2、端口与存储器统一编址
h
14
1、端口与存储器分别独立编址 （I/O映射方式）
例 Intel的80X86系列、Z80系列
内
特点：
存 空
端口与存储器分别独立编址
间
端口不占用内存空间
设有专门的 I/O指令对端口进行读写，
对内存操作的指令不能用于I/O端口
例 MOV [ 10H ], AL 对内存操作
I/O
IN
10H, AL 对端口操作
空
间
h
15
2、端口与存储器统一编址 （存储器映射方式）
例 motorola的M6800系列
内
存
日立H8S单片机系列
空
特点:
接口作用
模/数转换(A/D)
数/模转换(D/A) 三态缓冲、锁存 解决传送方式
串/并转换
并/串转换 三态缓冲、锁存
h
外设
模拟量
数字量 慢
串行 并行
9
二、接口电路的典型结构
AB
地址
C
译码
P
DB 数据 缓冲
U
CB 控制
电路
I/O端口1
外
I/O端口2
I/O端口3
设
从编程角度看，接口内部主要包括一个或多个
从该I/O接口输出。
h
3
复习： P212~P224, P236~P239（第二版）
预习： P223~P236, P239~P247 （第二版）
h
4
第一节 接口技术的基本概念
一、 接口的概念和功能 二、 接口电路的典型结构
பைடு நூலகம்
h
5
一、 接口的概念和功能 1、接口和接口技术 2、为什么要用接口电路？
h
AB
地址
C
译码
P
DB 数据 缓冲
U
CB 控制
电路
I/O端口1
外
I/O端口2
I/O端口3
设
h
18
8088CPU采用I/O端口与存储器分别独立编址
可寻址220= 1M个内存单元 内存范围00000 ~FFFFFh 内存单元的地址有5种寻址
可寻址216= 64 K个I/O端口 I/O端口范围0000 ~ FFFFH I/O端口的地址由 一个8位二进制数直接寻址 或DX寄存器间接寻址