数字电路 组合逻辑电路中的竞争与冒险
组合逻辑电路中的竞争与冒险
组合逻辑电路中的竞争与冒险前面分析组合逻辑电路时，都没有考虑门电路的延迟时间对电路产生的影 响。
实际上，从信号输入到稳定输出需要一定的时间。
由于从输入到输出的过程 中，不同通路上门的级数不同，或者门电路平均延迟时间的差异， 使信号从输入 经不同通路传输到输出级的时间不同。
由于这个原因，可能会使逻辑电路产生错 误输出，通常把这种现象称为竞争冒险。
竞争：在组合逻辑电路中，某个输入变量通过两条或两条以上途径传到输出 门的输入端，由于每条途径的延迟时间不同帮到达输出门的时间就有先有后， 这种现象称为竞争。
冒险：是指数字电路中，某个瞬间出现了非预期信号的现象， 即某一瞬间数 字电路出现了违背真值表所规定的逻辑电平。
这样就出现了不该出现的尖脉冲，这个尖脉冲可能对后面的电路产生干扰一、竞争冒险的概念及其产生的原因以图示电路为例可看出，大多数组合电路都存在竞争，但所有竞争不一定都 产生错误的干扰脉冲。
竞争是产生冒险的必然条件，而冒险并非竞争的必然结果。
由以上分析可知，只要两个互补的信号送入同一门电路， 就可能出现竞争冒 险。
因此把冒险现象分为两种：1•“ 0”型冒险A +A 冒险在理想情况下输出电平为“ 1”，由于竞争输出产生低电平窄脉冲。
第二 AA=0 % 二A A=12•“ T 型冒险A A 冒险在理想情况下输出电平为“ 0”，由于竞争输出产生高电平窄脉冲。
二、竞争冒险的判断方法判断竞争冒险是否存在的方法很多，最常见的方法有:1 •代数法A »——& _________ p Yi(a)A------- > 1 _____ i> Y2(a)A _____ : ____ :_____A ―订|~?1I III IYi ___________________________(b)A—— __ LA —LdJ _L_U Y2 --------------- U —U(b)在逻辑函数表达式中，是否存在某变量的原变量和反变量。
探索组合逻辑电路的竞争冒险现象及消除方法
探索组合逻辑电路的竞争冒险现象及消除方法随着电子技术的不断发展和应用，组合逻辑电路作为数字电路中最简单的一种电路，在电子设备中应用广泛。
然而，在实际应用中，我们常常会遇到一些竞争冒险的问题。
那么，究竟什么是竞争冒险呢？它又是如何产生的呢？如何消除这种现象呢？下面就来一一解答。
一、竞争冒险的定义竞争冒险（Race Hazard）是指输入信号有多条路径到达输出端，而输出信号的正确性与哪条输入路线先到达输出端有关的一种现象。
简而言之，竞争冒险就是同一信号在不同的路径上到达目的地的时间不同，导致信号的正确性无法得到保证。
二、竞争冒险的产生原因竞争冒险通常是在异步电路中产生的。
异步电路是一种没有时钟信号的电路。
因为没有时钟信号控制，异步电路的输入信号会在任何时间到达电路中。
如果异步电路的不同信号路径的延时不相等，就会产生竞争冒险。
三、竞争冒险的消除方法为了消除竞争冒险，我们有以下几种方法：1.插入缓冲器插入缓冲器是一种最基本的解决竞争冒险问题的方法。
在信号到达目的地之前，可以在较长的信号路径中插入缓冲器，使延时较短的信号路径延迟与较长的信号路径相同的时间，达到信号的同步。
2.加强约束条件加强约束条件也可以消除竞争冒险的问题。
在设计电路的时候，我们可以设置更为严格的约束条件，使得各个信号路径的延迟时间尽量相近，从而避免产生竞争冒险。
3.优化电路结构优化电路结构也可以解决竞争冒险的问题。
我们可以在电路设计过程中尽量避免存在长短不一的信号路径，或者在架构设计时就考虑到延迟问题，在电路结构设计时保持信号路径相对简单结构，减少信号传输延迟时间。
总之，竞争冒险是组合逻辑电路中不可避免的现象，我们应该在电路设计与实现中充分考虑其存在，采取相应的措施来消除竞争冒险带来的风险和影响。
第五节时序逻辑电路中的竞争-冒险现象
7
第五节 时序逻辑电路中的竞争-冒险现象
移位寄存器中时钟偏移现象
输入
F F1 1D
Q1
F F12 1D
Q 12
F F13 Q 13 1D
F F24 1D
Q 24
C1
C1
C1
C1
CLK CLK CLK1 CLK 2
CLK1 G1
CLK 2 G2
电路图
tpd1
tpd2
时钟信号波形
1K
F F3
为了确保CLK3的上升沿在Q2的新状态稳定建立之后 才到达FF3 ，可以在Q1到CLK3 的传输通道上增加延 迟环节， G1和G2就是作延迟环节用的。
只要G1和G2的传输延迟时间足够长，一定能使Q2的 变化先于CLK3的变化，保证电路按八进制计数循环 正常工作。
上页 下页 返回
6
第五节 时序逻辑电路中的竞争-冒险现象
为了保证触发器可靠地翻转，输入信号和时钟信 号在时间配合上应满足一定的要求。然而当输入 信号和时钟信号同时改变，而且途径不同路径到 达同一触发器时，便产生了竞争。
上页 下页 返回
2
第五节 时序逻辑电路中的竞争-冒险现象
第五节 时序逻辑电路中的竞争-冒险现象
Hale Waihona Puke 五节 时序逻辑电路中的竞争-冒险现象
8
时钟信号偏移有 可能造成移位寄 存器的误动作。
上页 下页 返回
第五节 时序逻辑电路中的竞争-冒险现象
二、防止移位寄存器错移的方法
1D
C1
Q
12
F F12
CLK1
Q 13
1D C1
F F13
CLK 2
接入反相器作延迟环节
第四章 组合逻辑电路的竞争冒险
3.4组合逻辑电路中竞争--冒险现象理想情况电路中的连线和逻辑门都没有延迟。
电路的多个输入信号发生变化时都是同时瞬间完成的。
实际情况信号通过逻辑门需要响应时间。
信号的变化需要一定的过渡时间。
多个信号发生变化时有先后快慢的差异。
冒险逻辑冒险功能冒险不同的冒险，产生的原因不同，消除冒险的方法也不相同。
3.4.1 竞争 冒险现象及其成因两个输入信号（一个从1将出现毛刺竞争不一定都会产生尖峰脉冲不产生毛刺t pd2<t pd1+t 出现毛刺检查逻辑冒险的方法稳态时输出1，输入变化瞬间输出0的冒险，称为偏1型冒险。
稳态时输出0，输入变化瞬间输出1的冒险，称为偏0型冒险。
方法代数法卡诺图法方法比较繁琐，适用范围广，对两级（含）以上电路都适用。
注意：不能对函数进行化简。
方法简单，只适用于两级电路。
计算机模拟检查法实验检查法功能冒险输入从Ii 变到Ij时产生功能冒险的条件：2、有P个（P≥2）变量同时发生变化；1、输入变量变化前后函数值相同。
即F( I i)=F( I j)；3 、由P个变量组合所构成的2P个格，既有1又有0。
例3-14：判断下面卡诺图所示逻辑函数，当输入ABCD从0110→1100，1111→1010，0011→0100，1000→1101变化时，是否存在功能冒险。
功能冒险的消除方法选通脉冲加入的位置和极性的确定：与非门实现函数F=AB+CD正极性脉冲加在第二级功能冒险的消除方法或非门实现函数F=(A+B)(C+D)负极性脉冲加在第一级功能冒险的消除方法负极性脉冲加在一个与门上功能冒险的消除方法方法二：在对输出波形边沿要求不高的情况下，可以在输，滤除毛刺。
出端接一个几十到几百皮法的滤波电容CL在输出端加小电容可以消除毛刺。
但是输出波形的前后沿将变坏,只适用于低速电路，在对波形要求较严格时，应再加整形电路。
3.4.2 消除竞争 冒险的方法加冗余项：只能消除逻辑冒险，而不能消除功能冒险，适用范围有限。
5组合逻辑电路中的竞争冒险
(b)
L A A 1 稳态逻辑关系
竞争产生负尖脉冲：偏1冒险
产生竞争冒险的原因：门电路的传输延迟使同一变量经过 不同路径到达输出端的时间不同。
竞争冒险的危害性：使对脉冲敏感的系统出现误动作。
2 冒险现象的判别方法（分析法） 1） 代数法
分析输入变量的取值情况，看是否存在某些输入变量的特定 取值使表达式出现L=AA 或者L=A+A 例 判断 L AC AB AC 是否存在冒险现象
B=1, A=0时出现L=C+C
AC AB
C 00 01 11 10
0
1
AB
BC
L= BC+ AC +AB
B=1, A=0时出现L=C+C+1
2） 加滤波电容
A
A
&
C
A
1
&
≥1
L
C
1
&
C
C
B
B
(a)
L AC AB AC
L 冒险
(b)
3） 加选通控制 保证输出在输入信号稳定时有效
组合逻辑电路分析与设计小结
3.5 组合逻辑电路中的竞争冒险
1 竞争冒险的意义
竞争: 在组合逻辑电路中，若某个变量通过2条以上的途 径到达输出端，由于每条路径上的延迟时间不同，到达输 出端的时间有先后区别，这一现象叫做竞争。
A
B
1
G1 C
G3
&
G4
&
G2
L
&
冒险: 当某个变量发生变化时，如果真值表所描述的逻辑 关系受到短暂的破坏，并在输出端出现不应有的尖脉冲， 此种情况称为冒险。
组合逻辑电路中的竞争冒险
组合逻辑电路中的竞争冒险
前面分析组合逻辑电路时，都没有考虑门电路的延迟时间对电路产生的影响。
实际上，从信号输入到稳定输出需要一定的时间。
由于从输入到输出的过程中，不同通路上门的级数不同，或者门电路平均延迟时间的差异，使信号从输人经不同通路传输到输出级的时间不同。
由于这个原因，可能会使逻辑电路产生错误输出。
通常把这种现象称为竞争冒险。
一、产生竞争冒险的原因
首先来分析下图所示电路的工作情况，可以建立竞争冒险的概念。
在图中，与门G2的输入是Ａ和两个互补信号。
由于G1的延迟，的下降沿要滞后于Ａ的上升沿，因此在很短的时间间隔内，G2的两个输入端都会出现高电平，致使它的输出出现一个高电平窄脉冲（它是按逻辑设计要求不应出现的干扰脉冲），见图中的波形部分所示。
与门G2的２个输入信号分别由G1和Ａ端两个路径在不同的时刻到达的现象，通常称为竞争，由此而产生输出干扰脉冲的现象称为冒险。
下面进一步分析组合逻辑电路产生竞争冒险的原因。
设有一个逻辑电路如上图所示，其工作波形如下图所示。
它的输出逻辑表达式为。
由此式可知,当Ａ和Ｂ都为1时，L＝1，与C的状态无关。
但是，由波形图可以看出，在Ｃ由１变０时，Ｃ由０变１有一延迟时间，在这个时间间隔内,G2和G3的输出ＡＣ和同时为０，而使输出出现一负跳变的窄脉冲，即冒险现象。
这是产生竞争冒险的原因之一，其他原因这里不作详述。
由以上分析可知，当电路中存在由反相器产生的互补信号，且在互补信。
数字电子技术基础34组合逻辑电路中的竞争-冒险现象
§3.4 组合逻辑电路中的竞争－冒险现象
一、竞争－冒险现象及成因
图3.4.1
竞争－冒险现象
《数字电子技术基础》
3.4 组合逻辑电路中的竞争－冒险现象
成因：当两个输入信号同时向相反的逻辑电平跳变 时（一个从1变为0，一个从0变为1） ，由于存在时刻上 的差异，使两个信号在 t 的极短时间内同时为高电平 或低电平，从而产生尖峰脉冲，不符合门电路稳态下的 逻辑功能，产生内部噪声。
《数字电子技术基础》
3.4 组合逻辑电路中的竞争－冒险现象
三、消除竞争－冒险现象的方法 （一）接入滤波电容 尖峰脉冲一般都很窄（几十ns以内），只要在输出 端并接一个很小的滤波电容 C f （TTL电路中通常为几 十～几百皮法），就足以将尖峰脉冲的幅度削弱至门电 路的阈值电压以下。 例：
图3.4.2 接入滤波电 容消除竞争－冒险现 象的示意图
优点： 简单易行。
缺点： 增加了输出电压波形的上升和下降时间，使波形变坏。
《数字电子技术基础》
3.4 组合逻辑电路中的竞争－冒险现象
（二）引入选通脉冲 例：
图3.4.3 引入选通脉 冲消除竞争－冒险现 象的示意图
优点： 简单，不需增加电路元件。 缺点： 正常的输出信号也将变成脉冲信号，宽度与选通 脉冲相同，且此选通脉冲必须与输入信号同步。
《数字电子技术基础》
3.4 组合逻辑电路中的竞争－冒险现象
（三）修改逻辑设计 有时可用增加冗余项的方法消除竞争－冒险现象。 例：将 Y AB AC 化成 Y AB AC BC ，可 使电路功能不变，而消去B=C=1时的竞争－冒险现象。
图3.4.4 修改逻辑设计消除竞争－冒险现象的示意图
数字电路简答题汇总
答：优点 1. 工艺简单，集成度高。 2. 是电压控制元件，静态功耗小。 3.允许电源电压范围 宽。4.扇出系数大，抗噪声容限大。
缺点：工作速度比 TTL 低 。
12. 半导体工艺中，掺杂有哪几种方式？
答：根据掺入的杂质不同，杂质半导体可以分为 N 型和 P 型两大类。 N 型半导体中掺入的杂 质为磷等五价元素， 磷原子在取代原晶体结构中的原子并构成共价键时，多余的第五个价电子 很容易摆脱磷原子核的束缚而成为自由电子， 于是半导体中的自由电子数目大量增加，自由电 子成为多数载流子， 空穴则成为少数载流子。P 型半导体中掺入的杂质为硼或其他三价元素， 硼原子在取代原晶体结构中的原子并构成共价键时， 将因缺少一个价电子而形成一个空穴， 于 是半导体中的空穴数目大量增加，空穴成为多数载流子，而自由电子则成为少数载流子。
2.如何用 D 触发器实现 2 倍分频的逻辑电路？什么是状态
图？
哥 答：D 触发器的输出端加非门接到 D 端，实现二分频。状态图是以图形方式表示输出状态转
换的条件和规律。用圆圈表示各状态，圈内注明状态名和取值。用→表示状态间转移。
3. 什么是"线与" 逻辑，要实现它，在硬件特性上有什么具体
元 要求？
与门和与非门：多余输入端接正电源或与有用输入端并接
或门和或非门：多余输入端接地或与有用输入端并接
CMOS 电路多余输入端与有用输入端的并接仅适用于工作频率很低的场合。
TTL 电路输入端悬空时相当于输入高电平，CMOS 电路多余输入端不允许悬空。
哥 22．什么是 NMOS、PMOS？什么是增强型、耗尽型？什么 元 是 PNP、NPN？他们有什么差别？
答：线与逻辑是两个输出信号相连可以实现与的功能。在硬件上，要用 OC/OD 门来实现，为了
4第四章组合逻辑电路中的竞争冒险
4第四章组合逻辑电路中的竞争冒险数字逻辑课件4.3组合逻辑电路中的竞争组合逻辑电路中的竞争冒险与险象数字逻辑课件竞争冒险的概念及其原因竞争：输入信号经过不同的路径到达输出端的时竞争：间有先有后，这种现象称为竞争。
间有先有后，这种现象称为竞争。
产生的原因：信号经过门的级数、具体逻辑门产生的原因：信号经过门的级数、的时延大小、导线的长短。
的时延大小、导线的长短。
竞争会给电路带来什么样的影响？竞争会给电路带来什么样的影响？数字逻辑课件一个简单门电路的冒险分析AFBF=A+A数字逻辑课件一、冒险与竞争竞争：在组合电路中，竞争：在组合电路中，信号经由不同的途径达到某一会合点的时间有先有后冒险：由于竞争而引起电路输出发生瞬间错误现象。
冒险：由于竞争而引起电路输出发生瞬间错误现象。
表现为输出端出现了原设计中没有的窄脉冲，常称其为毛刺。
输出端出现了原设计中没有的窄脉冲，常称其为毛刺。
数字逻辑课件冒险的概念及其产生的原因如果电路中存在竞争现象，如果电路中存在竞争现象，则当输入信号变化时就有可能引起输出信号出现非预期的错误输出，时就有可能引起输出信号出现非预期的错误输出，险象或冒险。
这种现象称为险象或冒险。
在组合电路中，在组合电路中，当逻辑门有两个互补输入信号同时向相反状态变化时，同时向相反状态变化时，输出端可能产生过渡干扰脉冲的现象，竞争冒险。
扰脉冲的现象，称为竞争冒险。
数字逻辑课件险象的判断判断组合逻辑电路中是否有可能产生险象的方法有两种，代数法和卡诺图法。
的方法有两种，即代数法和卡诺图法。
数字逻辑课件代数法判断险象首先检查函数表达式中是否存在具备竞争条件的变量，条件的变量，即是否有某个变量同时以原变量和反变量的形式在函数表达式中出现。
变量和反变量的形式在函数表达式中出现。
若有，则消去函数表达式的其他变量，再若有，则消去函数表达式的其他变量，看函数表达式是否能化成或的形式，若能，看函数表达式是否能化成或的形式，若能，则对应的逻辑电路存在产生险象的可能性。
组合逻辑电路的竞争冒险现象.ppt
2019年3月24日星期日
4
2019年3月24日星期日
Байду номын сангаас
5
四， 消除竞争-冒险现象的方法 1，接入滤波电容 尖峰脉冲很窄，用很小的电容就可将尖峰削弱到 V 以下。
TH
2，引入选通脉冲 取选通脉冲作用时间，在电路达到稳定之后，P的 高电平期的输出信号不会出现尖峰。
2019年3月24日星期日
7
3，修改逻辑设计 Y AB A'C 例：
在B C 1的条件下， Y A A' 稳态下 Y 1 当A改变状态时存在竞争 冒险
Y AB A'C BC
组合逻辑电路中的竞争-冒险现象 Troubleshooting
2019年3月24日星期日
1
一、什么是“竞争” 两个输入“同时向相反的逻辑电 平变化”，称存在“竞争”
二、因“竞争”而可能在输出产 生尖峰脉冲的现象，称为“竞争 -冒险”。
三、2线—4线译码器中的竞争-冒险现象
当AB从10 01 时， 在动态过程中可能出现 00或11 所以 Y3和Y0输出端可能产生尖峰脉 冲。
组合逻辑电路中的竞争与冒险知识讲解
A
1tpd A
1 Y
理想情况下的工作波形如图12－6（b）所示。
如考虑到G1门的平均传输延迟时间tpd时，则工作波形 如图12－6（c）所示。
G1
A
1
G2
A
&
YA
1tpd
(a)
Y
(b)
五、产生竞争冒险的主要原因
在组合逻辑电路中，当一个门电路如G2输入两 个同时向相反方向变化的互补信号时，则在输 出端可能会产生不应有的尖峰原因
1
竞争 冒险
3 消除冒险 现象方法
2
冒险现象判别
一、理想情况
输入与输出为稳定状态或没有考虑信号通过导线和 逻辑门的传输延迟时间。
二、实际情况
信号通过导线和门电路时，都存在时间延迟tpd。 信号发生变化时也有一定的上升时间tr 或下降时间tf 。
在组合逻辑电路中，是否存在冒险现象，可由逻辑函数来判别 如根据组合逻辑电路写出的输出逻辑函数在一定条件下可简化成 下列两种形式时，则该组合逻辑电路可能存在冒险现象，即
YA•A 可能出现1型冒险。 YAA 可能出现0型冒险。 例：试判别逻辑函数式 YAC ABAC是否可能出现冒险现象。
解：写出逻辑函数式 YAC ABAC 由逻辑表达式可看出A、C具有竞争能力
一、加封锁脉冲
在输入信号产生竞争冒险的时间内，引入一个脉 冲将可能产生尖峰干扰脉冲的门封锁住。封锁脉 冲应在输入信号转换前到来，转换结束后消失。
二、加选通脉冲
对输出可能产生尖峰干扰脉冲的门电路增加一个接选通 信号的输入端，只有在输入信号转换完成并稳定后，才 引入选通脉冲将它打开，此时才允许有输出。在转换过 程中，没有加选通脉冲，输出不会出现尖峰干扰脉冲。
探索组合逻辑电路的竞争冒险现象及消除方法
探索组合逻辑电路的竞争冒险现象及消除方法作者：雷媛媛来源：《数字技术与应用》2013年第02期摘要：本文指出了竞争冒险现象在组合逻辑电路中的危害，并详细探讨了竞争冒险产生的原因、判断及消除方法。
关键词：组合逻辑电路竞争冒险消除中图分类号：TN791 文献标识码：A 文章编号：1007-9416（2013）02-0222-021 引言数字电路的基本门电路有与门、或门、非门，它们是构成各种复杂组合逻辑电路的基本逻辑单元。
其逻辑功能为：与门“有0出0，全1出1”，或门“有1出1，全0出0”，非门“0非为1，1非为0”。
他们的逻辑功能，只有在输入和输出状态稳定时才存在。
在没有考虑信号通过导线和逻辑门的传输延迟时间的理想情况下，门电路的输入与输出为稳定状态。
实际上，由于信号在传输过程中改变状态都要经历一段极短的过渡时间，或者信号传输路径不同而使信号到达输出端有先有后，从而在数字电路中，任何一个门电路只要有两个输入信号同时向相反方向变化，其输出端就可能产生干扰脉冲，这种现象称为竞争～冒险。
可见，门电路存在延迟时间是组合逻辑电路产生竞争冒险现象的根本原因。
它通常发生在输入状态变换之际，是一种边缘的错误输出。
当负载电路对尖峰脉冲敏感时，这种现象使得负载电路将发生误动作，这对各种电子产品和电子系统的后果是很严重的，竞争冒险现象直接影响电路工作的稳定性、可靠性，甚至会导致整个数字系统的误动作和逻辑紊乱。
因此，在设计时就必须采取各种措施加以消除和避免。
如何解决竞争冒险问题就成为数字电路设计中的关键环节。
在组合逻辑电路中，如果由于竞争冒险而产生干扰脉冲，势必会对敏感负载产生不良影响，甚至导致误操作。
如干扰脉冲可以使寄存器产生误操作，丢失储存的数据，还可以使计数器产生错误计数等。
2 竞争冒险分类根据冒险的情形可分为静态冒险和动态冒险。
（1）静态冒险。
如果一个组合电路输入有变化时，输出不应发生变化的情况下，出现一次瞬间的错误变化就叫做静态冒险。
实验四组合电路中的竞争与冒险
一实验目的1、观察组合电路中的竞争不冒险现象。
2、了解消除竞争不冒险现象的方法。
二实验仪器和器件1、数字电路实验箱、数字万用表、示波器；2、器件：3 个 74LS00、1 个 74LS20、1 个 330PF 电容。
三实验预习1、复习与组合逻辑电路中的竞争与冒险现象的有关内容。
竞争(Competition): 在组合逻辑电路中，某个输入变量通过两条或两条以上的途径传到输出端，由于每条途径延迟时间不同，到达输出门的时间就有先有后，这种现象称为竞争。
把不会产生错误输出的竞争的现象称为非临界竞争。
把产生暂时性的或永久性错误输出的竞争现象称为临界竞争。
冒险(risk)：信号在器件内部通过连线和逻辑单元时，都有一定的延时。
延时的大小与连线的长短和逻辑单元的数目有关，同时还受器件的制造工艺、工作电压、温度等条件的影响。
信号的高低电平转换也需要一定的过渡时间。
由于存在这两方面因素，多路信号的电平值发生变化时，在信号变化的瞬间，组合逻辑的输出有先后顺序，并不是同时变化，往往会出现一些不正确的尖峰信号，这些尖峰信号称为"毛刺"。
如果一个组合逻辑电路中有"毛刺"出现，就说明该电路存在冒险。
竞争冒险(Competition risk)产生原因：由于延迟时间的存在，当一个输入信号经过多条路径传送后又重新会合到某个门上，由于不同路径上门的级数不同，或者门电路延迟时间的差异，导致到达会合点的时间有先有后，从而产生瞬间的错误输出。
2、画出用74LS00实现实验内容中F函数的逻辑图。
因为要用74LS00（2输入与非门）实现函数F的功能，所以我需要对函数F的表达式进行改变。
如下：F=AB + B’CD’+A’CD=AB + C(B’D’+A’D)=AB + C((B’D’)’(A’D)’)’=((AB)’(C((B’D’)’(A’D)’)’))’用计算机模拟电路软件画出电路图如下：3、写出F的真值表。
探索组合逻辑电路的竞争冒险现象及消除方法
１ 出１ ” ， 或门“ 有１ 出１ ， 全０ 出０ ” ， 非 门“ ０ 非为１ ， １ 非为０ ” 。 他们的逻辑 ４竞争 冒险 的判 断 功能 ， 只有在 输入和输 出状态稳定时才存在 。 在没有考虑信号通过 在组合逻辑电路 中， 如果竞争 冒险是 由单个输入变量改变状态 导线和逻辑 门的传输延迟时间的理想情况下， 门电路的输入与输 出 引起 的 ， 可以很容 易地用代数法和卡诺 图法来确定 。 为稳定状 态 实际上 ， 由于信号在传 输过程 中改变状态都要 经历一
学 术论 坛
探索组合逻辑电路的竞争冒险现象及消除方法
雷 媛 媛
（ 江西工 业职 业技 术 学院 江西 南 昌 ３ ３ ０ ０ ９ ５ ）
摘要 ： 本文 指 出 了竞 争 冒险现 象在组 合逻辑 电路 中的危 害， 并详细探 讨 了竞 争 冒险产 生的原 因 、 判 断及 消除 方法 。 关键 词 ： 组合逻辑 电路 竞 争 冒险 消除 中图分类号 ： Ｔ Ｎ ７ ９ １ 文献 标识码 ： Ａ 文章 编号 ： １ ０ ０ ７ — ９ ４ １ ６ （ ２ ０ １ ３ ） ０ ２ － ０ ２ ２ ２ — ０ ２
（ １ ） 检查 函数表达式 中是否存在具备竞争条件的变量 ， 即是否 有某个变量Ｘ 同时以原变量和反变量的形式出现在函数表达式 中。
（ ２ ） 若有 ， 则 消去 函数 表 达 式 中 的其 他 变量 ， 即将 这 些 变 量 的各
种取值组合依次代人函数 式中， 从而将它们从 函数表达式 中消去，
段极 短 的过 渡 时 问 ， 或者 信 号 传 输路 径 不 同而 使 信 号到 达 输 出端 有 先有后 ， 从而在数字电路中， 任 何 一 个 门 电路 只 要 有 两个 输 入 信 号
竞争与冒险
竞争与冒险解释一:在组合逻辑中，由于门的输入信号通路中经过了不同的延时，导致到达该门的时间不一致叫竞争。
产生毛刺叫冒险。
如果布尔式中有相反的信号则可能产生竞争和冒险现象。
解决方法：一是添加布尔式的（冗余）消去项，但是不能避免功能冒险，二是在芯片外部加电容。
三是增加选通电路。
在组合逻辑中，由于多少输入信号变化先后不同、信号传输的路径不同，或是各种器件延迟时间不同（这种现象称为竞争）都有可能造成输出波形产生不应有的尖脉冲（俗称毛刺），这种现象成为冒险。
解释二: 竞争与冒险是数字电路中存在的一种现象。
由于元器件质量和设备工艺已达到相当高的水平，因而数字电路的故障往往是竞争与冒险引起的，所以要研究它们。
在一个复杂的数字电路的设计阶段，就完全预料电路中的竞争与冒险是困难的，有一些要通过实验来检查。
下面将说明组合数字电路中竞争与冒险的基本概念和确定消除它的一些基本方法。
竞争：在组合电路中，信号经由不同的途径达到某一会合点的时间有先有后，这种现象称为竞争。
冒险：由于竞争而引起电路输出发生瞬间错误现象称为冒险。
表现为输出端出现了原设计中没有的窄脉冲，常称其为毛刺。
竞争与冒险的关系：有竞争不一定会产生冒险，但有冒险就定有竞争。
在组合逻辑中，由于门的输入信号通路中经过了不同的延时，导致到达该门的时间不一致叫竞争。
产生毛刺叫冒险。
如果布尔式中有相反的信号则可能产生竞争和冒险现象。
解决方法：一是添加布尔式的消去项，二是在芯片外部加电容。
当组合逻辑电路存在冒险现象时，可以采取修改逻辑当一个门的输入有两个或两个以上的变量发生改变时，由于这些变量是经过不同路径产生的，使得它们状态改竞争的结果若导致冒险或险象（Hazard ）发生（例如毛刺），并造成错误的后果，那么就称这种竞争为临界竞争。
若竞争的结果没有导致冒险发生，或虽有冒险发生，但不影响系统的工作，那么就称这种竞争为非临界竞争。
变的时刻有先有后，这种时差引起的现象称为竞争Race ）。
竞争冒险实验
实验十七竞争冒险一、实验目的通过实验观察组合电路中存在的竟争冒险现象，学会用实验手段消除责争冒险对电路的影响．二、实验内容1．八位串行奇仍校验电路竞争冒险现象的观察及消除。
图17．1所示电路为八位串行奇偶校验电路。
图17．1八位串行奇、偶校验电路按图接线。
测试电路的逻辑功能。
a．b…g，h分别接逻辑开关K1；～K9，z接发光二级管显示。
改变K1～K8的状态．观察并记录Z的变化。
（注：时间关系，仅列举几个有代表性的结果。
其中以开关闭合表示“1”，开关断开表示“0”.）K1K2K3K4K5K6K7K8Z 000000001 000000010 000000111 000001110 000011111 000111110 001111111 011111110 111111111表17.1由表17.1可以看出每一次开关的断开和闭合都影响发光二极管的状态。
a接脉冲．b．c··h接高电平．用示波器观察并记录a和y湍的波形测出信号经七级异或门的延迟时间。
由上图可以看出，延迟时间为20msa和h端接同一脉冲．b．c··g为高电平．观察并记录a和y端的波形。
说明y端的波形有何异常现象？如上图所示输出端y出现了原设计中没有的窄脉冲，若采用加电容的办法来消除此异常现象．则电容C应接在何处？如图所示，滤波电容C应该与输出端并联.，若设门的输出电阻R0≈100Ω，估算电容C值的大小？测出门电路的阈值电压VT用实验法测出消除上述异常现象所需的电容值．说明产生误差的原因有哪些？2．组合电路竞争冒险现象的观察及消除组合电路如图17．2所示。
测试电路功能．结果列成真值表形式。
泪实验法测定．在信号变化过程中．竟争冒险在何处，什么时刻可能出现？用校正项的办法来消除竟争冒险．则电路应怎洋修改？画出修改后的电路．并用实验验证之。
若改用加滤波电容的办法来消除竞争冒险．则电容C应加在何处？其值约为多大？试通过实验验证之。
组合逻辑电路中的竞争冒险
组合逻辑电路中的竞争冒险一、定义1、竞争：组合电路中，若某个变量通过两条以上途径到达输入端，由于每条路径上的延迟时间不同，到达逻辑门的时间就有先有后的现象。
2、冒险：因竞争使真值表描述的逻辑关系受到短暂的破坏，在输出端产生错误结果的现象。
(毛刺) 有竞争存在时不一定产生冒险。
二、冒险的类型“1”型冒险：使输出出现高电平窄脉冲的冒险；（恒为0时不为0，A A∙）“0”型冒险：使输出出现低电平窄脉冲的冒险。
（恒为1时不为1，A A+）三、0型冒险和1型冒险的判断在一个逻辑函数式Y中，如果某个变量以原变量和反变量的形式在式中出现，那么该变量就是具有竞争条件的变量。
1．如果令其它变量为0或1消去后式子中出现类似下式形式：=则电路中就会产生0型冒险。
AY+A2．如果令其它变量为0或1消去后式子中出现类似下式形式：四、判断方法：（1）找出以原、反变量同时出现的变量；（2）以其它变量为自变量列真值表求Y 的表达式；（3）Y 中有A A ∙则存在“1”型冒险；有A A +则存在“0”型冒险五、消除办法：（1）修改逻辑设计；（2）增加选通脉冲；（3）使用滤波电容。
例24 判断C A B A AC Y ++=是否存在冒险。
解：（1）判断条件：函数式中以原、反变量形式出现同时出现的A 是C 和，先判断A 见表。
A 变量判断表（2）判断结果：从表中可以看出当1==C B 时有A A Y +=则电路中A 信号在“0型冒险”。
同理判断变量C ，会发现变量C 不存在冒险。
1型冒险的判断方法同上面一样。
四、修改逻辑设计以消除竞争冒险利用逻辑代数中的公式对存在冒险的逻辑函数式进行变换，增加多余项，来消除冒险。
例如AC=，Y+AB在1==CB时有0型冒险。
如果利用公式将Y变换为：+Y+=A=，则当1=+ACBCBBAACB时结果变为1=Y，从=C而消除了冒险。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
当A= B = 1时， G5输出为1， 4输出亦为1 ； G
消除了C跳变时对输出状态的影响，从而消除了冒险。
14
用惯性延时电路消除逻辑冒险
在电路的输出端连接一个惯性延时环节，通
常是RC滤波器。
F t
F'
…
x1 x2
组合电路
F R C
xn
F t
15
电容器容量为4~20pF之间
4.5.3
功能冒险的消除方法
4.5 组合逻辑电路中的竞争冒险
4.5.1 竞争冒险现象及其原因
4.5.2 4.5.3 逻辑冒险的检查和消除 功能冒险的消除
1
4.5.1 竞争冒险现象及其原因
如门的延迟时间为0， 则输出 F恒为逻辑0。 如门的延迟时间不为0： 则由于G1的延迟，A的 下降沿要滞后于A的上 升沿，最后在输出端产 生尖脉冲。
17
补充题： 1 应用74LS138设计地址译码器，译出输 入地址A7,…,A0＝A8H,…,AFH。 2 试仅用一片74LS151，不加任何门电路 实现逻辑函数：
F ( ABCD) m2,5,6,7,8,10,1112,14,15 ,
18
1. 惯性延迟 输出端电容器致使输出波形上升沿和下降沿变化变 慢，可对于很窄的负跳变脉冲起到平滑的作用，但 也降低了电路工作速度
Ro C
L L
(a) 4~20pF
(b)
2. 时间门选通16Fra bibliotek本章小结
• 组合电路
– 设计 – 分析 – 冒险
• 常用中规模组件
– 编码器 – 译码器 – 运算电路：加法器 比较器 – 数据选择器
8
4.5.2
逻辑冒险的检查与消除方法
例：在电路 F AD AC AB C的卡诺图中， 相邻最小项ABCD与ABCD不被同一卡诺圈所包含， 因此当B＝D=1，C＝0时，电路可能由于A的变 化而产生险象。
AB CD 00 01 11 10 00 1
01 11 10 1 1 1 1 1 1
1
1
1 1
1
0 0
1
0 0
13
增加乘积(冗余)项
L AC BC
G2
A
G2 A
A
& 1 & G1
AC
&
G4
AC
B C
C
≥1 L=AC+BC C B
G3
G4
L AC BC AB
C
1
BC
& G5 &
≥1
AC
GG1 3 (a)
1
1
BC
B
图 3.5.2
A L
图3.5.3
L AC BC AB
A G1 1 A G2 &
A
F AA
F (a)
产生正跳变脉冲的竞争冒险
(b)
竞争：在组合电路中，信号经由不同的路径达到某一会合点 的时间有先有后的现象; 冒险：由于竞争而引起电路输出发生瞬间错误。表现为输出 端出现了原设计中没有的窄脉冲（毛刺）。
2
例如：F AB AC ,当B C 1时，F A A 1
9
4.5.2
逻辑冒险的检查与消除方法
• 增加冗余项
– 代数法 – 卡诺图
• 增加惯性延时电路 • 用选通脉冲（时间门）取样
10
代数法消除逻辑冒险
例：原电路对应的函数表达式为
F AB A ，当B=C=1时，F=A+A，有冒险 C
根据公式 AB AC BC AB AC 增加冗余项BC，有
A B
G2
&e
G4
A
d
F
tpd
G1 1
C
&
e g
F
d G3 &g
1
2
3
4.5.1 竞争冒险的现象及其原因
信号经过任何逻辑门电路时都会有一定的延迟
A B F
门的延迟示意图
所以如果信号从输入到输出的过程中，在不同通路上经过的 门的级数不同，或者各个门电路平均延迟时间不同，就存在 着竞争，并可能出现冒险。 竞争冒险就是因信号传输延迟时间不同，而引起输出逻辑 错误的现象。
4
G1 A 1 G2 &
A A
F AA
(a)
L (b)
产生正跳变脉冲的竞争冒险
A G2 ≥1 F (a) (b)
A
F AA
A
G1 1
产生负跳变脉冲的竞争冒险
& G2 A B
F AA
A B
G1 &
G4 &
& G3 (a)
F (b)
有竞争无冒险
5
4.5.2
逻辑冒险的检查与消除方法
逻辑冒险是指只有一个输入逻辑变量发生变化所产 生的冒险
F AB AC＋BC
B=C=1时, 函数由F＝A＋A变成了F＝1
11
消除逻辑冒险后的电路
附加门 A B
0
&
0
0
0
&
0
0 0 0
>=1
0
F
0
C
0
&
0
0
12
用卡诺图消除逻辑冒险
卡诺图中增加冗余圈以消除“相切” AB CD 00 00 0 01 11 10 01 0 11 0 10 1
0
1 1
逻辑冒险
解：变量A和C具备竞争的条件, 应分别进行检查。 检查C：
C发生变化时不会产生险象.
7
4.5.2
逻辑冒险的检查与消除方法
检查A：
BC 00 BC 01 BC 10 BC 11
FA FA FA F A A
当B=C=1时, A的变化可能使电路产生险象.
• 代数法检查
– 检查表达式是否可在一定条件下成为
• 卡诺图检查
X X或者X X的形式
– 观察是否存在“相切”的卡诺圈
• 画卡诺图，并按原表达式形式画出合并圈 • 观察两个合并圈之间是否有相邻最小项（相切）
6
4.5.2
逻辑冒险的检查与消除方法
例：试判断电路F AC AB AC是否可能产生