高速PCB设计EMI规则探讨
EMI有关PCB布局布线规则
模块电源布局
模块电源旁路电容布局
EMI有关PCB布局布线规则
PCB布线 传输线
传输线要求走线线宽一致，拐线时尤其要注意
EMI有关PCB布局布线规则
PCB布线 传输线
传输线怕过孔引起的阻抗突变，信号线CLK ,RGB RAM BUS 总 VIA不要超过4个
EMI有关PCB布局布线规则
串扰强度和频率正比
EMI有关PCB布局布线规则
PCB布线 串扰
减少串扰措施
➢ 加大线间距，减小线平行长度，必要时可以以jog方式走线；
➢ 加入端接匹配可以减小或消除反射，从而减小串扰； ➢ 信号层限制在高于地线平面10mil以内； ➢ 在串扰较严重的两条线之间插入一条地线，可以起到隔离的作 用，从而减小串扰。
EMI有关PCB布局布线规则
PCB敷铜 地分割
信号线跨越分割地，引起的空间辐射场强
EMI有关PCB布局布线规则
PCB敷铜 地分割
信号线跨越分割地，走线下要有地桥已减小回流
EMI有关PCB布局布线规则
EMI有关PCB布局布线规则
PCB板的堆叠与分层
B种情况，S2S3层信号完整性好， S2层为好的布线层，S3 层次之。电源平面阻抗较好,层电容较大，利于整板EMI抑制。 但S1S2和信号层相邻，有较大层间干扰，且离电源和底层 较远，EMI空间辐射强度较大，需要外加屏蔽壳。 C种情况，这种情况是六层板中最好的情况，S1，S2，S3都 是好的布线层。电源平面阻抗较好。美中不足的是S4层离参 考层远。 D种情况，在六层板中，性能虽优于前三种，但布线层少于 前两种。此种情况多在背板中使用。
EMI有关PCB布局布线规则
PCB板的堆叠与分层
PCB EMI设计规范
PCB EMI设计规范IC的电源PIN都有一个0.1UF的去耦电容，对于BGA CHIP，要求在BGA的四角分别有0.1UF、0.01UF的电容共8个。
对PCB走线的电源尤其要注意加滤波电容，如VTT等。
这不仅对稳定性有影响，对EMI也有很大的影响。
1 、IC的电源处理1.1)保证每个IC的电源PIN都有一个0.1UF的去耦电容，对于BGA CHIP，要求在BGA的四角分别有0.1UF、0.01UF的电容共8个。
对PCB走线的电源尤其要注意加滤波电容，如VTT 等。
这不仅对稳定性有影响，对EMI也有很大的影响。
2、时钟线的处理2.1)建议先走时钟线。
2.2)频率大于等于66M的时钟线，每条过孔数不要超过2个，平均不得超过1.5个。
2.3)频率小于66M的时钟线，每条过孔数不要超过3个，平均不得超过2.5个2.4)长度超过12inch的时钟线，如果频率大于20M，过孔数不得超过2个。
2.5)如果时钟线有过孔，在过孔的相邻位置，在第二层(地层)和第三层(电源层)之间加一个旁路电容，以确保时钟线换层后，参考层(相邻层)的高频电流的回路连续。
旁路电容所在的电源层必须是过孔穿过的电源层，并尽可能地靠近过孔，旁路电容与过孔的间距最大不超过300MIL。
2.6)所有时钟线原则上不可以穿岛。
下面列举了穿岛的四种情形。
2.6.1) 跨岛出现在电源岛与电源岛之间。
此时时钟线在第四层的背面PCB走线，第三层(电源层)有两个电源岛，且第四层的PCB走线必须跨过这两个岛。
2.6.2) 跨岛出现在电源岛与地岛之间。
此时时钟线在第四层的背面PCB走线，第三层(电源层)的一个电源岛中间有一块地岛，且第四层的PCB走线必须跨过这两个岛。
如图2.6-2所示。
2.6.3) 跨岛出现在地岛与地层之间。
此时时钟线在第一层PCB走线，第二层(地层)的中间有一块地岛，且第一层的PCB走线必须跨过地岛，相当于地线被中断。
如图2.6-3所示。
2.6.4) 时钟线下面没有铺铜。
PCB EMI设计规范说明
PCB EMI设计规范1 、IC的电源处理1.1)保证每个IC的电源PIN都有一个0.1UF的去耦电容，对于BGA CHIP，要求在BGA 的四角分别有0.1UF、0.01UF的电容共8个。
对PCB走线的电源尤其要注意加滤波电容，如VTT等。
这不仅对稳定性有影响，对EMI也有很大的影响。
2、时钟线的处理2.1)建议先走时钟线。
2.2)频率大于等于66M的时钟线，每条过孔数不要超过2个，平均不得超过1.5个。
2.3)频率小于66M的时钟线，每条过孔数不要超过3个，平均不得超过2.5个2.4)长度超过12inch的时钟线，如果频率大于20M，过孔数不得超过2个。
2.5)如果时钟线有过孔，在过孔的相邻位置，在第二层(地层)和第三层(电源层)之间加一个旁路电容，以确保时钟线换层后，参考层(相邻层)的高频电流的回路连续。
旁路电容所在的电源层必须是过孔穿过的电源层，并尽可能地靠近过孔，旁路电容与过孔的间距最大不超过300MIL。
图2.5-1过孔处的旁路电容2.6)所有时钟线原则上不可以穿岛。
下面列举了穿岛的四种情形。
2.6.1) 跨岛出现在电源岛与电源岛之间。
此时时钟线在第四层的背面PCB走线，第三层(电源层)有两个电源岛，且第四层的PCB走线必须跨过这两个岛。
2.6.2) 跨岛出现在电源岛与地岛之间。
此时时钟线在第四层的背面PCB走线，第三层(电源层)的一个电源岛中间有一块地岛，且第四层的PCB走线必须跨过这两个岛。
如图2.6-2所示。
2.6.3) 跨岛出现在地岛与地层之间。
此时时钟线在第一层PCB走线，第二层(地层)的中间有一块地岛，且第一层的PCB走线必须跨过地岛，相当于地线被中断。
如图2.6-3所示。
2.6.4) 时钟线下面没有铺铜。
若条件限制实在做不到不穿岛，保证频率大于等于66M 的时钟线不穿岛，频率小于66M的时钟线若穿岛，必须加一个去耦电容形成镜像通路。
在两个电源岛之间并靠近跨岛的时钟线，放置一个0.1UF的电容。
数字电路PCB设计中的EMI控制技术
数字电路PCB设计中的EMI控制技术
EMI 的产生是由于电磁干扰源通过耦合路径将能量传递给敏感系统造成的。
它包括经由导线或公共地线的传导、通过空间辐射或通过近场耦合三种基本形式。
EMI 的危害表现为降低传输信号质量，对电路或设备造成干扰甚至破坏，使设备不能满足电磁兼容标准所规定的技术指标要求。
3.1 电源系统设计
设计低阻抗电源系统，确保在低于fknee 频率范围内的电源分配系统的阻抗低于目标阻抗。
使用滤波器，控制传导干扰。
电源去耦。
在EMI 设计中，提供合理的去耦电容，能使芯片可靠工作，并降低电源中的高频噪声，减少EMI。
由于导线电感及其它寄生参数的影响，电源及其供电导线响应速度慢，从而会使高速电路中驱动器所需要的瞬时电流不足。
合理地设计旁路或去耦电容以及电源层的分布电容，能在电源响应之前，利用电容的储能作用迅速为器件提供电流。
正确的电容去耦可以提供一个低阻抗电源路径，这是降低共模EMI 的关键。
3.2 接地
接地设计是减少整板EMI 的关键。
确定采用单点接地、多点接地或者混合接地方式。
数字地、模拟地、噪声地要分开，并确定一个合适的公共接地点。
双面板设计若无地线层，则合理设计地线网格很重要，应保证地线宽度》电源线宽度》信号线宽度。
也可采用大面积铺地的方式，但要注意在同一层上的大面积地的连贯性要好。
对于多层板设计，应确保有地平面层，减小共地阻抗。
3.3 串接阻尼电阻
在电路时序要求允许的前提下，抑制干扰源的基本技术是在关键信号输出端串入小阻值的。
PCB设计高速信号走线的九种规则
PCB 设计高速信号走线的九种规则
随着信号上升沿时间的减小，信号频率的提高，电子产品的EMI 问题，也来越受到电子工程师的重视。
高速PCB 设计的成功，对EMI 的贡献越来越受到重视，几乎60％的EMI 问题可以通过高速PCB 来控制解决。
规则一：高速信号走线屏蔽规则
如上图所示：在高速的PCB 设计中，时钟等关键的高速信号线，走需要进行屏蔽处理，如果没有屏蔽或只屏蔽了部分，都是会造成EMI 的泄漏。
建议屏蔽线，每1000mil，打孔接地。
规则二：高速信号的走线闭环规则
由于PCB 板的密度越来越高，很多PCB LAYOUT 工程师在走线的过程中，很容易出现这种失误，如下图所示
时钟信号等高速信号网络，在多层的PCB 走线的时候产生了闭环的结果，这样的闭环结果将产生环形天线，增加EMI 的辐射强度。
有关PCB设计的EMI问题指导
图 ２ 电路 板布 局 中 的Ｉ 司一 热 回 路
声 ，后者常常会形成一个巨大的天线 。在同步设计 中， 所有的信号交换都发生在同一端 ， 将会导致产生
定 期 间隔 的噪声 顶峰 。随 着时钟 频率 的增 加 ，信号 问题在 电路 板设 计 中显得越 发重 要 。 即使在 平行 线路 上流动 很短 的距 离 ，电流 也会
：
图１ Ｌ ｊ ｎ ｅ ａ ｒ Ｔ ｅ ｃ ｈ ｎ ｏ Ｊ ｏ ｇ ｙ电源转 化器设计 中的热 回路
Ｅ ＭＩ 问题 的根 源 在 于 快 “ 热 回路 ” 或 者 减 少其 变 化 的速 度 ， 便 可 以 连接器是 Ｅ Ｍ Ｉ 问题的重要 的方面 ， 重新铺设电路板 此 ，
问题 ， 可 以显 著 改 善最终 产 品 的质量 ， 同时避免 意
外 情况 的出现 。
电源 供 应
属外壳的需求。确保电源回路远离连接电路板各层 的线路和低信号敏感线路 ，同样可以缓解电源线路
从系统功能到 Ｅ Ｍ Ｉ 和散热表现 ， 电路板的布局 对 系统其他部分造成的影 响。 决定了整个电源供应系统的成败。交换式电源供应
时也会 对线 路板 的制造 产 出造成危 害 ， 因此 ， 避 免这
些会有 许 多额外 好处 。
区域 化 布 局
为 相 近的功 能 留出专 门区域 ，能 够帮 助工 程设
这样一来 ， 所有耦合便都传导给了地线 ， 而不是信号 中， 电源交换会产生噪声 ， 并辐射整个系统。
容 易受 到噪声 影 响的信 号线路 ，应 当在 其运 行 线 路下 面 ， 设 计接地 回路 。这 将有 助于 降低 阻抗 、 噪 声 电压 ， 缩 小 辐射 区域 。
抗 成正 比 ， 与分 隔距离 成反 比。 将 噪声 线路远 离 敏感线 路 和电路 板外边 缘 噪声 线 路 ，可 以最小化 串扰 问题 。将 噪声线 路集 中在一 起， 并 用 地线 进 行环 绕 ， 同样有 助 于 降低 噪 声 ， 因为
在数字电路PCB设计中该如何进行EMI控制？
在数字电路PCB设计中该如何进行EMI控制？随着IC器件集成度的提高、设备的逐步小型化和器件的速度愈来愈高，电子产品中的EMI问题也更加严重。
从系统设备EMC/EMI设计的观点来看，在设备的PCB 设计阶段处理好EMC/EMI问题，是使系统设备达到电磁兼容标准最有效、成本最低的手段。
本文介绍数字电路PCB设计中的EMI控制技术。
一、EMI的产生及抑制原理EMI的产生是由于电磁干扰源通过耦合路径将能量传递给敏感系统造成的。
它包括经由导线或公共地线的传导、通过空间辐射或通过近场耦合三种基本形式。
EMI的危害表现为降低传输信号质量，对电路或设备造成干扰甚至破坏，使设备不能满足电磁兼容标准所规定的技术指标要求。
为抑制EMI，数字电路的EMI设计应按下列原则进行：●根据相关EMC/EMI技术规范，将指标分解到单板电路，分级控制。
●从EMI的三要素即干扰源、能量耦合途径和敏感系统这三个方面来控制，使电路有平坦的频响，保证电路正常、稳定工作。
●从设备前端设计入手，关注EMC/EMI设计，降低设计成本。
二、数字电路PCB的EMI控制技术在处理各种形式的EMI时，必须具体问题具体分析。
在数字电路的PCB设计中，可以从下列几个方面进行EMI控制。
1．器件选型在进行EMI设计时，首先要考虑选用器件的速率。
任何电路，如果把上升时间为5ns的器件换成上升时间为2.5ns的器件，EMI会提高约4倍。
EMI的辐射强度与频率的平方成正比，最高EMI频率（fknee）也称为EMI发射带宽，它是信号上升时间而不是信号频率的函数：fknee =0.35/Tr （其中Tr为器件的信号上升时间）这种辐射型EMI的频率范围为30MHz到几个GHz，在这个频段上，波长很短，电路板上即使非常短的布线也可能成为发射天线。
当EMI较高时，电路容易丧失正常的功能。
因此，在器件选型上，在保证电路性能要求的前提下，应尽量使用低速芯片，采用合适的驱动/接收电路。
高速信号走线规则
随着信号上升沿时间的减小，信号频率的提高，电子产品的EMI问题，也来越受到电子工程师的关注。
高速PCB设计的成功，对EMI的贡献越来越受到重视，几乎60％的EMI问题可以通过高速PCB来控制解决。
规则一：高速信号走线屏蔽规则如上图所示：在高速的PCB设计中，时钟等关键的高速信号线，走需要进行屏蔽处理，如果没有屏蔽或只屏蔽了部分，都是会造成EMI的泄漏。
建议屏蔽线，每1000mil，打孔接地。
规则二：高速信号的走线闭环规则由于PCB板的密度越来越高，很多PCB LAYOUT工程师在走线的过程中，很容易出现这种失误，如下图所示：时钟信号等高速信号网络，在多层的PCB走线的时候产生了闭环的结果，这样的闭环结果将产生环形天线，增加EMI的辐射强度。
规则三：高速信号的走线开环规则规则二提到高速信号的闭环会造成EMI辐射，同样的开环同样会造成EMI辐射，如下图所示：时钟信号等高速信号网络，在多层的PCB走线的时候产生了开环的结果，这样的开环结果将产生线形天线，增加EMI的辐射强度。
在设计中我们也要避免。
规则四：高速信号的特性阻抗连续规则高速信号，在层与层之间切换的时候必须保证特性阻抗的连续，否则会增加EMI 的辐射，如下图：也就是：同层的布线的宽度必须连续，不同层的走线阻抗必须连续。
规则五：高速PCB设计的布线方向规则相邻两层间的走线必须遵循垂直走线的原则，否则会造成线间的串扰，增加EMI 辐射，如下图：相邻的布线层遵循横平竖垂的布线方向，垂直的布线可以抑制线间的串扰。
规则六：高速PCB设计中的拓扑结构规则在高速PCB设计中有两个最为重要的内容，就是线路板特性阻抗的控制和多负载情况下的拓扑结构的设计。
在高速的情况下，可以说拓扑结构的是否合理直接决定，产品的成功还是失败。
如上图所示，就是我们经常用到的菊花链式拓扑结构。
这种拓扑结构一般用于几Mhz的情况下为益。
高速的拓扑结构我们建议使用后端的星形对称结构。
规则七：走线长度的谐振规则检查信号线的长度和信号的频率是否构成谐振，即当布线长度为信号波长1／4的时候的整数倍时，此布线将产生谐振，而谐振就会辐射电磁波，产生干扰。
PCB layout EMI设计(检查)规则论述
书山有路勤为径， 学海无涯苦作舟
•三、PCB layout EMI 设计方法—滤波 接地 屏蔽
• 对于EMI 控制，主要采用三种措施：滤波、接地、屏蔽 。 • 这三种方法虽然有着独立的作用，但是相互之间是有关联的 良好的接地可以降低设备对屏蔽和滤波的要求，而良好的屏蔽也可 以使滤波器的要求低一些。
•1.跨电源和地层的信号线检查：
•信号回流路径：地或电源做交流信号回路
•信号
•信号
•电
•电
容
容
•地/电源回路
•理想信号回流示意图
•实际情况的信号回流
• 对信号回流不能认为必须在走线正下方的参考平面。回流的 径是多方面：参考地平面，电源平面，相邻的地线，介质，甚至空 。 • 我们知道，交流信号会自动选阻抗最小路径返回驱动端。但究 竟哪个占主，要看它和信号走线的耦合程度，耦合最强的将为信号 供最主要回流途径。如在多层PCB，参考平面很近，耦合了绝大部 的电磁场，99％以上信号能量将集中在最近的参考平面回流。
• 滤波：通常采用去耦电容、EMI 滤波器、磁性元件来实现。 •接地：尽量保持地平面完整，所有器件的接地脚尽快接到地平面 •屏蔽：按照屏蔽的机理，分电场屏蔽、磁场屏蔽、电磁场屏蔽。
书山有路勤为径， 学海无涯苦作舟
•四、13条经典EMI设计（检查）规则
•信号（电流）回路检查
•1.跨电源和地层的信号线检查; •2.不连续的信号回路检查； •3 .信号线包地的检查; •4.包地线上相邻 2 个地孔的距离 ; •5.信号•布层线板检边查缘的地孔检查;
书山有路勤为径， 学海无涯苦作舟
•一、概述
• 经验告诉我们，通过修改PCB layout而成功解决 EMI的案例很多， PCB已成为EMI设计的关键。 • 我们总结多年的经验，得出13条经典的设计规则。 希望通过理解和运用13条经典 EMI规则，并在PCB layout过程中进行控制，减少PCB 多次修改，缩短 layout的时间。 • 本规则针对高速数字信号PCB设计，适用于2层和 层板，但2层板更难实现部分的要求。
PCBlayoutEMI设计规则
•f2*I*A
•d
•共模计算公式： •E=1.26 *10-6 •f*I* L •d
•I表示电流强度； •f表示差模电流的频率； •A表示差模电流环路面积； •d表示测量天线到电缆的距
• I表示电流强度； •f表示共模电流的频率； •L 表示电缆/PCB走线长度；
离
•d 表示测量天线到电缆的距
离
•差模辐射与PCB 哪些因素有关？
。
PPT文档演模板
PCBlayoutEMI设计规则
•五、每条规则详细说明
•1.跨电源和地层的信号线附近放置换层电容案例:
•放大
•换层电容
PPT文档演模板
•剪裁于40-LCNP90-MAD4X
PCBlayoutEMI设计规则
•五、每条规则详细说明
•2.不连续的信号回路检查:
•EMI设计规则二：对高速信号走线区域最大限制地保持地层和电源层的完整，使地层或
• 减小差模辐射常用的方法： • （1）降低电路的工作频率； • （2）减小信号电流的环路面积 A ； • （3）减小信号的电流强度 。
PPT文档演模板
•共模干扰发生原因和解决方法
• 共模辐射是 EMI 最主要的干扰， 通常是由于电路板地的“不平整”导 致的，或者连接 cable线两端地电位 的高低差而导致连接线变成辐射天线 。 • 电路板则是由于地阻抗而引起 位高低不平，从而能量由高到底有了 辐射的条件。所以PCB 排版时要特 别的注意 PCB 地阻抗的问题，从而 减小其产生的干扰。 • 减小共模辐射常用的方法： • （1）降低地阻抗以减小地电位差； • （2）使用去耦电容 ； • （3）使用铁氧体磁环 ； • （4）使用共模滤波器（电源/信号）
•电源检查 •12.电源退耦电容的位置检查; •13.供电连线和地线回路的检查
EMI相关PCB布局布线规则
EMI相关PCB布局布线规则引言电磁干扰（Electromagnetic Interference，简称EMI）是在电路板（PCB）设计中常遇到的问题。
它可能导致信号质量下降，甚至对整个电子系统造成严重的损坏。
为了有效减少EMI对电子系统的干扰，我们需要遵循一定的PCB布局布线规则。
EMI的来源首先，我们需要了解EMI的来源。
EMI可能来自以下几个方面：1.高频信号：在高频信号传输过程中，电流和电压变化迅速，容易产生电磁辐射。
2.快速开关：当快速开关的电源或信号线上出现较大的电流变化时，也会产生较强的辐射。
3.地线回流：当大电流通过地线返回电源时，也会产生较强的辐射。
4.辐射天线：射频电路中的辐射天线可能会通过电磁波和其他设备进行干扰。
PCB布局布线规则为了有效降低EMI的干扰，我们可以遵循以下几个PCB布局布线规则：1. 地线规划地线是减少EMI的关键。
正确规划地线布局可以提供低阻抗回路，减少回流噪音。
以下是地线布局的一些建议：•使用星型接地：将所有地线连接到一个共同的地点，以避免形成环路。
•保持短接：最小化地线的长度，避免地线成为天线。
•分离模拟和数字地线：为模拟和数字电路分别设计独立的地线，以减少干扰交叉。
•分层地线：根据电路需求，将地线分为不同的层次，以减少干扰。
2. 信号与电源线分离将信号线和电源线分离布局可以降低互相干扰的可能性。
以下是一些建议：•远离电源线：尽量将信号线远离电源线，以减少电磁干扰。
•使用屏蔽线：对于高频信号线，使用屏蔽线可以有效减少互相干扰。
•增加地隔离：在电源和信号地之间增加地隔离层，以减少共地干扰。
3. 电源和地面平面电源和地面平面是减少EMI的重要设计元素。
以下是一些建议：•使用整片平面：在PCB设计中尽量使用整片电源与地面平面，减少回流干扰。
•分离模拟和数字平面：为模拟和数字电路分别设计独立的电源平面，以减少干扰交叉。
•避免孔渗透：在电源和地面平面上避免使用过多的孔，以防止干扰的穿透。
如何从EMI角度看PCB Layout法则
如何從EMI角度看PCB Layout法則如何從EMI角度看PCB Layout 法則有以下幾個重點Point 1: 先了解導線或傳輸線的幅射或天線效應對應國際法規EMI幅射量測的討論範圍: 30MHz to 6GHz因為2.4GHz以上的高頻波長非常短,而且衰減極為快速所以僅討論30MHz to 2.4GHzEdit: Mike YU編輯:余曉錡/2014λ:波長L天線向周圍空間幅射電磁波，電場的方向就是天線極化(Polarization)的方向，一般使用的天線為單極化天線垂直極化(VP)E水平極化(HP)E ElementVerticalPolarizationElement Horizontal Polarization光速單位頻率電磁域相關名詞說明電場(E)的單位: V/M磁場(H)的單位: A/ME/H : V/A=R單位Ω= 377 Ω(自由空間之電磁波阻抗)就是電磁波信號在空氣中的高頻阻抗(Z)電磁域相關名詞說明遠近場邊界與幅射源之間的距離記為X(單位:meter)其對應的頻率(單位: MHz)其關係式:48/3 =16MHz(以3米量測距離<16MHz視為近場量測≥16MHz 視為遠場量測)48/10 = 4.8MHz(以10米量測距離<4.8MHz視為近場量測≥4.8MHz 視為遠場量測)電磁域相關名詞說明3米與10米距離量測之關係:10米距離的場強量測值+ 10.5dB = 3米距離的場強量測值Electron平行線的耦合效應(線對線的電容性干擾)當2條以上的傳輸線相互平行則2 條平行線之間會產生線對線的電容性耦合效應VN=j ωRC12V1VN : 產生於導體二及地間的雜訊電壓R : 接於導體二的總電阻值ω: 雜訊源的工作頻率C12: 導體1及導體2 之間的電容V1: 雜訊源的工作電壓12w1 w2hw MicrostripCoaxialSignal Attenuation islowest at 77ΩPower handing capacity peaksat 30ΩCoplanarTransmission Line ModelTransmission Line Model (2)Transmission Line ZoTransmission Line Zo(lossless)Would you say that a transmission line described by the equation above dissipates any energy?Ans: Although the characteristic impedance, Zo, is a real number, The circuit elements in the equation are purely reactive.No dissipating elements are involved so no energy is dissipated.•(圖一) (圖二)最大EMI發射頻寬•最大EMI發射頻率也稱為EMI發射頻寬，它是信號上升時間而不是信號頻率的函數。
针对高速PCB设计,来分析如何进行EMI控制？
针对高速PCB设计，来分析如何进行EMI控制？
前面我们从理论上分析了EMI的产生情况，并主要从系统设计方面考虑了很多实际采用的抑制EMI的手段和方式，这节里我们将针对高速PCB设计，来分析如何进行EMI控制。
1 传输线RLC参数和EMI
对于PCB板来说，PCB上的每一条走线都可以有用三个基本的分布参数来对它进行描述，即电阻，电容和电感。
在EMI和阻抗的控制中，电感和电容的作用很大。
电容是电路系统存储系统电能的元件。
任何相邻的两条传输线之间，两层PCB导电层之间以及电压层和周围的地平面之间都可以组成电容。
在这些所有的电容中，传输线和它的回流电流之间组成的电容数值最大，也数量最多，因为任何的传输线，它都会在它的周围通过某种导电物质形成回流。
根据电容的公式：C=εs/(4kπd)，他们之间形成的电容的大小和传输线到参考平面的距离成反比，和传输线的直径(横截面积)成正比。
我们都知道，如果电容的数值越大，那幺他们之间存储的电场能量也越多，换句话说，他往外部泄露系统能量的比率将更少，那幺这个系统产生的EMI就会得到一定的抑制作用。
电感是电路系统中存储周围磁场能量的元件。
磁场是由流过导体的电流产生的感生场。
电感的数值表示它存储导体周围磁场的能力，如果磁场减弱，感抗就会变小，感抗变大的时候，磁场就会增大，那幺对外的磁能量辐射也会变大，即EMI值越大。
所以，如果系统的电感越小，那幺就能对EMI进行抑制。
在低频情况下，如果导体变短，厚度变大，变宽的时候，导体的电感就会变小，而在高频情况下，磁场的大小则和导线及其回流构成的闭环面。
技术分享：详解PCB多层板设计时的EMI的规避技巧
技术分享：详解PCB多层板设计时的EMI的规避技
巧
解决EMI问题的办法很多，现代的EMI抑制方法包括：利用EMI抑制
涂层、选用合适的EMI抑制零配件和EMI仿真设计等。
本文从最基本的PCB布板出发，讨论PCB分层堆叠在控制EMI辐射中的作用和设计技巧。
电源汇流排
在IC的电源引脚附近合理地安置适当容量的电容，可使IC输出电压的跳
变来得更快。
由于电容呈有限频率响应的特性，这使得电容无法在全频带上
生成干净地驱动IC输出所需要的谐波功率。
除此之外，电源汇流排上形成的瞬态电压在去耦路径的电感两端会形成电压降，这些瞬态电压就是主要的共
模EMI干扰源。
就电路板上的IC而言，IC周围的电源层可以看成是优良的高频电容器，
它可以收集为干净输出提供高频能量的分立电容器所泄漏的那部份能量。
此外，优良的电源层的电感要小，从而电感所合成的瞬态信号也小，进而降低
共模EMI。
电源层到IC电源引脚的连线必须尽可能短，因为数位信号的上升沿越来越快，最好是直接连到IC电源引脚所在的焊盘上。
为了控制共模EMI，电源层要有助于去耦和具有足够低的电感，这个电源层必须是一个设计相当好的电源层的配对。
那幺，什幺样的程度才算好?答案取决于电源的分层、层间的材料以及工作频率(即IC上升时间的函数)。
通常，电源分层的间距是6mil，夹层是FR4材料，则每平方英寸电源层的等效电容约为75pF。
显然，层间距越小电容越大。
按照目前IC的发展速度，上升时间在100到300ps范围的器件将占有很高。
关于PCB设计过程中的EMC-EMI仿真浅析
关于PCB设计过程中的EMC/EMI仿真浅析由于PCB板上的电子器件密度越来越大，走线越来越窄，走线密度也越来越高，信号的频率也越来越高，不可避免地会引入EMC（电磁兼容）和EMI（电磁干扰）的问题，所以对电子产品的电磁兼容分析以及应用就非常重要了。
但目前国内国际的普遍情况是，与IC设计相比，PCB设计过程中的EMC分析和模拟仿真是一个薄弱环节。
同时，EMC仿真分析目前在PCB设计中逐渐占据越来越重要的角色。
PCB设计中的对EMC/EMI的分析目标信号完整性分析包括同一布线网络上同一信号的反射分析，阻抗匹配分析，信号过冲分析，信号时序分析等等；对于邻近布线网络上不同信号之间的串扰分析。
在信号完整性分析时还必须考虑布线网络的物理拓扑结构，PCB介质层的电介质特性和介电常数以及每一布线层的电气特性。
现在已经有了抑制电子设备和仪表的EMI的国际标准，统称为电磁兼容（EMC）标准，它们可以作为PCB设计者布线和布局时抑制电磁辐射和干扰的规则，对于军用电子产品设计者来说，标准会更严格，要求更苛刻。
对于由多块PCB板通过总线连接而成的系统，还必须分析不同PCB板之间的电磁兼容性能以及接口电路和连接器的EMC/EMI性能。
EMC/EMI的仿真需要用到仿真模型EMC/EMI分析要了解所用到的元器件的电气特性，之后才能更好地具体模拟仿真。
目前应用较多的有IBIS和SPICE模型。
IBIS（I/O Buffer Interface Specification），即ANSI/EIA-656，是一种通过测量或电路仿真得到，基于V/I曲线的I/O缓冲器的快速而精确描述电气性能的模型。
1990年由INTEL牵头、联合数家著名的半导体厂商共同制定了IBIS V1.0的行业标准，经过不断的完善和发展，于1997年更新为IBIS V3.0.现在此标准已被NS、Motorola、TI、IDT、Xilinx、Siemens、Cypress、VLSI等数百家半导体厂商支持，同时Cadence、Mentor、Incases、Zuken-Redac等RDA公司在各自的软件中也添加了有关IBIS的功能模块。
高速PCB设计EMI规则探讨
随着信号上升沿时间的减小，信号频率的提高，电子产品的EMI问题，也来越受到电子工程师的光注。
高速PCB设计的成功，对EMI的贡献越来越受到重视，几乎60％的EMI问题可以通过高速PCB来控制解决。
做了4年的EMI设计，一些心得和大家交流、交流。
规则一：高速信号走线屏蔽规则如上图所示：在高速的PCB设计中，时钟等关键的高速信号线，走线需要进行屏蔽处理，如果没有屏蔽或只屏蔽了部分，都是会造成EMI的泄漏。
建议屏蔽线，每1000mil，打孔接地。
规则二：高速信号的走线闭环规则由于PCB板的密度越来越高，很多PCB LAYOUT工程师在走线的过程中，很容易出现这种失误，如下图所示：规则三：高速信号的走线开环规则规则二提到高速信号的闭环会造成EMI辐射，同样的开环同样会造成EMI辐射，如下图所示：时钟信号等高速信号网络，在多层的PCB走线的时候产生了开环的结果，这样的开环结果将产生线形天线，增加EMI的辐射强度。
在设计中我们也要避免。
规则四：高速信号的特性阻抗连续规则高速信号，在层与层之间切换的时候必须保证特性阻抗的连续，否则会增加EMI 的辐射，如下图：也就是：同层的布线的宽度必须连续，不同层的走线阻抗必须连续。
规则五：高速PCB设计的布线方向规则相邻两层间的走线必须遵循垂直走线的原则，否则会造成线间的串扰，增加EMI 辐射，如下图：相邻的布线层遵循横平竖垂的布线方向，垂直的布线可以抑制线间的串扰。
规则六：高速PCB设计中的拓扑结构规则在高速PCB设计中有两个最为重要的内容，就是线路板特性阻抗的控制和多负载情况下的拓扑结构的设计。
在高速的情况下，可以说拓扑结构的是否合理直接决定，产品的成功还是失败。
如上图所示，就是我们经常用到的菊花链式拓扑结构。
这种拓扑结构一般用于几Mhz的情况下为益。
高速的拓扑结构我们建议使用后端的星形对称结构。
规则七：走线长度的谐振规则检查信号线的长度和信号的频率是否构成谐振，即当布线长度为信号波长1／4的时候的整数倍时，此布线将产生谐振，而谐振就会辐射电磁波，产生干扰。
高速电路设计中EMIESD抑制
高速电路设计中EMI/ESD抑制日常生活中，我们常常可以看到这样的现象，当把手机放置在音箱旁，接电话的时候，音箱里面会发出吱吱的声音，或者当我们在测试一块电路板上的波形时，忽然接到同事的电话，会发现接电话瞬间我们示波器上的波形出现变形，这些都是电磁干扰的特征。
电磁干扰不但会影响系统的正常工作，还可能给电子电器造成损坏，甚至对人体也有害处，因此尽可能降低电磁干扰已经成为大家关注的一个焦点，诸如FCC、CISPR、VCCI等电磁兼容标准的出台开始给电子产品的设计提出了更高的要求。
虽然人们对电磁兼容性的研究要远远早于信号完整性理论的提出，但作为高速设计一部分，我们习惯地将EMI问题也列入信号完整性分析的一部分。
下面将全面分析电磁干扰和电磁兼容的概念、产生及抑制，重点针对高速PCB的设计。
一、EMI/EMC的基本概念电磁干扰即EMI(Electromagnetic Interference)，指系统通过传导或者辐射，发射电磁波并影响其它系统或本系统内其它子系统的正常工作。
因为所有的电子产品都会不可避免地产生一定的电磁干扰，为了量度设备系统在电磁环境中能正常工作且不对该环境中任何事物构成不能承受的电磁干扰的能力，人们提出了电磁兼容这个概念。
美国联邦通讯委员会在1990年和欧盟在1992都提出了对商业数码产品的有关规章，这些规章要求各个公司确保它们的产品符合严格的磁化系数和发射准则。
符合这些规章的产品称为具有电磁兼容性EMC(Electromagnetic Compatibility)。
对于电磁兼容性，必须满足一下三个要素：1.电磁兼容需要存在某一个特定的空间。
比如，大的，一个房间甚至宇宙；小的，可以是一块集成电路板。
2.电磁兼容必须同时存在骚扰的发射体和感受体。
3.必须存在一定的媒体(耦合途径)将发射体与感受体结合到一起。
这个媒体可以是空间，也可以是公共电网或者公共阻抗。
对于EMI，可以按照电磁干扰的途径来分为辐射干扰、传导干扰和感应耦合干扰三种形式。
PCB EMI设计规范
開關電源的PCB設計規範在任何開關電源設計中，pcb板的物理設計都是最後一個環節，如果設計方法不當，pcb可能會輻射過多的電磁干擾，造成電源工作不穩定，以下針對各個步驟中所需注意的事項進行分析:一、從原理圖到pcb的設計流程建立元件參數－>輸入原理網表->設計參數設置->手工佈局->手工佈線->驗證設計－>複查->cam輸出。
二、參數設置相鄰導線間距必須能滿足電氣安全要求，而且為了便於操作和生產，間距也應儘量寬些。
最小間距至少要能適合承受的電壓，在佈線密度較低時，信號線的間距可適當地加大，對高、低電平懸殊的信號線應盡可能地短且加大間距，一般情況下將走線間距設為8mil。
焊盤內孔邊緣到印製板邊的距離要大於1mm，這樣可以避免加工時導致焊盤缺損。
當與焊盤連接的走線較細時，要將焊盤與走線之間的連接設計成水滴狀，這樣的好處是焊盤不容易起皮，而是走線與焊盤不易斷開。
三、元器件佈局實踐證明，即使電路原理圖設計正確，印製電路板設計不當，也會對電子設備的可靠性產生不利影響。
例如，如果印製板兩條細平行線靠得很近，則會形成信號波形的延遲，在傳輸線的終端形成反射雜訊；由於電源、地線的考慮不周到而引起的干擾，會使產品的性能下降，因此，在設計印製電路板的時候，應注意採用正確的方法。
每一個開關電源都有四個電流回路：(1). 電源開關交流回路(2). 輸出整流交流回路(3). 輸入信號源電流回路(4). 輸出負載電流回路輸入回路通過一個近似直流的電流對輸入電容充電，濾波電容主要起到一個寬頻儲能作用；類似地，輸出濾波電容也用來儲存來自輸出整流器的高頻能量，同時消除輸出負載回路的直流能量。
所以，輸入和輸出濾波電容的接線端十分重要，輸入及輸出電流回路應分別只從濾波電容的接線端連接到電源；如果在輸入/輸出回路和電源開關/整流回路之間的連接無法與電容的接線端直接相連，交流能量將由輸入或輸出濾波電容並輻射到環境中去。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
随着，信号上升沿时间减小，信号频率提高，电子产品EMI问题，也来越受到电子工程师光注。
高速PCB设计成功，对EMI贡献越来越受到重视，几乎60％EMI问题可以通过高速PCB来控制解决。
做了，4年EMI设计，一些心得和大家交流、交流。
规则一：高速信号走线屏蔽规则
如上图所示：
在高速PCB设计中，时钟等关键高速信号线，走需要进行屏蔽处理，如果没有屏蔽或只屏蔽了部分，都是会造成EMI泄漏。
建议屏蔽线，每1000mil，打孔接地。
规则二：高速信号走线闭环规则
由于PCB板密度越来越高，很多PCB LAYOUT工程师在走线过程中，很容易出现这种失误，如下图所示：
时钟信号等高速信号网络，在多层PCB走线时候产生了闭环结果，这样闭环结果将产生环形天线，增加EMI 辐射强度。
看全文，了解更多规则请去中国PCB论坛网。