龙芯2F处理器数据手册

龙芯2F处理器

数据手册

1.0版

中国科学院计算技术研究所

意法半导体有限公司

北京龙芯中科技术服务中心有限公司

2008年8月

龙芯2F处理器数据手册芯片特点

兼容64位的MIPS III指令集及其扩展指令

集；

四发射动态超标量，2个定点单元，2个全流

水浮点乘/加单元和1个load/store访存单元；

9-10级的超流水线结构，支持寄存器重命

名、动态调度、分支预测和其他的乱序执行

技术；

兼容IEEE754标准的浮点单元，支持全流水的浮点加减、乘法、乘加等运算，支持硬件

除法和开平方根运算，浮点单元还支持龙芯

多媒体指令；

64项JTLB（Joint TLB），每个表项以奇/偶页成对组织，记录4KB-4MB页大小的共128

个页面，TLB中通过执行保护位防止缓冲区

溢出攻击；

16项独立的指令TLB，提高指令地址映射的效率；

分离的64KB一级指令Cache和64KB一级数据cache，四路组相联结构，块大小为32字

节；

片内512KB二级cache，四路组相联结构，块大小为32字节，可通过软件控制二级Cache

的打开和关闭；

集成64位DDR2内存控制器，最高频率为333MHz；

集成32位PCI/PCI-X总线控制器，符合PCI-X 1.0b规范，兼容PCI2.3；

1 GHz的主频，可动态调节频率甚至关闭处理

器的Core时钟，支持动态功耗管理；

1 GHz时的功耗小于5W；

集成视频加速模块，支持YUV格式到RGB 格式的转换，支持图像缩放。

HFCBGA 452

概述

龙芯2F是龙芯2E的改进版，具有更高的I/O 接口带宽和访存带宽，支持软件动态调节处理器工作频率，兼容MIPS64指令集。

龙芯2F集成了高性能的龙芯64位CPU核、DDR2内存控制器、PCI/PCI-X总线控制器、Local-Bus接口、中断控制器和视频加速单元。

龙芯2F使用CMOS 90nm工艺制程制造。

龙芯2F处理器数据手册

目录

芯片特点 (2)

HFCBGA 452 (2)

概述 (2)

目 录 ................................................................................... I 图目录 ................................................................................. III 表目录 .................................................................................. IV

1.引言 (1)

2.接口描述 (3)

2.1接口信号模块 (3)

2.2PCI总线接口信号 (4)

2.3DDR2SDRAM总线接口信号 (4)

2.4L OCAL BUS总线信号 (5)

2.5初始化信号 (6)

2.6中断信号 (7)

2.7JTAG信号 (7)

2.8测试和控制信号 (8)

2.9时钟信号 (8)

2.10电源和地 (9)

3. IO总线接口描述 (11)

3.1PCI/PCI-X接口特性 (11)

3.2接口工作模式 (11)

3.3PCI总线仲裁器 (11)

3.4系统接口连接 (11)

3.5L OCAL BUS总线描述 (12)

3.6中断处理 (13)

4. DDR2 SDRAM控制器接口描述 (15)

4.1DDR2SDRAM控制器特性 (15)

4.2DDR2SDRAM读协议 (15)

4.3DDR2SDRAM写协议 (16)

4.4DDR2SDRAM参数设置顺序 (16)

4.5DDR2SDRAM采样模式配置 (17)

5．初始化过程 (18)

6．电气特性 (19)

6.1绝对最大最小额定值 (19)

6.2推荐工作条件 (19)

6.3直流参数 (20)

龙芯2F处理器数据手册

6.4交流电气特性 (21)

6.5功耗特性 (23)

7. 热特性 (24)

7.1热阻率 (24)

7.2回流焊温度曲线 (24)

8.引脚排列和封装 (25)

8.1引脚排列 (25)

8.2封装尺寸 (28)

9.修订历史 (30)

龙芯2F处理器数据手册

图目录

图1.1 龙芯2F结构框图 (1)

图2-1 龙芯2F处理器接口信号框图 (3)

图3-1 龙芯2F单处理器系统连接 (12)

图3-2 龙芯2F多处理器系统连接 (12)

图3-3 LOCAL BUS总线读时序 (13)

图3-4 LOCAL BUS总线写时序 (13)

图4-1 DDR2 SDRAM读协议，CAS LATENCY = 3, READ LATENCY = 3, BURST LENGTH = 8 (16)

图4-2 DDR2 SDRAM写协议，CAS LATENCY = 3, WRITE LATENCY = READ LATENCY -1 = 2, BURST LENGTH = 4. (16)

图5-1 当作为主桥时初始化过程 (18)

图7-1 回流焊温度曲线 (24)

图8-1 HFCBGA452 机械数据&封装尺寸 (29)