2_DSP试验箱VC5416板原理说明讲解
tms320vc5416数据手册
TMS320VC5416Fixed-Point Digital Signal Processor Data ManualPRODUCTION DATA information is current as of publication date.Products conform to specifications per the terms of the TexasInstruments standard warranty.Production processing does notnecessarily include testing of all parameters.Literature Number:SPRS095PMarch1999–Revised October2008Revision HistoryTMS320VC5416Fixed-Point Digital Signal ProcessorSPRS095P–MARCH 1999–REVISED OCTOBER 2008NOTE:Page numbers for previous revisions may differ from page numbers in the current version.This data sheet revision history highlights the technical changes made to the SPRS095O device-specific data sheet to make it an SPRS095P revision.Scope:This document has been reviewed for technical accuracy;the technical content is up-to-date as of the specified release date with the following corrections.2Revision History Submit Documentation FeedbackContentsTMS320VC5416Fixed-Point Digital Signal ProcessorSPRS095P–MARCH 1999–REVISED OCTOBER 2008Revision History ...........................................................................................................................1TMS320VC5416Features.......................................................................................................2Introduction.......................................................................................................................2.1Description ..................................................................................................................2.2PinAssignments............................................................................................................2.2.1TerminalAssignments forthe GGUPackage...............................................................2.2.2Pin AssignmentsforthePGEPackage......................................................................2.2.3Signal Descriptions ..............................................................................................3Functional Overview ...........................................................................................................3.1Memory ......................................................................................................................3.1.1Data Memory .....................................................................................................3.1.2Program Memory ................................................................................................3.1.3Extended Program Memory ...................................................................................3.2On-Chip ROM With Bootloader ...........................................................................................3.3On-Chip RAM ...............................................................................................................3.4On-Chip Memory Security .................................................................................................3.5Memory Map ................................................................................................................3.5.1Relocatable Interrupt Vector Table ............................................................................3.6On-Chip Peripherals .......................................................................................................3.6.1Software-Programmable Wait-State Generator .............................................................3.6.2Programmable Bank-Switching ................................................................................3.6.3Bus Holders ......................................................................................................3.7Parallel I/O Ports ...........................................................................................................3.7.1Enhanced 8-/16-Bit Host-Port Interface (HPI8/16)..........................................................3.7.2HPI Nonmultiplexed Mode ......................................................................................3.8Multichannel Buffered Serial Ports (McBSPs)..........................................................................3.9Hardware Timer ............................................................................................................3.10Clock Generator ............................................................................................................3.11Enhanced External Parallel Interface (XIO2)...........................................................................3.12DMA Controller .............................................................................................................3.12.1Features ..........................................................................................................3.12.2DMA External Access ...........................................................................................3.12.3DMA Memory Maps .............................................................................................3.12.4DMA Priority Level ...............................................................................................3.12.5DMA Source/Destination Address Modification .............................................................3.12.6DMA in Autoinitialization Mode ................................................................................3.12.7DMA Transfer Counting .........................................................................................3.12.8DMA Transfer in Doubleword Mode ..........................................................................3.12.9DMA Channel Index Registers .................................................................................3.12.10DMA Interrupts ..................................................................................................3.12.11DMA Controller Synchronization Events .....................................................................3.13General-Purpose I/O Pins .................................................................................................3.13.1McBSP Pins as General-Purpose I/O .........................................................................3.13.2HPI Data Pins as General-Purpose I/O ......................................................................3.14Device ID Register .........................................................................................................3.15Memory-Mapped Registers ...............................................................................................3.16McBSP Control Registers and Subaddresses ..........................................................................3.17DMA Subbank Addressed Registers ....................................................................................3.18Interrupts ....................................................................................................................4Support .............................................................................................................................Contents3TMS320VC5416Fixed-Point Digital Signal ProcessorSPRS095P–MARCH1999–REVISED 4.1Documentation Support...................................................................................................4.2Device and Development-Support Tool Nomenclature................................................................5Electrical Specifications......................................................................................................5.1Absolute Maximum Ratings...............................................................................................5.2Recommended Operating Conditions...................................................................................5.3Electrical Characteristics.................................................................................................5.3.1Test Loading.....................................................................................................5.3.2Timing Parameter Symbology............................................................................................5.3.3Internal Oscillator With External Crystal.................................................................................5.4Clock Options...............................................................................................................5.4.1Divide-By-Two and Divide-By-Four Clock Options..........................................................5.4.2Multiply-By-N Clock Option(PLL Enabled)...................................................................5.5Memory and Parallel I/O Interface Timing..............................................................................5.5.1Memory Read....................................................................................................5.5.2Memory Write....................................................................................................5.5.3I/O Read..........................................................................................................5.5.4I/O Write..........................................................................................................5.5.5Ready Timing for Externally Generated Wait States..................................................................5.5.6and Timings...............................................................................................5.5.7Reset,BIO,Interrupt,and MP/MC Timings.............................................................................5.5.8Instruction Acquisition and Interrupt Acknowledge Timings..........................................5.5.9External Flag(XF)and TOUT Timings..................................................................................5.5.10Multichannel Buffered Serial Port(McBSP)Timing...................................................................5.5.10.1McBSP Transmit and Receive Timings....................................................................5.5.10.2McBSP General-Purpose I/O Timing.......................................................................5.5.10.3McBSP as SPI Master or Slave Timing....................................................................5.5.11Host-Port Interface Timing...............................................................................................5.5.11.1HPI8Mode.....................................................................................................5.5.11.2HPI16Mode....................................................................................................6Mechanical Data.................................................................................................................6.1Package Thermal Resistance Characteristics..........................................................................4Contents Submit Documentation FeedbackTMS320VC5416Fixed-Point Digital Signal Processor SPRS095P–MARCH1999–REVISED OCTOBER2008List of Figures2-1144-Ball GGU MicroStar BGA™(Bottom View).............................................................................2-2144-Pin PGE Low-Profile Quad Flatpack(Top View).......................................................................3-1TMS320VC5416Functional Block Diagram..................................................................................3-2Program and Data Memory Map................................................................................................3-3Extended Program Memory Map...............................................................................................3-4Process Mode Status Register..................................................................................................3-5Software Wait-State Register(SWWSR)[Memory-Mapped Register(MMR)Address0028h].........................3-6Software Wait-State Register(SWWSR)[Memory-Mapped Register(MMR)Address0028h].........................3-7Bank-Switching Control Register BSCR)[MMR Address0029h]...........................................................3-8Host-Port Interface—Nonmulltiplexed Mode.................................................................................3-9HPI Memory Map.................................................................................................................3-10Multichannel Control Register(MCR1).........................................................................................3-11Multichannel Control Register(MCR2).........................................................................................3-12Pin Control Register(PCR)......................................................................................................3-13Nonconsecutive Memory Read and I/O Read Bus Sequence.............................................................3-14Consecutive Memory Read Bus Sequence(n=3reads)..................................................................3-15Memory Write and I/O Write Bus Sequence.................................................................................3-16DMA Transfer Mode Control Register(DMMCRn)...........................................................................3-17On-Chip DMA Memory Map for Program Space(DLAXS=0and SLAXS=0).........................................3-18On-Chip DMA Memory Map for Data and IO Space(DLAXS=0and SLAXS=0)....................................3-19DMPREC Register................................................................................................................3-20General-Purpose I/O Control Register(GPIOCR)[MMR Address003Ch]................................................3-21General-Purpose I/O Status Register(GPIOSR)[MMR Address003Dh].................................................3-22Device ID Register(CSIDR)[MMR Address003Eh].........................................................................3-23IFR and IMR Registers...........................................................................................................5-1Tester Pin Electronics............................................................................................................5-2Internal Divide-By-Two Clock Option With External Crystal...............................................................5-3External Divide-By-Two Clock Timing.........................................................................................5-4Multiply-By-One Clock Timing..................................................................................................5-5Nonconsecutive Mode Memory Reads.......................................................................................5-6Consecutive Mode Memory Reads............................................................................................5-7Memory Write(MSTRB=0)....................................................................................................5-8Parallel I/O Port Read(IOSTRB=0).........................................................................................5-9Parallel I/O Port Write(IOSTRB=0)..........................................................................................5-10Memory Read With Externally Generated Wait States.....................................................................5-11Memory Write With Externally Generated Wait States.....................................................................5-12I/O Read With Externally Generated Wait States...........................................................................5-13I/O Write With Externally Generated Wait States...........................................................................5-14HOLD and HOLDA Timings(HM=1).........................................................................................List of Figures5TMS320VC5416Fixed-Point Digital Signal ProcessorSPRS095P–MARCH1999–REVISED 5-15Reset and BIO Timings.........................................................................................................5-16Interrupt Timing..................................................................................................................5-17MP/MC Timing...................................................................................................................5-18Instruction Acquisition(IAQ)and Interrupt Acknowledge(IACK)Timings................................................5-19External Flag(XF)Timing......................................................................................................5-20TOUT Timing.....................................................................................................................5-21McBSP Receive Timings.......................................................................................................5-22McBSP Transmit Timings.......................................................................................................5-23McBSP General-Purpose I/O Timings........................................................................................5-24McBSP Timing as SPI Master or Slave:CLKSTP=10b,CLKXP=0....................................................5-25McBSP Timing as SPI Master or Slave:CLKSTP=11b,CLKXP=0....................................................5-26McBSP Timing as SPI Master or Slave:CLKSTP=10b,CLKXP=1....................................................5-27McBSP Timing as SPI Master or Slave:CLKSTP=11b,CLKXP=1....................................................5-28Using HDS to Control Accesses(HCS Always Low)........................................................................5-29Using HCS to Control Accesses...............................................................................................5-30HINT Timing......................................................................................................................5-31GPIOx Timings...................................................................................................................5-32Nonmultiplexed Read Timings.................................................................................................5-33Nonmultiplexed Write Timings.................................................................................................5-34HRDY Relative to CLKOUT....................................................................................................6List of Figures Submit Documentation FeedbackTMS320VC5416Fixed-Point Digital Signal Processor SPRS095P–MARCH1999–REVISED OCTOBER2008List of Tables2-1Terminal Assignments for the TMS320VC5416GGU(144-Pin BGA Package).........................................2-2Signal Descriptions...............................................................................................................3-1Standard On-Chip ROM Layout...............................................................................................3-2Processor Mode Status(PMST)Register Bit Fields........................................................................3-3Software Wait-State Register(SWWSR)Bit Fields.........................................................................3-4Software Wait-State Control Register(SWCR)Bit Fields..................................................................3-5Bank-Switching Control Register(BSCR)Fields..............................................................................3-6Bus Holder Control Bits..........................................................................................................3-7Sample Rate Input Clock Selection...........................................................................................3-8Clock Mode Settings at Reset.................................................................................................3-9DMD Section of the DMMCRn Register......................................................................................3-10DMA Reload Register Selection...............................................................................................3-11DMA Interrupts...................................................................................................................3-12DMA Synchronization Events..................................................................................................3-13DMA Channel Interrupt Selection..............................................................................................3-14Device ID Register(CSIDR)Bits................................................................................................3-15CPU Memory-Mapped Registers................................................................................................3-16Peripheral Memory-Mapped Registers for Each DSP Subsystem........................................................3-17McBSP Control Registers and Subaddresses.................................................................................3-18DMA Subbank Addressed Registers...........................................................................................3-19Interrupt Locations and Priorities................................................................................................5-1Input Clock Frequency Characteristics.........................................................................................5-2Clock Mode Pin Settings for the Divide-By-2and By Divide-By-4Clock Options.......................................5-3Divide-By-2and Divide-By-4Clock Options Timing Requirements.......................................................5-4Divide-By-2and Divide-By-4Clock Options Switching Characteristics...................................................5-5Multiply-By-N Clock Option Timing Requirements..........................................................................5-6Multiply-By-N Clock Option Switching Characteristics......................................................................5-7Memory Read Timing Requirements..........................................................................................5-8Memory Read Switching Characteristics.....................................................................................5-9Memory Write Switching Characteristics.....................................................................................5-10I/O Read Timing Requirements................................................................................................5-11I/O Read Switching Characteristics...........................................................................................5-12I/O Write Switching Characteristics............................................................................................5-13Ready Timing Requirements for Externally Generated Wait States......................................................5-14Ready Switching Characteristics for Externally Generated Wait States..................................................5-15HOLD and HOLDA Timing Requirements....................................................................................5-16HOLD and HOLDA Switching Characteristics...............................................................................5-17Reset,BIO,Interrupt,and MP/MC Timing Requirements..................................................................5-18Instruction Acquisition(IAQ)and Interrupt Acknowledge(IACK)Switching Characteristics...........................List of Tables7TMS320VC5416Fixed-Point Digital Signal ProcessorSPRS095P–MARCH1999–REVISED 5-19External Flag(XF)and TOUT Switching Characteristics...................................................................5-20McBSP Transmit and Receive Timing Requirements.......................................................................5-21McBSP Transmit and Receive Switching Characteristics..................................................................5-22McBSP General-Purpose I/O Timing Requirements........................................................................5-23McBSP General-Purpose I/O Switching Characteristics...................................................................5-24McBSP as SPI Master or Slave Timing Requirements(CLKSTP=10b,CLKXP=0).................................5-25McBSP as SPI Master or Slave Switching Characteristics(CLKSTP=10b,CLKXP=0).............................5-26McBSP as SPI Master or Slave Timing Requirements(CLKSTP=11b,CLKXP=0).................................5-27McBSP as SPI Master or Slave Switching Characteristics(CLKSTP=11b,CLKXP=0).............................5-28McBSP as SPI Master or Slave Timing Requirements(CLKSTP=10b,CLKXP=1).................................5-29McBSP as SPI Master or Slave Switching Characteristics(CLKSTP=10b,CLKXP=1).............................5-30McBSP as SPI Master or Slave Timing Requirements(CLKSTP=11b,CLKXP=1).................................5-31McBSP as SPI Master or Slave Switching Characteristics(CLKSTP=11b,CLKXP=1).............................5-32HPI8Mode Timing Requirements.............................................................................................5-33HPI8Mode Switching Characteristics..........................................................................................5-34HPI16Mode Timing Requirements............................................................................................5-35HPI16Mode Switching Characteristics.......................................................................................6-1Thermal Resistance Characteristics............................................................................................8Submit Documentation Feedback List of Tables1TMS320VC5416FeaturesTMS320VC5416 Fixed-Point Digital Signal Processor SPRS095P–MARCH1999–REVISED OCTOBER2008Reads•Advanced Multibus Architecture With ThreeSeparate16-Bit Data Memory Buses and One•Arithmetic Instructions With Parallel Store and Program Memory Bus Parallel Load•40-Bit Arithmetic Logic Unit(ALU)Including a•Conditional Store Instructions40-Bit Barrel Shifter and Two Independent•Fast Return From Interrupt 40-Bit Accumulators•On-Chip Peripherals•17-×17-Bit Parallel Multiplier Coupled to a–Software-Programmable Wait-State 40-Bit Dedicated Adder for Non-Pipelined Generator and ProgrammableSingle-Cycle Multiply/Accumulate(MAC)Bank-SwitchingOperation–On-Chip Programmable Phase-Locked •Compare,Select,and Store Unit(CSSU)for the Loop(PLL)Clock Generator With External Add/Compare Selection of the Viterbi Operator Clock Source–One16-Bit Timer•Exponent Encoder to Compute an Exponent–Six-Channel Direct Memory Access(DMA) Value of a40-Bit Accumulator Value in aControllerSingle Cycle–Three Multichannel Buffered Serial Ports •Two Address Generators With Eight Auxiliary(McBSPs)Registers and Two Auxiliary Register–8/16-Bit Enhanced Parallel Host-Port Arithmetic Units(ARAUs)Interface(HPI8/16)•Data Bus With a Bus Holder Feature•Power Consumption Control With IDLE1,•Extended Addressing Mode for8M×16-Bit IDLE2,and IDLE3Instructions With Maximum Addressable External ProgramPower-Down ModesSpace•CLKOUT Off Control to Disable CLKOUT •128K×16-Bit On-Chip RAM Composed of:•On-Chip Scan-Based Emulation Logic,IEEE –Eight Blocks of8K×16-Bit On-ChipStd1149.1(JTAG)Boundary Scan Logic(1) Dual-Access Program/Data RAM•144-Pin Ball Grid Array(BGA)(GGU Suffix)–Eight Blocks of8K×16-Bit On-ChipSingle-Access Program RAM•144-Pin Low-Profile Quad Flatpack(LQFP)(PGE Suffix)•16K×16-Bit On-Chip ROM Configured forProgram Memory• 6.25-ns Single-Cycle Fixed-Point InstructionExecution Time(160MIPS)•Enhanced External Parallel Interface(XIO2)•8.33-ns Single-Cycle Fixed-Point Instruction •Single-Instruction-Repeat and Block-RepeatExecution Time(120MIPS) Operations for Program Code• 3.3-V I/O Supply Voltage(160and120MIPS)•Block-Memory-Move Instructions for BetterProgram and Data Management• 1.6-V Core Supply Voltage(160MIPS)•Instructions With a32-Bit Long Word Operand• 1.5-V Core Supply Voltage(120MIPS)(1)IEEE Standard1149.1-1990Standard-Test-Access Port and •Instructions With Two-or Three-OperandBoundary Scan ArchitectureTMS320C54x,TMS320are trademarks of Texas Instruments.All other trademarks are the property of their respective owners.PRODUCTION DATA information is current as of publication date.Copyright©1999–2008,Texas Instruments Incorporated Products conform to specifications per the terms of the TexasInstruments standard warranty.Production processing does notnecessarily include testing of all parameters.。
DSP自启动实验
DSP之自启动实验姓名：王悦凯 10210720110夏晓天 10210720039陈宏达 10210720029詹璟原 10210720047黄虹 10210720031刘欢 10210720034钟官世 10210720051林鹏 10210300031实验目的1．了解 TMS320VC5416 DSP 芯片的微处理器工作方式；2．了解 TMS320VC5416 DSP 芯片的自启动方式；3．学习了解ICETEK-VC5416-A板上 Flash 的扩展方式和特点；4．掌握 ICETEK-VC5416-A板上 Flash 的烧写过程；5．学习自启动程序的设计。
实验原理A.自启动原理1．MP/MC方式TMS320VC5416 DSP芯片有两种工作方式，一种为微控制器(MC)方式，一种为微处理器方式(MP)。
两种工作方式的存储器映射有所不同：在MC方式下，程序区地址从C000-FEFFH为片内ROM空间，从FF80H开始则是位于ROM上的固定中断向量表。
而在MP方式下这一空间为片外扩展存储器。
2．ICETEK-VC5416-A板上扩展 FlasH的方式和特点-FlasH扩展在数据空间，地址从8000H开始，容量为1M字节，采用8位方式。
-如果需要访问FlasH存储器，MP/MC必须为低电平。
3．5416 自启动加载器(BootLoader)自启动加载器是一段固化在 5416 片内 ROM 中的程序，它主要完成在上电时从外部加载并执行用户的程序代码。
加载的途径有：⑴从一个外部8位或16位 EPROM加载。
⑵由主处理器通过以下途径加载即*HPI总线*8 位或 16 位并行 I/O口*任何一个串行口*从用户定义的地址热启动4．自启动加载器从 EPROM的加载过程(1) 在硬件复位其间，如果’C54x的MP/MC引脚为低电平，则从片内 ROM 的 FF80H起执行程序，选择自启动方式。
(2) 初始化：*INTM = 1，关闭可屏蔽中断。
dsp课程设计报告--TMS320C5416的信道编码器设计
dsp课程设计报告--TMS320C5416的信道编码器设计嵌入式系统A（DSP）课程设计报告题目TMS320C5416的信道编码器设计学院自动化与电气工程学院专业班级学号学生姓名任课教师完成日期摘要摘要循环码是一种系统码，通常前K位是信息码元，后R位是监督码元。
它除具有线性分组码的一般性质外，还具有循环性，也据好循环性，也就是说当循环码中的任一码组循环移动一位后，所的的码组仍为该循环码的一个准用码组。
它是在严密的代数基础上建立起来的，具有许多特殊代数的性质，因此有助于按照所要求的纠错能力系统的构成这类码，并且简化译码方法。
循环码还具易实现的特点，编码和译码的设备都不太复杂，而且性能良好，不仅能纠正独立的随机错误，也能纠正突发错误。
本课程设计主要介绍了循环码的特点以及循环码的编、译码原理在DSP课程设计中，系统应用平台为TIC5416芯片，使用CCS软，通过正确编写并运行程序，进行仿真，使得运行结果与理论分析一致，实现设计目的。
关键词DSP；循环码；编码；译码；CCS；仿真目录摘要 (1)1引言 (3)1.1选题的背景与意义 (4)1.2TMS320C5416DSP及开发系统的特点 (4)1.3TMS320C5416DSP在音频处理领域中的应用 (4)参考文献 (5)2整体设计 (5)2.1整体方案的选择 (5)2.2各模块功能的概述 (6)3具体模块（或硬/软/程序）分析 (9)3.1生成多项式和循环码的生成矩阵 (8)3.2系统原理图 (9)4系统调试及运行结果 (10)5设计总结与展望 (13)1引言循环码是线性分组码中最重要的一种子类，是目前研究得比较成熟的一类码。
循环码具有许多特殊的代数性质，这些性质有助于按照要求的纠错能力系统地构造这类码，并且简化译码算法，并且目前发现的大部分线性码与循环码有密切关系。
循环码还有易于实现的特点，很容易用带反馈的移位寄存器实现其硬。
正是由于循环码具有码的代数结构清晰、性能较好、编译码简单和易于实现的特点，因此在目前的计算机纠错系统中所使用的线性分组码几乎都是循环码。
TMS320C5416完整实验过程快速入门
跟我学（2）—点亮LED的完整实验过程——基于TMS320C5416实验目的：y通过本实验让初学者能对TMS320C5416的实验开发快速入门。
通过一个具体实例，向读者介绍介绍一个实验的完整过程：如何搭建实验环境；如何使用CCS2.0集成开发环境，学会如何进行编辑源程序、编译链接，生成包含调试信息的映像文件和可以直接烧写的 Flash 中的.bin 格式的二进制可执行文件等。
本章介绍的实验步骤可谓面面俱到，只要初学者按照介绍的步骤进行操作，定能成功！ 实验器材：y 所必需的器材包括：（使用内置仿真器进行实验）1. SICELab-DSP2X5X 实验箱 1 台2. AC 电源线 1 根3. usb2.0 通讯电缆线 1 根4. 计算机 1 台y 计算机系统配置需求：1．Microsoft Windows98，Windows NT，Windows 2000， Windows XP。
2．486以上CPU，建议采用Pentium II及更高级的处理器；3．64M以上内存，建议采用128M以上；4．200M空间的可用硬盘空间；5．CD-ROM驱动器；6．USB接口至少1个。
实验步骤：y 第一步：CCS5000实验环境的搭建和测试。
y 第二步：工程的编辑。
包括：建立工程，创建一个新文件，创建CMD配置文件，添加文件到工程。
y 第三步：工程的编译和连接。
包括：编译连接前的设置对工程进行编译和链接。
y 第四步：开始调试。
包括：装载目标代码，调试方法。
y 第五步：查看程序中的数据。
包括：查看寄存器、查看寄存器。
参考程序：光盘\DEMO\5416\5416.ASM武汉伟福赛思电子有限公司- 1 -第一步 CCS5000实验环境的搭建和测试CCS5000实验环境的搭建和测试包括：（1）CCS5000集成调试软件的安装（2）TMS320C5416仿真驱动程序安装（3）USB仿真器的硬件驱动程序安装（4）CCS setup配置（5）测试系统能否正常工作请参阅《第三章实验环境的安装和使用》中的相关内容。
实验三定时器及外部中断实验
实验三定时器及外部中断实验一、实验目的1）熟悉VC5416的定时器工作原理。
2）掌握VC5416定时器的编程控制方法。
3）学会使用定时器的中断方式来控制程序执行方法。
4）掌握外部中断的编程控制方法，理解DSP对于中断的响应的过程。
5）了解并学习混合编程的实现方法。
二、实验设备1）计算机一套，DSP硬件仿真器一台，实验箱一台。
2）CCS4.1-CCS5.5软件版本。
3）源程序及链接命令文件见：D:\ EXPER\EXP3目录下的.asm 、.cmd、.C 和.lib文件。
三、实验步骤（一）、连接仿真器，将仿真器插接到C5416的JTAG接口上，另一头插接到电脑的USB接口上，因为仿真器是金属外壳，容易和箱子内部的电路触碰造成短路，从而对实验箱造成损坏，这个要特别注意，也不允许在机箱打开电源情况下插拔仿真器。
（二）、实验箱配置及连线：C5416DSP核心板上的SW1的1-6的开始设置为off off off off on on(上电后工做于1/2分频器方式，其它实验也按照此设置不变，我试验过改为PLL*2方式仿真器就连接不上了)，SW2设置为on on on on。
将DSP核心板所在试验箱引脚连线区的BCANRX(C54的XF)引脚，与指示灯连线区LAMP的L1连接起来，这样就可以通过XF控制这个L1这个方光管的亮灭了。
将DSP核心板所在试验箱引脚连线区的INT0(C54的外部中断0输入)引脚与单脉冲按键PAULSE的P-(按下输出负脉冲)连接起来，这样按下按键时，就会给DSP的INT0中断引脚发送一个负脉冲。
连线照片见程序目录中的图片文件。
（二）、打开实验箱电源开关。
（三）、使用给定的文件，按照实验一的步骤建立实验项目,例如工作区目录为D:\ exp3 中建立一个exp3的实验项目，添加所有的给定的文件。
（四）、仿真调试方法1、通过菜单Project- Build All 对项目进行编译和链接，如下:如果有错误会出现在problem 窗口中。
dsp(LED灯闪烁实验)
LED灯闪烁实验报告一、实验目的1 、初步了解TMS320VC5416DSK硬件的基本结构及工作原理。
2、学习和熟悉Code Composer Studio 开发环境。
3、学习BSL（Board Support Library）二、实验仪器PC机一台TMS320VC5416DSK一套（附CCS）三、实验原理1、硬件原理图2 、软件流程图四实验步骤1、创建新工程2、在项目浏览器中激活led.cdb文件进行编辑3、修改属性4、设置选项5、调试rebuild all——Load program 后生成led.out文件把此文件装载到5416DSK上，运行显示结果五、实验现象、结果及分析1、一个灯闪烁的实验程序：void Blink0(){int delay,i;delay = 200; //亮灭时间间隔while(1) //控制灯的亮和灭{DSK5416_LED_on(0);TSK_sleep(delay);DSK5416_LED_off(0);TSK_sleep(delay);}}主函数：void main(){// Initialize the board//support libraryDSK5416_init();}』实验现象：灯1不断闪烁，通过调整程序中delay的值的大小可以改变闪烁频率。
2、程序修改1：改变灯闪烁的时间间隔程序如下：void Blink0(){int delay,i;delay = 200; //亮灭时间间隔while(1) //控制灯的亮和灭{DSK5416_LED_on(0);TSK_sleep(delay);DSK5416_LED_off(0);TSK_sleep(delay);}}实验现象：指示灯闪烁的时间间隔变大，为之前的5倍。
3）程序修改2：灯1,2,3,4同时闪烁核心程序：void Blink0(){int delay;delay = 200;while(1) //4个灯同时闪烁 { //4个灯同时亮DSK5416_LED_on(0);DSK5416_LED_on(1);DSK5416_LED_on(2);DSK5416_LED_on(3);TSK_sleep(delay);//4个灯同时灭DSK5416_LED_off(0);DSK5416_LED_off(1);DSK5416_LED_off(2);DSK5416_LED_off(3);TSK_sleep(delay);}}实验现象：4个灯同时闪烁，改变delay的值也可以改变闪烁的频率。
icetek-vc5416-a-usbpp-edu 实验箱 一`教学实验箱icetek-edu
ICETEK-VC5416-A-USB/PP-EDU实验箱一、教学实验箱：ICETEK-EDU1、实验箱自带双信号发生器，产生10HZ-100KHZ信号，包括方波，正弦波和三角波，输出波形的幅度和频率可微调。
2、自带电源转换设计，直接输入220V电源，分别产生多路+5V和±12V电源。
3、设计A/D和D/A的直接输入输出接口，实验连接方便，并有测试点连接示波器。
特点：双信号发生器设计，更加贴近DSP的实际应用；涉及测试点，方便测试；采用模块化设计利于器件的更换和升级，也利于模块取出单独使用。
二、通用DSP开发系统：ICETEK-5100PP和ICETEK-5100USB1、开发系统支持C2000/VC22/C5000/C6000系列DSP的开发。
2、并口或USB口连接，适合于目前的各种计算机接口。
特点：通用开发系统和DSP控制板分离，有利于将来DSP的升级。
同时，也可以脱离实验箱单独从事科研开发使用。
三、DSP控制板：ICETEK-VC5416-A(USB)1、模数转换（A/D）：-精度：12bit-同相位最多采集路数：6路-最高采集数率：450K/每路（2路工作），150K/每路（6路工作）-信号输入范围：0~5V-信号耦合方式：直流/交流2、数模转换（D/A）：-精度：12bit-路数：4路-变换数率：100K（10us）-输出范围：0~5V3、VC5416周边设计：-主处理器：TMS320VC5416PGE160-内部存贮空间：128K*16bit-看门狗功能设计-系统自启动功能设计：8Mbit FLASH-数字I/O设计4、上位机接口-RS232串行数据接口5、其他：-DSP扩展总线-尺寸：160mm×100mm特点：采用TMS320VC5416PGE160芯片是目前为止，最快的VC54XX系列产品，速度是VC5410的1.6倍，为160MIPS。
内存是VC5410的2倍，为128K。
VC5416板CPU原理分析(1)
DSP试验箱VC5416板原理说明一、DSP试验箱VC5416板的原理图位置C:\ICETEK\VC5416AE\DOCS\ICETEK-VC5416Ae原理图.pdf ，共6张①CPU.PFD ②CPLD.PFD ③RAM.PFD ④UART.PFD ⑤EXIO.PFD ⑥CODEC.PFD ICETEK-VC5416-A评估板及教学实验箱实验指导书VE3.pdfICETEK-VC5416-A 评估板技术指标（实验指导书P1）ICETEK-VC5416-A 原理图和实物图（实验指导书P2）所涉及的芯片请：到厂家网站，查看厂家的DATASHEET（英文版，权威；中文版是翻译）,内含其功能、技术指标、典型应用电路；或一般百度也可找到厂家的DATASHEET；或上中国知网，查相关应用的论文二、CPU.PFD原理图解剖1、CPU :TMS320VC5416CPU使用TI公司TMS320VC5416，其权威资料/product/tms320vc5416 或见教材、网络资料2、电源：VC5416的工作电压为３.３Ｖ、１.６Ｖ。
需要将5Ｖ的ＶＣＣ转化１１１７－３３是低压差线性稳压源芯片（加ａｍｓ之类前缀表示厂家），把5V 转成3.3v 。
（Ｃ２６对应的１０４＝１０＊１０＾４ｐｆ＝０．１ｕｆ）１１１７－ＡＤＪ是低压差线性稳压源芯片，ＡＤＪ表示输出电压可调； 查见ＴＬＶ１１１７－ＡＤＪ芯片资料知：495049*)1(R I R R V V ADJ REF O ++= REF V 典型值＝１.２５ｖ；ADJ I 典型值＝５５ｕｆ，可忽略。
（ＴＬＶ１１１７－ＡＤＪ） （此处电路中２个电阻值似乎有误）３、无源晶体Ｘ１、Ｘ２是５４１６的时钟引脚９６和９７。
集成电路振荡端子外围电路中总是以一个晶振（或其它谐振元件）和两个电容组成回路；晶振旁的2个电容是晶体的匹配电容，只有在外部所接电容为匹配电容的情况下，振荡频率才能保证在标称频率附近的误差范围内。
清华大学DSK5416实验指导书
TMS320VC5416 DSK 实验指导书2004年3月清华－德州仪器联合数字信号处理实验室实验要求1. 在进入实验室前, 按要求仔细阅实验内容和相关的资料,并编写上机程序。
2. 凡调试成功的程序必须由实验辅导教师检查认可后方可离开实验室。
3. 实验报告要求:实验目的。
1)实验程序的功能。
2)实现各种功能的算法。
3)程序结构图。
4)思考题、对实验的改进意见和想法。
5)6）实验报告以书面形式提交。
7）每次实验报告下一次实验前交给老师。
TMS320VC5416 DSK简介1. TMS320VC5416 DSK简介TMS320VC5416 DSP STARTER KIT（DSK）是TI公司向DSP应用者提供的DSP系统开发平台和应用评估工具。
TMS320VC5416 DSK主要包括一块VC5416目标板和一个运行于PC机的集成开发环境－Code Composer Studio™ v2.1 IDE。
VC5416目标板通过USB口与主机相连。
用户应用Code Composer Studio（CCS）完成程序的编写，再经过编译和连接等过程生成可执行代码，可执行代码被下载到目标板上的存储器中运行。
CCS还提供了丰富的调试功能，在程序运行过程中，用户可以实时的控制代码的运行状态、观察DSP寄存器和存储器中的内容变化、监视程序对目标板上不同资源的使用情况以及与主机的I/O。
下图是VC5416目标板与PC机的连接示意图：图1 VC5416目标板与主机的连接示意图VC5416目标板具有以下一些特征：一块VC5416 DSP 芯片，运行频率在16-160 MHz；•• 板上USB JTAG 控制芯片和plug&play驱动；• 板上含64K字RAM；• 板上含256K字Flash；• 提供3 种扩展接口(Memory Interface, Peripheral Interface,and Host Port Interface)；• 板上附带符合IEEE 1149.1标准的JTAG 接口可以用于仿真；• 一块立体声音频Codec芯片－PCM3002• ＋5V操作下图为TMS320VC5416目标板的功能框图*。
dsp实验教程——基于tms320vc5416dsk课件教学配套课件张涛chapter1-2基础
工程的维护
新建工程 Project->New…
打开工程 Project->Open…
工程中文件添加Project->Add Files to Project
工程的编译和运行
菜单项Project->Build会调用编译器和连接器，将 工程中的源文件转化成DSP可执行的.out文件。
生成.out文件需要下载到DSP开发板上才能运 行，即使使用软仿真器也是一样。
测试TC
CSSU
写选择 MSW/LSW
EB15~EB0
DSP软件开发环境
德州仪器(TI)的DSP开发环境和工具主要包 括以下3个部分：
代码生成工具(编译器，连接器，优化C编译器， 转换工具等)；
系统集成及调试环境与工具； 实时操作系统。
其他DSP开发环境
芯片开发商本身研发
ADI公司的VisualDSP++ Tensilica公司的Xtensa Xplorer ARC International公司的MetaWare等等
等。 医疗：助听、超声设备、诊断工具、病人监护、心电图等。 家用电器：数字音响、数字电视、可视电话、音乐合成、音调控
制、玩具与游戏等。
第二章 TMS320C5416结构及
其开发环境
TMS320C54x结构简介
系统控制
程序地址控制
数据地址控制
特殊功能寄 存器
PAB PB CAB CB DAB DB EAB EB
单步执行
•单步执行 菜单命令为Debug->Step Over或者单击 按钮。此命令将 函数或子程序当作一条语句执行，不进入其内部调试。 •单步进入 菜单命令为Debug->Step Into或者单击 按钮。当调试语句 不是最基本的汇编指令时，此操作将进入语句内部（如子程 序）调试。 •单步跳出 菜单命令为Debug->Step Out或者单击 按钮。此命令将从 子程序中跳出。
基于TMS320VC5416的语音信号采集系统设计说明
目录要求--------------------------------------------------------------2 摘要----------------------------------------------------------------------------------------------2 一、确定硬件实现方案----------------------------------------------------------------------2系统框图------------------------------------------------------------------------------------3 二、各部分器件选择及介绍----------------------------------------------------------------3（一）DSP芯片--------------------------------------------------------------------------3 （二）复位电路---------------------------------------------------------------------------5 （三）时钟电路--------------------------------------------------------------------------5 （四）ADC电路-------------------------------------------------------------------------6 （五）时序控制器电路-----------------------------------------------------------------7 （六）电源--------------------------------------------------------------------------------8 （七）存储器-----------------------------------------------------------------------------8 （八）仿真电路--------------------------------------------------------------------------9 （九）音频电路-------------------------------------------------------------------------10三、总结--------------------------------------------------------------------------------------10四、参考文献--------------------------------------------------------------------------------11课程设计要求：（1）绘制系统框图(VISIO)；（2）包括电源设计、复位电路设计、时钟电路设计、存储器设计、A/D 接口电路设计（P240）、JTAG 接口设计等（3）参考文献、论文格式规摘要：本设计是一个基于TMS320VC5416的音频信号采集系统。
基于TMS320VC5416处理器多功能实验板的研制
Ａｂｓｔｒａｃｔ：Ｉｎ ｏｒｄｅｒ ｔｏ ｍａｓｔｅｒ ｔｈｅ ａｂｉｌｉｔｙ ｏｆ ｒｅｐａｉｒ ｉｎｇ ｃｉｒｃｕｉｔ ｂｏａｒｄ ｉｎｃｌｕｄｉｎｇ ＴＭＳ３２０ＶＣ５４１６ ｐｒｏｃｅｓｓｏｒ，ｓｔｕｄｙ ｏｎ ｔｈｉｓ ｐｒｏｃｅｓｓｏｒ ｓｏｆｔｗａｒｅ ｔｅｓｔｉｎｇ ｍｕｓｔ ｂｅ ｃａｒｒｉｅｄ ｏｕｔ ａｉｍｉｎｇ ａｔ ｒｅｐａｉｒ ｉｎｇ ｃｉｒｃｕｉｔ ｂｏａｒｄ ｉｎｃｌｕｄｉｎｇ ８０Ｃ１８６ ｐｒｏｃｅｓｓｏｒ ｃｏｎｄｉｔｉｏｎ ｉｎ ｒｅｃｅｎｔ ｙｅａｒｓ．Ａ ｍ ｕｌｔｉ—ｆｕｎｃｔｉｏｎ ｅｘｐｅｒｉｍ ｅｎｔ ｂｏａｒｄ ｆｏｒ ｔｈｅ ｐｒｏｃｅｓｓｏｒ ｉｓ ｄｅｓｉｇｎｅｄ ｏｎ ｔｈｅ ｂａｓｉｓ ｏｆ ｅｘ— ｐｏｕｎｄｉｎｇ ｔｈｅ ｐｒｏｃｅｓｓｏｒ ｓｙｓｔｅｍａｔｉｃａｌｌｙ ｆｒｏｍ ｖａｒｉｏｕｓ ａｓｐｅｃｔｓ．Ｈａｒｄｗａｒｅ ｃｉｒｃｕｉｔ ｄｉａｇｒａｍ ａｎｄ ｓｏｆｔｗａｒｅ ｆ ｌｏｗ ｃｈａｔ ａｒｅ ｐｒｏｖｉｄｅｄ．Ｆｕｎｃｔｉｏｎａｌ ｔｅｓｔ ｉｎｃｌｕｄｉｎｇ ＲＳ２３２，ＲＳ４８５，ＲＳ４２２，ＣＡＮ２．０ ｃｏｍｍ ｕｎｉｃａｔｉｏｎ ｉｓ ｉｍｐｌｅｍ ｅｎｔｅｄ ｂａｓｅｄ ｏｎ ｔｈｅ ａｓｓｅｍｂｌｙ ｌａｎｇｕａｇｅ ｕｎｄｅｒ ｔｈｅ ｅｘｐｌｏｉｔａｔｉｏｎ ｅｎｖｉｒｏｎｍｅｎｔ ｏｆ ＣＣＳ３．３．Ｔｈｅ ｒｅｓｕｌｔｓ ｓｈｏｗ ｔｈａｔ ｈａｒｄｗａ ｒｅ ｄｅｓｉｇ ｎ ａｎｄ ｓｏｆｔｗａｒｅ ｅｘｐｌｏｉｔａｔｉｏｎ ａｒｅ ｖｅｒｙ ｅｆｆｅｃｔｉｖｅ．Ｒｅｓｅａｒ ｃｈ ｗｏｒｋ ｆｏｒ ｆｏｒｗａｒｄ ｄｅｓｉｇｎｉｎｇ ａｎｄ ｓｏｆｔｗａｒｅ ｐｒｏｇｒａｍｍ ｉｎｇ ｆｏｒ ｔｈｅ ｐｒｏｃｅｓｓｏｒ ｉｓ ｏｆ ｇ ｒｅａｔ ｈｅｌｐ ｆ ｏｒ ｒｅｖｅｒｓｅ ｒｅｐａｉｒ ｉｎｇ ８０Ｃ１８６ ｐｒｏｃｅｓｓｏｒ ｃｉｒｃｕｉｔ ｂｏａｒｄ． Ｋｅｙ ｗｏｒｄｓ：ＴＭＳ３２０ＶＣ５４１６ ｐｒｏｃｅｓｓｏｒ；ｍｕｌｔｉ－ｆｕｎｃｔｉｏｎ ｅｘｐｅｒ ｉｍｅｎｔ ｂｏａｒｄ；ａｉｒｃｒａｆｔ ｃｉｒｃｕｉｔ ｂｏａｒｄ；ｒｅｐａｉｒ ｉｎｇ ｉｎ ｄｅｐｔｈ
基于TMS320VC5416的简易信号分析仪设计
《DSP原理与应用教程》课程设计说明书课题：基于TMS320VC5416的简易信号分析仪设计专业：电子信息工程班级：电子信息工程1102班姓名：陈玮学号： 3110209424指导老师：方卫东、李锦彬、朱悦涵2014年 12 月 14日 - 12月 26日摘要系统基于快速傅立叶变换(FFT)算法，以TMS320VC5416为控制与数据处理核心，通过CCS开发环境以及MATLAB模拟实现对音频信号频率成分的分析。
系统由电源模块、音频输入输出模块、时钟模块等组成。
通过A/DC采样并进行FFT变换，分析音频信号的频谱结构。
关键词：音频信号,CCS，FFT, 频谱目录摘要 (2)一、设计任务与目标 (4)1.1设计课题 (4)1.2设计要求 (4)二、谐波的概念 (4)三、谐波的分析方法 (4)2.1模拟电路 (4)2.2傅立叶变换 (5)2.3小波变换 (5)四、DFT/FFT分析原理 (5)4.1 DFT计算公式 (5)4.2 N点DFT的计算量 (6)4.3旋转因子WN的特性 (6)4.4基-2 FFT算法推导 (6)4.5 N点基-2 FFT算法的计算量 (10)4.6 N点基-2 FFT算法的实现方法 (10)4.6.1对于输入数据序列进行倒位序变换 (10)4.6.2蝶形运算的循环结构 (11)4.6.3浮点到定点转换需要注意的关键问题 (11)4.6.4计算过程中的溢出问题 (12)五、硬件系统 (12)5.1硬件电路的总体框图 (12)5.2各子模块的组成 (13)5.2.1电源模块 (13)5.2.2时钟模块 (14)5.2.3音频输入输出模块 (15)5.2.4 TMS320VC5416和CODEC接口 (16)5.2.5 TMS320VC5416DSP最小系统 (17)六、基于MATLAB的程序仿真 (18)6.1程序流程图 (18)6.2 MATLAB构造音频信号 (19)6.3仿真步骤 (19)6.4仿真结果 (20)6.5结果分析 (20)七、课程设计总结 (21)八、参考文献 (22)附录 (22)一、设计任务与目标1.1设计课题基于TMS320VC5416的简易信号分析仪设计1.2设计要求1.给出算法原理2.写出应用软件流程图3.以TMS320VC5416 DSP为核心，设计一DSP应用系统，用DSP C语言和汇编混合编程的方法设计应用软件，实现音频信号功率谱分析，并验证最终的分析结果。
DSPBC5416
DSP前序概述近年来，随着计算机、大规模集成电路（LSI）和超大规模集成电路（VLSI）以及微处理器技术的迅猛发展，数字信号处理无论在理论上还是在工程应用中，都是目前发展最快的学科之一，并且日趋完善和成熟。
DSP芯片，又称数字信号处理器，是一种特别适用于进行实时数字信号处理微处理器。
数字信号处理技术已经广泛应用于数字通信、雷达、遥感、声纳、语音合成、图像处理测量与控制、高清晰电视、数字音响、多媒体技术、地球物理学、生物医学工程，振动工厂呢感以及机器人等各个领域。
随着科学技术的发展，其研究范围和应用领域还在不断地发展和扩大。
数字信号处理技术之所以反站得这么快，应用得这样广，是与它的突出优点分不开的。
归纳起来，它有4个方面的优点：精度高、灵活性、可靠性高、时分复用它的主要特点是：1.哈佛结构早期的微处理器内部大采用冯·诺伊曼结构,其片内程序空间和数据空间是合在一起的,取指令和取操作数都是通过一条总线分时进行的。
当高速运算时，不但不能同时取指令和取操作数，而且还会造成传输通道上的瓶颈现象。
而DSP内部采用的是程序空间和数据空间分开的哈佛结构，允许同时取指令（来自程序存储器）和取操作数（来自数据存储器）。
而且，还允许在程序空间和数据空间之间相互传送数据，即改进的哈佛结构。
2.多总线结构许多DSP芯片内部都采用多总线结构,这样可以保证在一个机器周期内可以多次访问程序空间和数据空间,例如TMS320C4X内部有P、C、D、E等4条总线（每条总线又包括地址总线和数据总线），可以在一个机器周期内从程序存储器取1条指令、从数据存储器读2个操作数和向数据存储器写一个操作数，大大提高了DSP的运行速度。
因此，对DSP来说，内部总线是一个十分重要的资源，总线越多，可以完成的功能就越复杂。
数字信号处理技术的实现方法，可以分为3类：软件实现法硬件实现法软硬件结合实现法。
TMS320VC5416 (简称VC5416) 是TI 新一代16 位定点数字信号处理器,操作速度可达160MIPS ,具有集成度高、扩展性好、处理功能强、功耗低等优点,可以满足众多领域的适时性处理要求。
第二部分 TMS320C5416结构与工作原理
• 举例
– DADST Lmen，dst
；C16=1 则：
；C16=0 则： ；dst=Lmem+（T<<16+T)
；Lmem（31至16）+T→dst（39至 16）
；Lmem（15至0）-T→dst （15至0
）
累加器A和B
• 累加器（accumulator）A和B都可以配置成 乘法器/加法器或ALU的目的寄存器。在执 行MIN和MAX指令或者并行指令LD||MAC 时，一个累加器执行数据加载，另一个累 加器执行运算
N1= M2+D2
；如果A（31～16）>A（15～0）
；则A（31～16）->*AR1，
；TRN左移1位，0->TRN（0），0->TC
；否则A（15～0）->*AR1，TRN左移1位，
；1->TRN（0），1->TC,
TRN状态转移寄存器，TC测试控制寄存器
指数编码器
• 指数编码器是一个在单周期内完成EXP指令的专用硬件， 其结构如图2.8所示。该指令获得累加器中的指数值并以 二进制补码的形式（-8至31）把它存储到T中。为消除多
间； CLKOFF：用来决定时钟输出引脚CLKOUT是否有信号
输出； SMUL：用来决定乘法结果是否需要进行饱和处理； SST：用来决定累加器中的数据在存储到存储器之前，是
否需要饱和处理。
算术逻辑运算单元
• 40位ALU（Arithmetic Logic Unit）配合累 加器A和B，执行算术、逻辑运算、布尔运 算功能，绝大多数算术逻辑运算指令都在 一个周期内完成。一个运算操作在ALU执行 后，运算的结果一般被送到累加器A或B中 （执行存储操作指令ADDM、ANDM、 ORM、XORM除外）
第二章 TMS320C5416结构与工作原理
地址 第0页程序存储器
地址 第0页程序存储器
地址 0000H
数据存储器
0000H
007FH 0080H
保留 （OVLY=1） 外部使用 （OVLY=0） 片内DAAM0-3 （OVLY=1） 外部使用 （OVLY=0）
0000H
007FH 0080H
保留 （OVLY=1） 外部 （OVLY=0） 片内DARAM0-3 （OVLY=1） 外部使用 （OVLY=0） 外部使用
电源管理
S/W Waitstate Generator
Timer
2.1中央处理器CPU
• • • • • • • • • 40位算术逻辑运算单元ALU 40位累加器A和B 桶形移位寄存器，支持-16至31移动范围 乘法/累加器 16位暂存器T 16位传输寄存器TRN 比较、选择和存储单元CSSU 指数编码器 CPU状态和控制寄存器。
来自累加器A 来自累加器B
符号控制
符号控制
乘法器（17×17）
加法器（40）
去自累加器A和B
2.1.5比较、选择和存储单元
• C54x的选择、比较、存储单元（CSSU）是一个 特殊用途的硬件电路，专门用来完成Viterbi算法 中的加法/比较/选择（ACS）操作。 • 从累加器（32bit）选择出较大的字（16bit）并存 储在数据存储器中 • CCS单元由比较电路COMP、状态转移寄存器 TRN和状态比较寄存器TC组成。 • 举例 Nhomakorabea
External: 1 access / cycle up to 8M words program
2.3存储器
• 2.3.1普通存储器的概念
– ROM和RAM – 存储器的计算
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
DSP试验箱VC5416板原理说明一、DSP试验箱VC5416板的原理图位置C:\ICETEK\VC5416AE\DOCS\ICETEK-VC5416Ae原理图.pdf ，共6张①CPU.PFD ②CPLD.PFD ③RAM.PFD ④UART.PFD ⑤EXIO.PFD ⑥CODEC.PFD ICETEK-VC5416-A评估板及教学实验箱实验指导书VE3.pdfICETEK-VC5416-A 评估板技术指标（实验指导书P1）ICETEK-VC5416-A 原理图和实物图（实验指导书P2）所涉及的芯片请：到厂家网站，查看厂家的DATASHEET（英文版，权威；中文版是翻译）,内含其功能、技术指标、典型应用电路；或一般百度也可找到厂家的DATASHEET；或上中国知网，查相关应用的论文二、CPU.PFD原理图解剖1、CPU :TMS320VC5416CPU使用TI公司TMS320VC5416，其权威资料/product/tms320vc5416 或见教材、网络资料2、电源：VC5416的工作电压为３.３Ｖ、１.６Ｖ。
需要将5Ｖ的ＶＣＣ转化１１１７－３３是低压差线性稳压源芯片（加ａｍｓ之类前缀表示厂家），把5V 转成3.3v 。
（Ｃ２６对应的１０４＝１０＊１０＾４ｐｆ＝０．１ｕｆ）１１１７－ＡＤＪ是低压差线性稳压源芯片，ＡＤＪ表示输出电压可调； 查见ＴＬＶ１１１７－ＡＤＪ芯片资料知：495049*)1(R I R R V V ADJ REF O ++= REF V 典型值＝１.２５ｖ；ADJ I 典型值＝５５ｕｆ，可忽略。
（ＴＬＶ１１１７－ＡＤＪ） （此处电路中２个电阻值似乎有误）３、无源晶体Ｘ１、Ｘ２是５４１６的时钟引脚９６和９７。
集成电路振荡端子外围电路中总是以一个晶振（或其它谐振元件）和两个电容组成回路；晶振旁的2个电容是晶体的匹配电容，只有在外部所接电容为匹配电容的情况下，振荡频率才能保证在标称频率附近的误差范围内。
最好按照所提供的数据来，如果没有，一般是30pF 左右。
太小了不容易起振。
在某些情况下，也可以通过调整这两个电容的大小来微调振荡频率，当然可调范围一般在10p ｆ量级。
（晶振的标称值在测试时有一个“负载电容”的条件，在工作时满足这个条件，振荡频率才与标称值一致。
一般来讲，有低负载电容（串联谐振晶体）高负载电容（并联谐振晶体）之分。
在电路上的特征为：晶振串一只电容跨接在IC两只脚上的，则为串联谐振型；一只脚接IC，一只脚接地的，则为并联型。
）４、VC５４１６引脚通过１０Ｋ上拉电阻接至３.ｖ，令其为高电平。
５、ＪＴＡＧ仿真器插脚JTAG 仿真器也称为JTAG 调试器，是通过５４１６芯片的JTAG 边界扫描口进行调试的设备。
JTAG 仿真器比较便宜，连接比较方便，通过现有的JTAG 边界扫描口与５４１６CPU 核通信，属于完全非插入式( 即不使用片上资源) 调试，它无需目标存储器，不占用目标系统的任何端口，而这些是驻留监控软件所必需的。
另外，由于JTAG 调试的目标程序是在目标板上执行，仿真更接近于目标硬件，因此，许多接口问题，如高频操作限制、AC 和DC 参数不匹配，电线长度的限制等被最小化了。
使用集成开发环境配合JTAG 仿真器进行开发是目前采用最多的一种调试方式。
６、HPI 设置跳线J1，J2７、U20：4 位拨动开关输入通过设置3个外部引脚，设置时钟方式寄存器的值，定5416的工作时钟。
（邹彦P288表）8、4 位用户可控指示灯，D3－D69、抗干扰电源与地之间接104电容，作用是去耦滤波、稳定电压、抗干扰三、CPLD.PFD1、复位2、CPLD芯片95144XL /view/46b39029647d27284b73513f.html四、RAM.PFD指导书P13、15/s/blog_658bb27f0100ucov.htmlFlash芯片：Am29LV800B ：8 Megabit (1 M x 8-Bit/512 K x 16-Bit) 简称LV800，它是一个低功耗flash，工作在2.7 － 3.6v电压下，一般来说存储数据可以保存100年以上，可以重复编程次数高达10万次。
A18到A0为外部地址管脚， DQ0–DQ15为16条数据线，CE＃为片选控制管脚（低有效），OE＃为输出控制管脚（低有效），WE＃为写入控制管脚（低有效）指导书P13、14、17TMS320VC5416PGE 一次引导只能最多访问外扩32K 存储器，并且5416 的程序、数据访问空间的页面大小为64K 字/页。
因此，要访问全部512K 字地址的FLASH 物理存储器需要按照分页方式访问，这个访问可以通过存储器控制寄存器来实现其中Flash 的高位地址线由5416 的存储器控制寄存器控制，存储器控制寄存器可以驱动Flash的高位地址线处于一个固定的状态，从而实现分页的目的。
上电复位时，存储器控制寄存器的值被设置为0x00，此时，所有的高位地址线处于低电平状态，5416 访问Flash 的起始32K 地址单元。
此后随着复位的结束，用户程序开始工作，这样，就可以对存储器控制寄存器写值，改变Flash 的高位地址，实现换页功能。
下面是FLASH 连接的示意图：⑴存储器控制寄存器：寄存器在 I/O 空间的地址0 处。
Bit0： RAM_ENA ，此位是1 时，数据存储空间8000-0FFFFh 扩展为U4（RAM ）, 此 位是0 时，数据存储空间8000-0FFFFH 扩展为U5（FLASH ）,复位值是0。
Bit1-Bit2：保留Bit3-Bit7：Flash 地址选择FA15-FA19，用于选择不同的Flash 页面（32K/页） 512k 字 = 4152*2字 = 32K 字/页* 16页 A19……A15 A14…………………A0 16页 32K 字/页五、 UART.PFD标准串口 TL16C550 指导书P18Universal Asynchronous Receiver/Transmitter，通用异步接收/发送装置UART总线双向通信，可以实现全双工传输和接收。
16c550 ：/view/6ebe985f804d2b160b4ec093.html程序：C:\ICETEK\VC5416AE\VC5416Ae\lab0308-UARTUart.cMAX232芯片是美信（MAXIM）公司专为RS-232标准串口设计的单电源电平转换芯片，使用+5v单电源供电。
/view/e74af9707fd5360cba1adbe8.html芯片中文资料，其中有典型应用电路六、EXIO.PFD七、CODEC.PFDaic23 指导书P26；/view/12721602e87101f69e319538.htmlDA 转换器TLC7528 指导书P23AD 转换器TLV0832 指导书P21pcb : /view/8e8147640b1c59eef8c7b4b1.htmlLine in和Mic in两个接口，翻译成中文就是“线性输入”和“麦克风输入”，这两个都是输入端口，但是还是有区别的：Line in端口：该端口主要用于连接电吉他、电子琴、合成器等外界设备的音频信号输出的录音，由于这些设备本身输出功率就比较大，因此需要连接到Line in端口录音，当然使用它们录音从某种程度上也可以被称为外部设备的“内录”。
一般您使用的声卡越好，Line in里的噪音就会越低，录制效果也会比较好。
Mic in端口：这要是连接麦克风录音使用的。
但是这个端口和Line in的区别在于它有前置放大器，换言之麦克风本身输出功率小，因此必须要有一个外部的放大设备来放大音频信号。
这个端口就是起到这个作用。
有兴趣的朋友可以尝试一下把你的麦克风直接连接到Line in端口录音……没有声音或者声音很小对吧？！道理很简单，麦克风的信号没有被放大，自然效果就不好了。
1、23的MIC INR87 NC ：NC（no connect）表示这个空可以不安装。
如果安装的话，电路会有另外的功能，或许在性能上会有变化。
有些产品，其型号不一样，但其PCB板是通用的。
区别在于有些料装配，有些料不装配，这样，就能做出不同的产品型号而不用每一种产品都单独去LAYOUT一块PCB板。
R86 0 ：0欧电阻/view/1975294.htmSAGND：信号模拟地2、23的Line in3、23的head phone耳机4、23的LINE OUTLineout刚刚出现的时候是移植台式机的输出端口,纯粹为了外接功放等等声音放大设备,所以由Lineout输出的都是没经过或者很少经过芯片过滤的原始数据,所以声音的保真度较高..但是经由Lineout输出的声音大多不能通过机器本身控制音量。
Lineout 输出的阻抗都很高300欧左右，如果用低阻抗的耳机接上，会感觉到声音不够饱满，充实，缺乏弹性，如果换用高阻抗的耳机的话，则是比较饱满通透，虽然声音不大。
一般输出的电流比较小，不会造成过载。
5、23的接法6、晶体和电源滤波7、模拟地与数字地、模拟电源与数字电源应用在既有数字电路又有模拟电路的电源。
VDD：为数字电路供电。
VDDA：为模拟电路供电。
数字电路的地和模拟电路的地各自成系统，然后用0欧姆电阻单点连接。
两个电源实际上是同一直流电压，VDD经电感和电容滤波后成为VDDA，避免数字电路工作时在电源中产生的纹波影响模拟电路。
电感取值几十到几百微亨都可以，根据具体的应用适当调整。
若模拟电路的工作电流变化较大，电感的直流电阻尽可能小。
9、外接AD、DAtlc7528c 准双道8位高速DA/view/5e50a242a8956bec0975e3af.html程序：C:\ICETEK\VC5416AE\VC5416Ae\lab0306-DAC DAC.cA3.3V 模拟电源TLV0832(ACTIVE) 8 位44.7kSPS ADC，串行输出、多路复用Twin 通道具有串行控制或差动选项，2 通道/product/cn/tlv0832程序：C:\ICETEK\VC5416AE\VC5416Ae\lab0305-ADC ADC.cTLV0832(ACTIVE) 8 位44.7kSPS ADC，串行输出、多路复用Twin 通道具有串行控制或差动选项，2 通道/product/cn/tlv0832应用在既有数字电路又有模拟电路的电源。
VDD：为数字电路供电。
VDDA：为模拟电路供电。
数字电路的地和模拟电路的地各自成系统，然后用0欧姆电阻单点连接。
两个电源实际上是同一直流电压，VDD经电感和电容滤波后成为VDDA，避免数字电路工作时在电源中产生的纹波影响模拟电路。