集成电路的工艺分类

形成N管源漏区 形成 管源漏区
光刻，利用光刻胶将PMOS区保护起来 光刻，利用光刻胶将 区保护起来 离子注入磷或砷，形成N管源漏区 离子注入磷或砷，形成 管源漏区
形成P管源漏区 形成 管源漏区
光刻，利用光刻胶将NMOS区保护起来 光刻，利用光刻胶将 区保护起来 离子注入硼，形成P管源漏区 离子注入硼，形成 管源漏区
钝化层
E
N+
B P
C
N+
SiO2
E B
N+
C
N+
P+
光刻胶 SiO2
N–-epi
P+ N+埋层 埋层
P
N–-epi
P+
P-Sub
埋层的作用 1.减小串联电阻（集成电路中的各个电极均从 减小串联电阻（ 减小串联电阻 上表面引出，外延层电阻率较大且路径较长。 上表面引出，外延层电阻率较大且路径较长。 2.减小寄生 减小寄生pnp晶体管的影响（第二章介绍） 晶体管的影响（ 减小寄生 晶体管的影响 第二章介绍）
P-Sub
1.2.1 主要工艺流程 8. N+ active注入（Nplus —Pplus反版） （ 硅栅自对准）
P-Sub
1.2.1 主要工艺流程 9. 淀积BPSG，光刻接触孔(contact)，回流
P-Sub
1.2.1 主要工艺流程 10. 蒸镀金属1，反刻金属1（metal1)
P-Sub
光刻胶 B B E SiO C N N 2 P
+ +
P+
P+
E B C N N P
+ +
P+
P-Sub
N+埋层 埋层
习题 1.1 工艺流程及光刻掩膜版的作用 1.3（1）①② 识版图 （ ） 1.5 集成度与工艺水平的关系 1.6 工作电压与材料的关系
§1.2 MOS集成电路工艺 （N阱硅栅CMOS工艺） (P9~11)
1.2.7 习题
1.阐述 阱硅栅 阐述N阱硅栅 集成电路制造工 阐述 阱硅栅CMOS集成电路制造工 集成电路 艺的主要流程，说明流程中需要哪些光 的主要流程， 刻掩膜版及其作用。 刻掩膜版及其作用。 2. NMOS管源漏区的形成需要哪些光刻 管源漏区的形成需要哪些光刻 掩膜版。 掩膜版。
§1.3 BI CMOS工艺简介
N阱
P-Sub
1.2.1 主要工艺流程 5.场区氧化（LOCOS）, 清洁表面 (场区氧化前可做N管场区注入和P管场区注入）
P-Sub
1.2.1 主要工艺流程 6. 栅氧化,淀积多晶硅，多晶硅N+掺杂，反刻 多晶 （polysilicon—poly)
P-Sub
1.2.1 主要工艺流程 7. P+ active注入（Pplus）（ 硅栅自对准）
钝化层
E
N+
B P
C
N+
SiO2
E B
N+
C
N+
P+
光刻胶 SiO2
N–-epi
P+ N+埋层 埋层
P
N–-epi
P+
P-Sub
隔离的实现
1.P+隔离扩散要扩穿外延层，与p型衬底连通。因此，将n型外延层分割成若干 隔离扩散要扩穿外延层， 型衬底连通。 隔离扩散要扩穿外延层 型衬底连通 因此， 型外延层分割成若干 个“岛” 。 2. P+隔离接电路最低电位，使“岛” 与“岛” 之间形成两个背靠背的反偏二极 隔离接电路最低电位， 隔离接电路最低电位 管。
N-well P-Sub
P+ P+ N-well N+-BL
N+
N+
N+ P
P--epi P+-Sub
N+ N-well N+-BL
1.3.2以双极型工艺为基础的BI-MOS工艺
P+
P P N--epi N+-BL
N+ N+ P--Well N--epi P+-Sub
N+ P
N+ N--epi N+-BL
淀积氧化层 反应离子刻蚀氧化层， 反应离子刻蚀氧化层，形成侧壁氧化层 淀积难熔金属Ti或 等 淀积难熔金属 或Co等 低温退火，形成C-47相的 相的TiSi2或CoSi 低温退火，形成 相的 去掉氧化层上的没有发生化学反应的Ti或 去掉氧化层上的没有发生化学反应的 或Co 高温退火，形成低阻稳定的TiSi2或CoSi2 高温退火，形成低阻稳定的
形成接触孔
化学气相淀积磷硅玻璃层 退火和致密 光刻接触孔版 反应离子刻蚀磷硅玻璃， 反应离子刻蚀磷硅玻璃，形成接触孔
形成第一层金属
淀积金属钨(W)，形成钨塞 ， 淀积金属钨
形成第一层金属
淀积金属层， 淀积金属层，如Al-Si、Al-Si-Cu合金等 、 合金等 光刻第一层金属版， 光刻第一层金属版，定义出连线图形 反应离子刻蚀金属层， 反应离子刻蚀金属层，形成互连图形
双极型工艺与MOS工艺相结合， 工艺相结合， 双极型工艺与 工艺相结合 双极型器件与MOS型器件共存，适合 型器件共存， 双极型器件与 型器件共存 模拟和数/模混合电路。 模拟和数 模混合电路。 模混合电路
(P9~11)
1.3.1以CMOS工艺为基础的BI-MOS工艺
P+
P+
N+
N+
N+ P
N+ N-well
集成电路制造工艺分类 1. 双极型工艺（bipolar） 双极型工艺（ ） 2. MOS工艺 工艺 3. BiMOS工艺 工艺
§1-1 双极型集成电路工艺 (典型的PN结隔离工艺) (P1~5)
1.1.1 工艺流程 光刻n+埋层区 衬底准备（ 型 衬底准备（P型） 氧化 光刻 埋层区 n+埋层区注入 清洁表面 埋层区注入
1.1.1 工艺流程（续3） 光刻磷扩散区 磷扩散 氧化
P+ N+ P-Sub
P N-
P+
P N+ N-
P+
1.1.1 工艺流程（续4） 光刻引线孔 清洁表面
P+ N+ P-Sub
P N-
P+
P N+ N-
P+
1.1.1 工艺流程（续5） 蒸镀金属 反刻金属
P+ N+ P-Sub
P N-
P+
P N+ N-
P-Sub
1.1.1 工艺流程（续1） 工艺流程（ ） 生长n-外延 光刻p+隔离区 生长 外延 隔离氧化 光刻 隔离区 p+隔离注入 p+隔离推进 隔离注入 隔离推进
N+ P-Sub
N-
N+
N-
1.1.1 工艺流程（续2） 光刻硼扩散区 硼扩散 氧化
P+ N+ P-Sub
N-
P+ N+
N-
P+
第 二 章
CMOS集成电路制造工 集成电路制造工 艺
形Hale Waihona Puke N阱 形成 阱初始氧化 淀积氮化硅层 光刻1版 定义出N阱 光刻 版，定义出 阱 反应离子刻蚀氮化硅层 N阱离子注入，注磷 阱离子注入， 阱离子注入
形成P阱 形成 阱
阱区生长厚氧化层， 在N阱区生长厚氧化层，其它区域被氮化硅 阱区生长厚氧化层 层保护而不会被氧化 去掉光刻胶及氮化硅层 P阱离子注入，注硼 阱离子注入， 阱离子注入
形成穿通接触孔
化学气相淀积PETEOS 化学气相淀积 通过化学机械抛光进行平坦化 光刻穿通接触孔版 反应离子刻蚀绝缘层， 反应离子刻蚀绝缘层，形成穿通接触孔
形成第二层金属
淀积金属层， 淀积金属层，如Al-Si、Al-Si-Cu合金等 、 合金等 光刻第二层金属版， 光刻第二层金属版，定义出连线图形 反应离子刻蚀， 反应离子刻蚀，形成第二层金属互连图形
P+
工艺流程（续6）
钝化
光刻钝化窗口 后工序
P+ N+ P-Sub
P N-
P+
P N+ N-
P+
光刻掩膜版汇总 埋层区 隔离墙 硼扩区 磷扩区 引线孔 金属连线 钝化窗口
GND
Vi T
Vo
R
VDD
外延层电极的引出
欧姆接触电极： 欧姆接触电极：金属与掺杂浓度较低的外延 层相接触易形成整流接触（金半接触势垒二极 因此，外延层电极引出处应增加浓扩散。 管）。因此，外延层电极引出处应增加浓扩散。
第三章
双极集成电路 制造工艺
双极集成电路工艺
制作埋层
初始氧化，热生长厚度约为 初始氧化，热生长厚度约为500～1000nm的氧化层 ～ 的氧化层 光刻1#版(埋层版 ，利用反应离子刻蚀技术将光刻窗 光刻 版 埋层版)， 埋层版 口中的氧化层刻蚀掉， 口中的氧化层刻蚀掉，并去掉光刻胶 进行大剂量As 注入并退火，形成n 进行大剂量 +注入并退火，形成 +埋层
1.2.1 主要工艺流程 11. 绝缘介质淀积，平整化，光刻通孔(via)
P-Sub
1.2.1 主要工艺流程 12. 蒸镀金属2，反刻金属2（metal2)
P-Sub
1.2.1 主要工艺流程 13. 钝化层淀积，平整化，光刻钝化窗孔(pad)
P-Sub
1.2.2 光刻掩膜版简图汇总 N阱 阱 Nplus 有源区 多晶 Pplus 金属1 通孔 金属 金属2 钝化 引线孔 金属
推阱
退火驱入 去掉N阱区的氧化层 去掉 阱区的氧化层