一种低压低功耗CMOS折叠_共源共栅运算放大器的设计
折叠式共源共栅运算放大器设计
折叠式共源共栅运算放大器目录一．摘要 (2)二．电路设计指标 (3)三．电路结构 (3)四．手工计算 (7)五．仿真验证 (10)六．结论 (12)七．收获与感悟 (12)八．参考文献 (13)摘要运算放大器在现代科技的各个领域得到了广泛的应用，针对不同的应用领域出现了不同类型的运放。
本文完成了一个由pmos作输入的放大器。
vdd为3.3v，负载电容为1pf，增益Av 大于80dB，带宽GBM大于100MHz的放大器。
输出级采用共源级结构以提高输出摆幅及驱动能力，为达到较宽的带宽，本文详细分析推导了电路所存在的极零点，共源共栅镜像电流源产生Ibias。
选择P沟道晶体管的宽度和长度，使得它们的m g 和ds r 与N沟道晶体管的情况相匹配。
关键字：运算放大器、共源共栅级、极点AbstractOperation amplifiers are widely used in many field s nowadays。
All kinds of differential operation amplifiers appear f6r special application．One basic cell of which is fully differential operation amplifiers is designed in the thesis．Power Supply 3.3v，load capacitor 1pf，Gain＞80dB，GBM＞100MHz。
The output stage is common source amplifier for getting proper DC operation point，for the purpose of wider bandwidth，we carefully analysis the pole and zero in the circuit ，use common source common gate as current Ibias。
折叠式共源共栅运算放大器设计说明
折叠式共源共栅运算放大器设计说明一、设计原理二、设计步骤1.确定规格要求：根据实际应用需求确定输入阻抗、输出阻抗、增益、带宽等参数。
2.选择管子：根据需求选择合适的场效应管。
通常选择具有良好参数的MOS管，如低频用的2N7000，高频用的BF861A等。
3.设计共源级：首先设计共源级，这是整个电路的放大核心。
根据增益要求和输入阻抗要求，确定共源电阻的值，再根据场效应管的参数计算源极电流和电压。
同时，要保证共源级的电流和电压工作在合适的范围内，不引起过大的功耗和失真。
4.设计共栅级：共栅级起到输出驱动的作用，可以提供较低的输出阻抗。
根据输出阻抗和带宽要求，选择合适的共栅电阻值和驱动电路的参数。
同时要注意共栅级的工作点和共源级的匹配，以保证电路的整体性能。
5.接入电源电压：根据电路需求，确定合适的电源电压。
注意电源电压的选择要与场效应管的参数相匹配，避免电压过高或过低导致管子失效或工作不稳定。
6.进行仿真和调试：在完成电路设计后，进行电路仿真和调试，检查电路的增益、带宽等参数是否满足设计要求。
可以使用SPICE电路仿真软件进行仿真，根据仿真结果对电路进行调整和优化。
7.布局和绘制电路板：根据电路设计，进行布局和绘制电路板。
布局过程中要注意相邻元件的干扰和电路的稳定性。
绘制电路板时要保持线路的规整和排布的合理性。
8.组装和测试：完成电路板制作后，进行元件的组装和焊接。
然后进行电路的测试和调试，检查电路的工作状态和各项指标是否满足要求。
三、注意事项1.设计时要考虑到电压的限制，避免电路失效或工作不稳定。
2.选择合适的场效应管，根据具体需求选择低频或高频的管子。
3.设计时要注意电路整体性能，使其在增益、带宽等方面满足要求。
4.在进行仿真时，要根据仿真结果对电路进行调整和优化，确保电路性能达到最佳状态。
5.布局和绘制电路板时要注意干扰和稳定性，保持线路的规整和排布的合理性。
6.组装和测试时要仔细检查，确保电路的工作状态和各项指标达到要求。
折叠式共源共栅cmos运算放大器的设计与优化
折叠式共源共栅cmos运算放大器的设计与优化下载提示：该文档是本店铺精心编制而成的，希望大家下载后，能够帮助大家解决实际问题。
文档下载后可定制修改，请根据实际需要进行调整和使用，谢谢！本店铺为大家提供各种类型的实用资料，如教育随笔、日记赏析、句子摘抄、古诗大全、经典美文、话题作文、工作总结、词语解析、文案摘录、其他资料等等，想了解不同资料格式和写法，敬请关注！Download tips: This document is carefully compiled by this editor. I hope that after you download it, it can help you solve practical problems. The document can be customized and modified after downloading, please adjust and use it according to actual needs, thank you! In addition, this shop provides you with various types of practical materials, such as educational essays, diary appreciation, sentence excerpts, ancient poems, classic articles, topic composition, work summary, word parsing, copy excerpts, other materials and so on, want to know different data formats and writing methods, please pay attention!折叠式共源共栅CMOS运算放大器的设计与优化1. 引言在集成电路领域，CMOS运算放大器一直是研究的热点之一。
低压低功耗CMOS电流运算放大器的设计
基金项目:国家自然科学基金资助项目(60572026);四川省学术与技术带头人培养基金重点资助项目(Q024131103010018);西南交通大学科技发展基金(2006A05)低压低功耗CMO S 电流运算放大器的设计杜广涛,陈向东,梁恒,王红燕,彭建华(西南交通大学信息科学与技术学院电路与系统实验室,成都610031)摘要:设计了一种新型C MOS 电流反馈运算放大器结构,通过在输出端采用电阻反馈,增强负载能力,利用MOS 管实现串联电阻以消除补偿电容带来的低频零点。
使用015μm C MOS 工艺参数,PSPICE 模拟结果获得了与增益关系不大的带宽。
电路参数为:8017dB 的开环增益,266MH z 的单位增益带宽,62°的相位裕度,149dB 共模抑制比以及在112V 电源电压仅产生0182mW 的功耗。
关键词:低压低功耗;高共模抑制比;电流运算放大器;宽带中图分类号:T N722 文献标识码:A 文章编号:10032353X (2007)1120970205Design of CMOS CFOA with Low V oltage and Low Pow erDU G uang 2tao ,CHE N X iang 2dong ,LI ANG Heng ,WANG H ong 2yan ,PE NGJian 2hua(School o f Information Science &Technology ,Southwest Jiaotong Univer sity ,Chengdu 610031,China )Abstract :A new C MOS current 2feedback operational am plifier (CFOA )based on the adoption of the resistance connecting across was presented for im proving the drive capability 1PSPICE simulation results of the CFOA using 015μm C MOS process was obtained in a high slew 2rate as well as bandwidth gain 2independence.Circuit parameters are open loop gain 8017dB ,unit gain bandwidth 266MH z ,phase margin 62°,CMRR 149dB and power dissipation is only around 0182mW at 112V supply v oltage 1K ey w ords :low v oltage and low power ;high CMRR ;CFOA ;wide 2band1 引言由于便携式设备的大量使用需要低的功耗来延长电池寿命,为了降低功耗,就要降低电源电压[1]。
折叠式共源共栅放大器设计
折叠式共源共栅放大器设计
下面是一个折叠式共源共栅放大器的设计示例：
1.选择合适的工作频率：首先确定设计的工作频率范围，根据应用需
求选择合适的频率。
2.确定器件参数：根据工作频率选择适合的MOSFET器件，并确定器
件的尺寸和工作点。
3.进行小信号分析：通过小信号等效电路分析，得到输入输出阻抗、
增益和带宽等参数。
4.设计输入匹配网络：设计输入匹配网络，使得输入阻抗与传输线匹配，以最大化输入信号的传输。
5.设计输出匹配网络：设计输出匹配网络，使得输出阻抗与负载匹配，以最大化输出信号的传输。
6.进行直流仿真：通过仿真软件，对折叠式共源共栅放大器的直流偏
置和工作点进行仿真和优化。
7.进行射频仿真：通过射频仿真软件，对折叠式共源共栅放大器的增益、带宽等性能进行仿真和优化。
8.PCB布局和封装：设计合适的PCB布局，使得折叠式共源共栅放大
器具有良好的抗干扰能力和稳定性。
选择合适的封装，以满足散热和尺寸
要求。
9.进行实验验证：通过PCB制作和实验验证，对设计的折叠式共源共
栅放大器进行性能测试和调整。
10.进行优化调整：根据实验结果，对折叠式共源共栅放大器进行优化和调整，以达到设计要求。
总结：折叠式共源共栅放大器设计需要从选择工作频率、器件参数确定到小信号分析、匹配网络设计、仿真优化、PCB布局和实验验证等多个步骤。
通过科学合理的设计和优化调整，可以实现折叠式共源共栅放大器的高效、低功耗和稳定工作。
低压低功耗运算放大器的设计
低压低功耗运算放大器的设计随着移动设备的普及和便携性的要求，对于电路设计的低压低功耗需求也日益凸显。
在移动终端、嵌入式系统和无线通信等领域，低压低功耗运算放大器成为了设计中的重要组成部分。
低压低功耗运算放大器的设计旨在实现在低电源电压下，同时保持较高的增益和带宽。
为了实现这一目标，设计师采用了一系列的技术和方法。
首先，采用了低功耗的晶体管和电流源。
晶体管是运算放大器的核心组件，其特性直接影响着整个电路的性能。
为了降低功耗，设计师选择了低功耗的晶体管，如互补金属氧化物半导体（CMOS）晶体管。
此外，通过优化电流源的设计，进一步降低了功耗。
其次，优化了电路的结构和拓扑。
在低压低功耗运算放大器的设计中，采用了一些常见的结构和拓扑，如差分放大器、共源极放大器等。
通过合理的布局和优化的电路结构，可以提高性能并降低功耗。
此外，采用了一些节能的技术。
例如，设计师可以利用自适应偏置电路，根据输入信号的大小自动调整电路的工作状态，从而降低功耗。
另外，可以利用电源管理技术，在电路不使用时自动关闭或降低电源供应，进一步降低功耗。
最后，进行了精确的仿真和优化。
在设计过程中，设计师进行了大量的仿真和优化工作，以确保电路在低压低功耗的条件下能够保持良好的性能。
通过精确的仿真和优化，设计师可以找到最佳的工作点和参数，提高电路的性能和功耗。
综上所述，低压低功耗运算放大器的设计是面向移动设备和嵌入式系统的一项重要工作。
通过采用低功耗的晶体管和电流源、优化电路结构和拓扑、应用节能技术以及进行精确的仿真和优化，可以实现在低电源电压下高增益和带宽的要求。
这将为移动设备和嵌入式系统的应用提供更好的性能和更低的功耗。
折叠式共源共栅CMOS运算放大器的设计
密级：学校代码：10075分类号：学号：20101389工程硕士学位论文折叠式共源共栅CMOS运算放大器的设计与优化学位申请人：胡 洋指 导 教 师：郭宝增 教授学 位 类 别：工程硕士学 科 专 业：集成电路工程授 予 单 位：河北大学答 辩 日 期：二○一二年六月Classified Index： CODE：10075U.D.C：NO：20101389A Dissertation for the Degree of EngineeringDesign and Optimization of Folded Cascode CMOS Operational AmplifierCandidate:Hu YangSupervisor:Prof. Guo BaozengAcademic Degree Applied for:Master of EngineeringSpecialty :Integrated Circuit EngineeringUniversity:Hebei UniversityDate of Accomplishment:June，2012摘 要随着集成电路技术的不断发展，高性能运算放大器得到广泛应用，成为模拟集成电路和混合信号集成电路设计的核心单元电路。
集成运算放大器，简称运放，它在模拟运算、信号处理、D/A和A/D转换器以及有源滤波等很多方面得到广泛应用，被人们称为“万能的集成电路”。
本文将设计一种折叠式共源—共栅结构的CMOS运算放大器。
折叠式共源共栅电路不仅能提高增益，增加电源电压噪声抑制能力，而且在输出端允许自补偿。
相比套筒式结构，折叠式共源—共栅电路可以增大电路的输出摆幅，并且使得电路更适合做单位增益缓冲器。
本次设计中，我们通过对比套筒式、折叠式等几种运放结构与性质，首先确立了电路的基本结构，即折叠式共源共栅的放大器结构，通过两级运算放大器的级联实现了运算放大器的基本功能以及参数目标。
折叠式共源共栅运算放大器设计
折叠式共源共栅运算放大器设计1.设计原理折叠式共源共栅运放的设计原理主要基于共源共栅电路，通过级联的方式来增加放大器的增益和带宽。
共源共栅电路是一种结合了共源级和共栅级的运放电路，具有高输入阻抗、低输出阻抗和高增益的特点。
通过将两个共源共栅电路级联，可以得到折叠式共源共栅运放，进一步提高增益和带宽。
2.关键参数在设计折叠式共源共栅运放时，需要考虑以下几个关键参数：-增益：增益是指输入信号与输出信号之间的比例关系，是一个放大器的主要性能指标。
在设计过程中，需要确定所需的增益，并根据电路结构进行调整。
-带宽：带宽是指放大器能够放大信号的频率范围。
在设计折叠式共源共栅运放时，需要选择适当的电容和电阻来提供所需的带宽。
-输入阻抗：输入阻抗是指放大器的输入端对外部信号的电阻。
在折叠式共源共栅运放中，可以通过调整栅极电阻和源极电阻来控制输入阻抗。
-输出阻抗：输出阻抗是指放大器的输出端对外部负载的电阻。
在设计过程中，需要考虑输出阻抗对于负载的影响，并选择适当的电路结构来提供所需的输出阻抗。
3.设计流程-确定设计规格：首先需要明确设计的需求，包括增益、带宽和输入输出阻抗等。
-电路拓扑选择：选择折叠式共源共栅电路作为基本电路拓扑。
-参数计算：根据设计规格和电路拓扑，计算所需的电阻、电容等参数。
-电路模拟：使用电路模拟软件，如SPICE，对电路进行仿真，验证设计参数的正确性，并进行性能分析。
-电路调整：根据仿真结果，对电路进行调整，满足设计规格。
-PCB设计：将电路布局成PCB，进行进一步的测试和优化。
-调试与测试：进行电路的调试和测试，对性能进行评估和调整。
4.实际应用折叠式共源共栅运放可应用于各种通信和成像系统中，例如放大器、滤波器、混频器等。
由于折叠式共源共栅运放具有高增益和宽带宽的优势，可以提高信号的质量和速度，使系统更加稳定和可靠。
同时，折叠式共源共栅运放还可以用于低功耗电路设计中，通过优化电路结构和参数选择，降低功耗并提高电路性能。
折叠式共源共栅运算放大器设计实验
折叠式共源共栅运算放大器设计实验一、设计步骤1.确定规格和目标：首先确定设计的规格和目标，例如增益、带宽、输入输出电阻等。
2.选择适当的工作点：根据目标确定合适的工作点。
通常，选择中间状态的电流偏置，例如源极电流和漏极电流各占目标电流的一半。
3.估计W/L比例：根据工作点电流和所用晶体管的尺寸参数，估计晶体管的W/L比例。
可以使用厂商提供的模型参数进行计算。
4.电流源设计：设计适当的电流源，用于提供偏置电流。
电流源可以采用单端（如PMOS、NMOS）或差分结构（如源随器）。
5.阶数计算：根据需求和规格，计算需要的放大器阶数。
6.确定并绘制电路拓扑：根据放大器的阶数，选择合适的电路拓扑。
折叠式共源共栅运放通常由两个共源共栅级联组成。
绘制电路图，包括晶体管、电容、电流源等。
7.进行直流偏置分析：进行直流偏置分析，计算电压、电流等参数。
确保电路能够在合适的工作点工作，并且各个极点和零点在期望的频率范围内。
8.进行交流分析：进行交流分析，计算增益、带宽等参数。
可以使用电路仿真软件进行模拟分析，找到需要优化的部分。
9.优化设计：根据仿真结果，逐步调整电路参数，优化设计。
可以通过改变晶体管的W/L比例、电容的数值等参数，使得仿真结果符合要求。
10.布局设计：进行电路的布局设计，包括电源、接地、电容、晶体管等部分的布局。
注意避开毫米波的射频干扰源，并且尽量减少板间互电容等干扰。
11.进行仿真验证：进行全局电路的仿真验证，确保电路能够满足设计要求。
12.绘制电路原理图和PCB板：根据最终的设计结果，绘制电路原理图和PCB板，进行制作。
二、实验过程1.制作PCB板：根据设计的PCB布局图，制作PCB板。
2.感知电路：将制作好的PCB板安装到实验台上，连接电源和信号源。
3.测量电路参数：使用万用表、示波器等仪器，测量电路参数，例如增益、带宽、输入输出电阻等。
4.分析结果：根据测量结果，分析电路的性能是否满足设计要求。
折叠式共源共栅CMOS运算放大器的设计
折叠式共源共栅CMOS运算放大器的设计该电路由两级放大器组成，第一级为共源放大器，第二级为共栅放大器。
下面将详细介绍各个部分的设计步骤和注意事项。
1.设计共源放大器：共源放大器的设计旨在实现高电压增益、宽带宽和稳定的工作点。
主要的设计步骤如下：-根据所需的增益和带宽确定工作点的直流电压和电流。
一般而言，直流电压应足够大，以提供足够的电压增益；而直流电流应适中，以保持功耗的合理范围。
-选择合适的晶体管尺寸和W/L比例，以满足所需的增益和带宽要求。
通常情况下，尺寸越大，增益越高，但同时也会增加功耗。
-设计偏置电路，用以稳定工作点，并提供所需的电流。
常见的偏置电路包括电流镜和电流源。
2.设计共栅放大器：共栅放大器的设计目标是进一步提高增益和带宽，并提供合适的输出电压。
以下是一些重要的设计考虑因素：-通过选择适当的晶体管尺寸和W/L比例，以满足所需的功率增益和输出电压范围。
与共源放大器类似，通常情况下尺寸越大，输出电压范围越大。
-需要设计合适的负载电路，以提供合适的输出电压和输出电流。
常见的负载电路包括电流镜和电流源。
3.总体电路优化：在设计过程中，需要进行一系列的优化步骤，以满足设计要求。
以下是一些常见的优化技术：-频率补偿：通过选择合适的补偿电容和电阻，提高电路的带宽和稳定性。
-去耦电容：通过添加适当的去耦电容，提高电路的低频响应和直流工作点稳定性。
-噪声优化：通过减小晶体管尺寸、优化偏置电路等措施，减小电路的噪声。
综上所述，折叠式共源共栅CMOS运算放大器的设计需要考虑多个方面，包括增益、带宽、工作点、输出电压范围等。
通过合理选择晶体管尺寸和W/L比例、设计合适的负载电路和偏置电路，以及进行适当的优化，可以实现高性能的运算放大器设计。
最后，需要进行电路的仿真和验证，以确保设计的性能符合预期要求。
折叠式共源共栅运算放大器的设计实验.doc
折叠式共源共栅运算放大器的设计实验.国家集成电路人才培养基地模拟电路高级实验(六)折叠运算放大器2006-07教材.1.设计目的:设计共源共栅运算放大器，满足VDD=3.3V，功率P=10mW，输出摆幅1.95伏，增益A V≥80dB。
使用SMIC 0.18 μm 3.3V CMOS工艺3.3V晶体管模型。
DC扫描、交流和差分放大器瞬态分析的学习方法。
给定的参数:COX=(εsiεo)/tox其中εsi=8.85*10-设计一个共源共栅运算放大器，以满足VDD=3.3V、功率P=10mW、输出摆幅为1.95伏、增益A V≥80dB。
使用SMIC 0.18 μm 3.3V CMOS工艺3.3V晶体管模型。
DC扫描、交流和差分放大器瞬态分析的学习方法。
给定的参数:COX=(εsiεo)/tox，其中ε Si=8.85 * 10: 1。
启动节奏工具输入cds.setupicfb2.电路设计电路设计如下。
运算放大器使用折叠式共源共栅电路。
图1设计注意事项:I)所有pmos衬底必须连接到电源；所有nmos管的衬底必须接地。
偏置电压由电压源直接给出。
3.参数计算在完成电路图的基本结构后，下一步是给每个元件增加设计数量，这样就需要分配和计算每个元件的参数。
图中mos管标签的定义:总尾电流源pmos晶体管是M0和M1；Pmos共源共栅管是M2和M3；Nmos共源共栅管从上到下是M4、M5、M6和M7。
输入管为M8和M10；输入端尾电流源的mos晶体管为M9。
pmos晶体管的型号名称是p33，nmos晶体管的型号名称是n33。
1)当VDD=3.3V且功率P=10mW时，总电流为Ids=10MW/3.3V=3mA。
其次，两个分支完全对称，因此每个分支的电流为1.5毫安。
对于折叠电路部分和它自己的共源共栅电路部分，每一个支路的电流被再一次分开，这里我们都采用平分的方式，即M0和M1的电流都是1.5毫安；其他mos管(M9除外)的电流为0.75毫安，是各支路电流的一半。
折叠式共源共栅运算放大器的设计报告
1.1折叠式共源共栅运算放大器的设计电容改至1.8cp静态工作点3.2.5 运算放大器的仿真1. 小信号低频电压增益分析运放的小信号相频和幅频特性是仿真运放的开环小信号放大倍数，运放的放大倍数随频率的变化趋势；运放的相位随频率的变化趋势；运放的相位裕度；运放的单位增益带宽。
通过仿真这些特性来鉴别运放的放大能力，稳定性和工作带宽。
运放的输出端接2pF的负载电容，在电源电压为5V ，共模输入电压为2.5V ，在运放输入端接差分交流信号1V ，两输入端的输入交流信号相位相反的条件下做交流小信号分析，可以得到运放的小信号相频和幅频特性如图(3.4)所示。
电路图连接如图3.3，仿真程序见附录1.12.5VAC.1图3.3 低频小信号特性仿真电路连接图图3.4 低频小信号电压增益分析图该运算放大器的小信号低频电压增益可以看出是112.793dB 。
满足设计指标。
2. 单位增益带宽程序跟测量小信号低频电压增益时相同，仿真波形如图3.5所示。
该运算放大器的单位增益带宽可以看出100.927MHz.满足设计指标。
图3.5 低频小信号单位带宽分析图3. 相位裕度仿真：从图上看出相位裕度为180°-127°=53°，满足设计指标。
程序和测量小信号低频电压增益时相同。
仿真波形如图3.6。
图3.6 相位裕度分析图4. 转换速率(slew rate)运放的转换速率是分析运放在大信号作用下的反映速度。
仿真运放的转换速率可将运放的输出端和反相输入端相连构成单位增益结构。
运放的同相输入端输入2V到3V的阶跃信号，利用仿真软件对该电路做瞬态分析得到的输出波形见图3.8，从仿真波形得到：在输出上升曲线的10%和90%处，其电压分别为2.9V和2.1V；时间分别为10.7ns和3.32ns。
运放的转换速率SR=(2.9V-2.1V)/( 10.7nS—3.32nS)=108.4 V/μs，满足运放的转换速率的指标要求。
一种低压低功耗CMOS折叠-共源共栅运算放大器的设计
一种低压低功耗CMOS折叠-共源共栅运算放大器的设计程春来，柴常春，唐重林【摘要】设计了一种低压低功耗CMOS折叠-共源共栅运算放大器。
该运放的输入级采用折叠-共源共栅结构，可以优化输入共模范围，提高增益；由于采用AB类推挽输出级，实现了全摆幅输出，并且大大降低了功耗。
采用TSMC 0.18 μm CMOS工艺，基于BSIM3V3 Spice模型，用HSpice对整个电路进行仿真，结果表明：与传统结构相比，此结构在保证增益、带宽等放大器重要指标的基础上，功耗有了显著的降低，非常适合于低压低功耗应用。
目前，该放大器已应用于14位∑-Δ模/数转换电路的设计中。
【期刊名称】现代电子技术【年(卷),期】2007(030)024【总页数】4【关键词】运算放大器;折叠-共源共栅;AB类输出;低压低功耗1 引言在生物科学、空间技术、电池供电设备以及各种高阻抗传感器的应用中，经常需要集成电路在低电压和弱电流的条件下工作[1]。
采用低电压供电的模拟电路不但能减少电路的功耗，而且能增强电路的稳定性[2]。
因此，低功耗乃至在微功耗芯片的研制和生产日益得到研究机构和生产部门的关注。
运算放大器是模拟电路中最重要和最通用的单元电路之一，同时也是许多模拟系统和数模混合信号系统中的一个完整模块[3]。
随着CMOS工艺的不断进步，电源电压和特征尺寸持续减小，运放的设计己经成为模拟IC设计中的制约因素之一，设计方法也面临着挑战。
为适应低压低功耗的设计要求，本文基于超深亚微米工艺，设计一个低压低功耗的CMOS折叠-共源共栅运算放大器单芯片，在讨论运放的工作原理及特点的基础上，采用TSMC 0.18 μm CMOS工艺，基于BSIM3V3 Spice模型，用HSpice对整个电路进行仿真。
结果表明：与传统结构相比，此结构在保证增益、带宽等放大器重要指标的基础上，功耗有了显著的降低，非常适合于低压低功耗应用。
目前，该放大器已在14位∑-Δ模/数转换电路的设计中得到应用。
低电压低功耗CMOS模拟运算放大器的设计与研究
电路设计中为了使输入共模电压范围达到轨至轨，采用了 NMOS 管和 PMOS 管并联的互补差动输入对结构，并采用成比例的电流镜技术实现了输入级跨导的 恒定；在中间增益级设计中，电流镜负载采用了适合在低压工作的低压宽摆幅共 源共栅结构；在输出级设计时，为了提高效率，采用了推挽共源级放大器作为输 出级，输出电压摆幅基本上达到了轨至轨；本论文改变传统基准源基于运放的设 计，采用了带电流镜负载的差分放大器设计了一个基准电流源，给运放提供稳定 的偏置电流和偏置电压，保证了运放的稳定性；并采用了带调零电阻的密勒补偿 技术对运放进行频率补偿。
在设计集成运算放大器的版图时，根据版图 layout 主要规则对差分对信号进 行了特别处理以减小由于版图失配而对信号造成的不利影响。同时对于模拟集成 电路版图设计节省更多的面积对模拟版图设计者是一个很大的挑战。本论文版图 设计在满足 layout 设计规则的同时充分考虑面积因素，将版图面积压缩到最小。
The design uses the 0.35μm CMOS technology providing by NCSU ang uses Cadence to simulation. At last, simulation results indicate that it consumes only 280μW,achieves 72dB dc open gain, 2.5MHz unity-gain frequency and 58°phase margin for a 100-pF-load capacitance and a l-K-load resistance. All of pre-defined specifications are satisfied with the simulation results. Key Words: Low voltage; Low power; Analog IC; Rail-to-rail;
一种低电压CMOS折叠-共源共栅跨导运算放大器的设计
一种低电压CMOS折叠-共源共栅跨导运算放大器的设计李建中;汤小虎;魏同立
【期刊名称】《微电子学》
【年(卷),期】2005(35)4
【摘要】设计了一种全差分折叠共源共栅跨导运算放大器,并将其应用于80MHz 开关电容带通ΔΣA/D转换器中。
该跨导运算放大器采用0.35μmCMOSN阱工艺实现,工作于2.5V电源电压。
模拟结果表明,该电路的动态范围为80dB、直流增益63.4dB、单位增益带宽424MHz;在最大输出摆幅、建立精度为0.1%时,建立时间为7.5ns,而功耗仅为7.5mW。
【总页数】4页(P412-415)
【关键词】跨导运算放大器;折叠-共源共栅;全差分;A/D转换器
【作者】李建中;汤小虎;魏同立
【作者单位】东南大学微电子中心;解放军理工大学通信工程学院
【正文语种】中文
【中图分类】TN432
【相关文献】
1.一种低压低功耗CMOS折叠-共源共栅运算放大器的设计 [J], 程春来;柴常春;唐重林
2.折叠式共源共栅运算放大器的0.6μm CMOS设计 [J], 王志亮;段伟;王琴
3.低电压高增益带宽CMOS折叠式共源共栅运算放大器设计 [J], 张蕾;王志功;孟
桥
4.一种低压低功耗CMOS折叠-共源共栅运算放大器的设计 [J], 程春来;柴常春;唐重林
5.高增益CMOS折叠式共源共栅运算放大器的设计 [J], 许衍彬
因版权原因，仅展示原文概要，查看原文内容请购买。
高性能AB类折叠共源共栅CMOS放大器设计_宁宁
微 电 子 学
Ｖ ｏ ｌ ． ４ ３，Ｎ ｏ ． ３ Ｊ ｕ ｎ ． ２ ０ １ ３
Ｍ ｉ ｃ ｒ ｏ ｅ ｌ ｅ ｃ ｔ ｒ ｏ ｎ ｉ ｃ ｓ
高性能 Ａ Ｂ 类折叠共源共栅 ＣＭＯ Ｓ 放大器设计
图 １ 折叠共源共栅输入级电路 Ｆ ｉ ． １ Ｃ ｉ ｒ ｃ ｕ ｉ ｔ ｏ ｆ ｆ ｏ ｌ ｄ ｅ ｄ ｃ ａ ｓ ｃ ｏ ｄ ｅ ｉ ｎ ｕ ｔ ｓ ｔ ａ ｅ － ｇ ｐ ｇ
Ｍ１ 和 Ｍ２ 为 ＰＭＯ Ｓ 输入差分对管 ， Ｍ０ 为输入尾 电流管 ， 为 输 入 差 分 对 管 提 供 静 态 工 作 电 流 。 Ｍ５ ， Ｍ６ 与 Ｍ１ ， Ｍ２ 构 成 输 入 共 源 共 栅 管 。 Ｍ７ ， Ｍ８ ， Ｍ９ ， 实现双端输出到单 Ｍ１ ０构 成 低 压 共 源 共 栅 电 流 镜， 同时增加了输出阻抗 ， 提高了电路增 端输出的转换 ， 益 。 电压 Ｖｂ Ｖｂ Ｖｂ Ｖｂ １， ２， ３， ４ 由偏置电路提供 。 首先分析 电 路 的 输 入 共 模 范 围 ， 设 置 Ｍ０ 的 偏 置电压 ， 以提供适 当 的 输 入 级 偏 置 电 流 。 根 据 工 作 在饱和区的 ＭＯ 运放的输入共模 Ｓ 管 的 电 压 特 性， 范围为 ： Ｉ ＣＭＲ＋ ＝ ＶＤＤ － ＶＯＶ０ － ＶＯＶ１ － │ ＶＴ １│ （ ） １ （ ） Ｉ ＣＭＲ－ ＝ ＶＯＶ３ － │ ＶＴ ２ １│ 对电路进行分 析 ， 可以得到折叠共源共栅运放 电路的增益 ： ［ ］ ║ ｒ ｒ Ａｖ＝－ＧｍＲｏ ｇｍ１ ｛ ｇｍ６ ｕ ｔ＝－ ｏ ６（ ｏ ４ ║ｒ ｏ ２） ［ （ ） ３ ｇｍ８ｒ ｏ ８ｒ ｏ １ ０］ ｝ ２． ２ Ａ Ｂ 类推挽输出级 Ａ Ｂ 类放大器在便 携 式 电 子 设 备 领 域 有 着 广 泛
一种折叠共源共栅运算放大器的设计
一种折叠共源共栅运算放大器的设计杨俊;卞兴中;王高峰【摘要】折叠共源共栅运放结构的运算放大器可以使设计者优化二阶性能指标,这一点在传统的两级运算放大器中是不可能的.特别是共源共栅技术对提高增益、增加PSRR值和在输出端允许自补偿是有很用的.这种灵活性允许在CMOS工艺中发展高性能无缓冲运算放大器.目前,这样的放大器已被广泛用于无线电通信的集成电路中.介绍了一种折叠共源共栅的运算放大器,采用TSMC 0.18混合信号双阱CMOS工艺库,用Hspice W-2005.03进行设计仿真,最后与设计指标进行比较.【期刊名称】《现代电子技术》【年(卷),期】2006(029)018【总页数】3页(P28-30)【关键词】CMOS;运算放大器;折叠共源共栅;Hspice W-2005.03【作者】杨俊;卞兴中;王高峰【作者单位】武汉大学,微电子与信息技术研究院,湖北,武汉,430072;武汉大学,物理科学与技术学院,湖北,武汉,430072;武汉大学,微电子与信息技术研究院,湖北,武汉,430072;武汉大学,物理科学与技术学院,湖北,武汉,430072;武汉大学,物理科学与技术学院,湖北,武汉,430072【正文语种】中文【中图分类】TN722.7+71 引言随着集成电路技术的不断发展，高性能运算放大器广泛应用于高速模/数转换器(ADC)、数/模转换器(DAC)、开关电容滤波器、带隙电压基准源和精密比较器等各种电路系统中，成为模拟集成电路和混合信号集成电路设计的核心单元电路，其性能直接影响电路及系统的整体性能。
高性能运算放大器的设计一直是模拟集成电路设计研究的热点之一，以折衷满足各种应用领域的需要。
许多现代集成CMOS运算放大器被设计成只驱动电容负载。
有了这样只有电容的负载，对于运算放大器，就没有必要使用电压缓存器来获得低输出阻抗。
因此，有可能设计出比那些需要驱动电阻负载的运算放大器具有更高速度和更大信号幅度的运算放大器。
一个自偏压互补折叠式共源共栅放大器的设计
一个自偏压互补折叠式共源共栅放大器的设计朱文龙;黄世震;林伟【摘要】对传统CMOS折叠式共源共栅运算放大器进行分析和总结,利用自偏压互补折叠技术实现了一种高性能CMOS自偏压互补折叠式共源共栅运算放大器.这个设计消除了6个外部偏置电压,减小了供电电压,并且提高了输出摆幅和开环增益,同时,使用这个方案还可以使芯片面积、功耗、偏置部分对噪声和串扰的灵敏度降低,最后描述了设计过程并给出了设计的仿真结果,证实该结构的可行性.【期刊名称】《现代电子技术》【年(卷),期】2006(029)016【总页数】3页(P4-6)【关键词】自偏压互补;折叠式共源共栅;运算放大器;噪声【作者】朱文龙;黄世震;林伟【作者单位】福州大学,福建,福州,350002;福建省微电子集成电路重点实验室,福建,福州,350002;福州大学,福建,福州,350002;福建省微电子集成电路重点实验室,福建,福州,350002;福州大学,福建,福州,350002;福建省微电子集成电路重点实验室,福建,福州,350002【正文语种】中文【中图分类】TN722.1近几年来移动电话、个人数字助理、便携式电子测量仪器等以电池供电的电子产品得到广泛的使用，迫切要求采用低电压，低功耗的电路来减少电池个数，延长电池的使用时间。
一个电路系统的总功耗近似等于电容充放电引起的开关功耗NCeqV2DD，静态电流功耗IoffVDD和瞬间短路电流功耗IshortVDD之和，即从该式可以看出电路的功耗直接与电源电压成正比，因此只有降低电源电压才能大幅度地降低电路的功耗［1］。
尽管降低电源电压可能造成电路通频带和电压摆幅一定程度的减少，但这一点可以通过电路优化设计克服。
降低电源电压带来的另一个好处是减少了电路正常工作所需的电池个数，也就减少了电子产品的体积，使他们更便于携带。
此外降低电源电压也使晶体管所承受的电压降低，增加了电路的稳定性。
一个电子产品一般都包括数字电路部分和模拟电路部分，数字电路的工作电压要求低，功耗较小；而模拟电路对电源电压的要求比数字电路高，功耗也比数字电路大，因此为了降低电路的功耗，实现模拟和数字电路都能工作在低电压下就很有必要设计出适应低电压的模拟电路。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
若输出级处于强反型区， 则推、拉电流间的关系
为：
２
２
’ % Ｉｐｕｓｈ － %α·’ Ｉｑ &&＋ ’ % Ｉｐｕｌｌ － %α·’ Ｉｑ &&
% & % & ＝２
Ｌ Ｗ
·
７
Ｗ Ｌ
·Ｉｑ
６
（８）
’ % & % & 其中： α＝１＋
Ｗ Ｌ
＋
６
Ｌ Ｗ
７
推、拉电流遵循式（ ８） ， 直到其中任一电流值超
过 Ｉｍａｘ：
ｈｔｔｐ： ／／ｗｗｗ．ｃｉｃｍａ ｇ．ｃｏｍ
２００７ ·９· （ 总第 １００ 期） ４１
设计
ＣＩＣ 中国集成电路
Ｃｈｉｎａ ｌｎｔｅ ｇｒａ ｔｅ ｄ Ｃｉｒｃｕｌｔ
模电平为：
Ｖｉｎ，ｍａｘ ＜ＶＤＤ－ Ｖｄｓａｔ１－ Ｖｔｈ，ｐ
（３ ）
由（ １） ￣（ ３） 式很明显可以看到工作在亚阈值
区比工作在饱和区的运放的输入共模范围要大得
２
Ｉｍａｘ＝α ·Ｉｑ
（ ９）
若推电流超出 Ｉｍａｘ ， Ｍ４ 关闭， 整个偏置电流 ＩＢ２ 都将流过 Ｍ８。则流过输出管 Ｍ５ 的电流为最小值。
此最小值可由下式得到：
２
Ｉｍｉｎ＝ %α－ ’ ２ ·%α－ １ &&·Ｉｑ
（ １０）
这 里 ， Ｍ６ 和 Ｍ７ 的 尺 寸 相 同 ， 最 小 电 流 约 为
静态电流。采用 Ｍ４、Ｍ８ 固定输出管栅极间电压， 这
样比采用电阻更节省电路面积， 同时降低了该栅极
间 电 压 对 电 源 、工 艺 的 敏 感 性［７］。
静态条件下， 电流 ＩＢ２ 平均分给 Ｍ４ 和 Ｍ８。为
补偿体效应的影响， 分别调节 Ｍ７－ Ｍ８ 和 Ｍ３－ Ｍ４， 使
它 们 分 别 具 有 相 等 的 栅 源 电 压 ， 则 Ｍ５－ Ｍ６ 和
的 偏 置 电 压 以 提 供 足 够 的 输 入 级 偏 置 电 流 。 ＰＭＯＳ
差分对 Ｍ１、Ｍ２ 工作在亚阈值区， 根据亚阈值区的
定义， 输入差分管 Ｍ１、Ｍ２ 的栅源电压：
ＶＳＧ＜ Ｖｔｈ，ｐ
（１ ）
则该电路的最大输入共模电平为：
Ｖｉｎ，ｍａｘ ≤ＶＤＤ－ Ｖｄｓａｔ５－ ＶＳＧ１
（２ ）
而工作在饱和区的运算放大电路的最大输入共
１． 引言
在生物科学、空间技术、电池供电设备以及各种 高阻抗传感器的应用中， 经常需要集成电路在低电 压 和 弱 电 流 的 条 件 下 工 作［１］。采 用 低 电 压 供 电 的 模 拟 电路不但能减少电路的功耗， 而且能增强电路的稳
定性［２］。因此， 低功耗乃至微功耗芯片的研制和生产 日益得到研究机构和生产部门的关注。
Ｘｉ’ａｎ， ７１００７１， Ｃｈｉｎａ） Ａｂｓｔｒ ａｃｔ： Ａ ｈｉｇｈ－ ｐｅｒｆｏｒｍａｎｃｅ ｌｏｗ－ ｖｏｌｔａｇｅ ａｎｄ ｌｏｗ－ ｐｏｗｅｒ ＣＭＯＳ Ｆｏｌｄｅｄ Ｃａｓｃｏｄｅ Ｏｐｅｒａｔｉｏｎａｌ Ａｍｐｌｉｆｉｅｒ ｉｓ ｄｅｓｉｇｎｅｄ ｉｎ ｔｈｉｓ ｐａｐｅｒ． Ｆｏｌｄｅｄ Ｃａｓｃｏｄｅ ｃｏｎｓｔｒｕｃｔｉｏｎ ｆｏｒ ｔｈｅ ｉｎｐｕｔ ｓｔａｇｅ ｉｓ ａｄｏｐｔｅｄ． Ｉｎ ｔｈｉｓ ｃｏｎｓｔｒｕｃｔｉｏｎ ＩＣＭＲ ｃａｎ ｂｅ ｏｐｔｉｍｉｚｅｄ ａｎｄ ｇａｉｎ ｃａｎ ｂｅ ｉｍｐｒｏｖｅｄ； Ｔｈｅ ｏｕｔｐｕｔ ｓｔａｇｅ ｉｓ ｂｉａｓｅｄ ｉｎ ｃｌａｓｓ ＡＢ． Ｔｈｅ ｗｈｏｌｅ ｃｉｒｃｕｉｔ ｉｓ ｓｉｍｕｌａｔｅｄ ｗｉｔｈ ＢＳＩＭ３Ｖ３ Ｓｐｉｃｅ ｍｏｄｅｌ ｉｎ Ｈｓｐｉｃｅ ｂａｓｅｄ ｏｎ ＴＳＭＣ ０．１８ｕｍ． ＨＳＰＩＣＥ ｓｉｍｕｌａｔｉｏｎ ｓｈｏｗｓ ｔｈａｔ ｔｈｉｓ ｓｔｒｕｃｔｕｒｅ ｈａｓ ａ ｓｉｇｎｉｆｉｃａｎｔｌｙ ｌｏｗｅｒ ｐｏｗｅｒ ｃｏｎｓｕｍｐｔｉｏｎ ， ｃｏｍｐａｒｅｄ ｔｏ ｔｈｅ ｔｒａｄｉｔｉｏｎａｌ ａｒｃｈｉｔｅｃｔｕｒｅｓ ， ｗｈｉｌｅ ｍａｉｎｔａｉｎｉｎｇ ａｌｍｏｓｔ ｔｈｅ ｓａｍｅ ｇａｉｎ ， ｂａｎｄｗｉｄｔｈ ａｎｄ ｏｔｈ－ ｅｒ ｋｅｙ ｐｅｒｆｏｒｍａｎｃｅｓ． Ａｔ ｐｒｅｓｅｎｔ， ｔｈｉｓ ａｍｐｌｉｆｉｅｒ ｈａｓ ａｌｒｅａｄｙ ｂｅｅｎ ａｐｐｌｉｅｄ ｔｏ １４ｂｉｔｓ ∑－ △Ａ／Ｄ． Ｋｅｙ ｗｏｒ ｄｓ： Ｏｐｅｒａｔｉｏｎａｌ ａｍｐｌｉｆｉｅｒ， Ｆｏｌｄｅｄ ｃａｓｃｏｄｅ， Ｃｌａｓｓ ＡＢ， Ｌｏｗ－ ｖｏｌｔａｇｅ ａｎｄ ｌｏｗ－ ｐｏｗｅｒ
０．３４Ｉｑ。Ｍ３－ Ｍ４， Ｍ７－ Ｍ８ 的体效应会使 Ｉｍｉｎ 稍微增大。 同 理 ， 也 可 解 释 若 拉 电 流 超 出 Ｉｍａｘ， 流 过 Ｍ１ 的 电 流 为最小值 Ｉｍｉｎ。
４２ （ 总第 １００ 期） ２００７ ·９·
抗， 有益于提高输入级的增益。电压 Ｖｂｉａ１ 、Ｖｂｉａ２ 、Ｖｂｉａ３ 、 Ｖｂｉａ４ 由偏置电路提供。为进一步提高输入共模范围，
该电路的主通路上的晶体管工作在亚阈值区域， 即
Ｍ１、Ｍ２ 工作在亚阈值区， 其他 ＭＯＳ 管出于匹配以
及工艺的考虑均偏置在饱和区。
首先分析电路的输入电压摆幅， 适当的设置 Ｍ５
设计
ＣＩＣ 中国集成电路
Ｃｈｉｎａ ｌｎｔｅ ｇｒａ ｔｅ ｄ Ｃｉｒｃｕｌｔ
一种低压低功耗 Ｃ ＭＯ Ｓ 折叠
－共源共栅运算放大器的设计 ＊
西安电子科技大学， 宽禁带半导体材料与器件教育部重点实验室 程春来 柴常春 唐重林
摘要： 本文设计了一种低压低功耗 ＣＭＯＳ 折叠 － 共源共栅运算放大器。该运放的输入级采用折叠 － 共源
２． 电路结构及设计考虑
ＣＭＯＳ 运算放大器主要由差分跨导级、高增益 级、ｒａｉｌ－ ｔｏ－ ｒａｉｌ 输出级、密勒补偿电路和偏置电路构 成， 通常采用二级放大结构。根据实际应用场合， 本 文重点关注低电源电压和低功耗两个因素， 为提高 信噪比， 要求输出摆幅能够达到 ｒａｉｌ－ ｔｏ－ ｒａｉｌ 的范围， 输入级共模电平最低能达到地电位， 最高应尽可能 大。下面具体就各部分电路进行分析与设计。
设计折叠 － 共源共栅运算放大电路， 若采用
图 １ 折叠 － 共源共栅输入级电路图
Ｍ１ 和 Ｍ２ 为 ＰＭＯＳ 差 分 输 入 对 ， Ｍ５ 为 输 入 对
提 供 偏 置 电 流 ， Ｍ８、Ｍ９ 与 Ｍ１、Ｍ２ 形 成 输 入 共 源 共
栅管。Ｍ３、Ｍ４、Ｍ６、Ｍ７ 构成的低压共源共栅电流镜
把双端输出转换成单端输出， 同时也提高了输出阻
共栅结构， 可以优化输入共模范围， 提高增益； 由于采用 ＡＢ 类推挽输出级， 实现了全摆幅输出， 并且大
大降低了功耗。采用 ＴＳＭＣ ０． １８μｍ ＣＭＯＳ 工艺， 基于 ＢＳＩ Ｍ３Ｖ３ Ｓｐｉ ｃｅ 模型， 用 Ｈｓ ｐｉ ｃｅ 对整个电路进行
仿真， 结果表明： 与传统结构相比， 此结构在保证增益、带宽等放大器重要指标的基础上， 功耗有了显著
４０ （ 总第 １００ 期） ２００７ ·９·
ｈｔｔｐ： ／／ｗｗｗ．ｃｉｃｍａ ｇ．ｃｏｍ
ＣＩＣ 中国集成电路 Ｃｈｉｎａ ｌｎｔｅ ｇｒａ ｔｅ ｄ Ｃｉｒｃｕｌｔ
设计
己经成为模拟 ＩＣ 设计中的制约因素之一， 设计方法 也面临着挑战。
为适应低压低功耗的设计要求， 本文基于超深 亚微米工艺， 设计了一个低压低功耗的 ＣＭＯＳ 折叠 － 共源共栅运算放大器单芯片， 在讨论了运放的工 作原理及特点的基础上， 采用 ＴＳＭＣ ０．１８μｍ ＣＭＯＳ 工艺， 基于 ＢＳＩＭ３Ｖ３ Ｓｐｉｃｅ 模型， 用 Ｈｓｐｉｃｅ 对整个电 路进行仿真， 结果表明： 与传统结构相比， 此结构在 保证增益、带宽等放大器重要指标的基础上， 功耗有 了显著的降低， 非常适合于低压低功耗应用。目前， 该放大器已在 １４ 位∑－ △模 ／ 数转换电路的设计中 得到应用。
Байду номын сангаасｇｍ＝
Ｉｄ ｎ·Ｖｔｈ
（ ５）
其中 ｎ 为 ＭＯＳ 管弱反型区斜率因子， 由上式可
以看到， 增加输入对的尾电流可以增加输入级跨导，
从而增加输入级的增益。
２． ２ ＡＢ 类前馈式推挽输出级
折叠共源共栅结构输入级的输出电阻很大， 同 时其输出摆幅也受到两个饱和电压降的限制。为了 克服这两个缺点， 同时能够在稳态或瞬态下提供足 够的输出电流， 采用前馈式 ＡＢ 类推挽输出结构， 它 能够在低压下实现全摆幅的输出， 并且可以保证在 低失真的情况下， 得到较高的电源效率。
ＣＨＥＮＧ Ｃｈｕｎｌａｉ， ＣＨＡＩ Ｃｈａｎｇｃｈｕｎ， ＴＡＮＧ Ｃｈｏｎｇｌｉｎ （Ｋｅｙ ｌａｂｏｒａｔｏｒｙ ｏｆ Ｍｉｎｉｓｔｒｙ ｏｆ Ｅｄｕｃａｔｉｏｎ ｆｏｒ Ｗｉｄｅ ｂａｎｄ－ ｇａｐ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｍａｔｅｒｉａｌｓ ａｎｄ Ｄｅｖｉｃｅ， Ｘｉｄｉａｎ ｕｎｉｖｅｒｓｉｔｙ，
运算放大器是模拟电路中最重要和最通用的单 元电路之一， 同时也是许多模拟系统和数模混合信 号系统中 的一个完 整模块［３］。随着 ＣＭＯＳ 工艺的不 断进步， 电源电压和特征尺寸持续减小， 运放的设计
＊西安应用材料创新基金资助项目（ Ｘｉ ’ａｎ Ａｐｐｌ ｉ ｅｄ Ｍａｔ ｅｒ ｉ ａｌ ｓ Ｉ ｎｎｏｖａｔ ｉ ｏｎ Ｆｕｎｄ） ＸＡ－ ＡＭ－ ２００５０３
的降低， 非常适合于低压低功耗应用。目前， 该放大器已应用于 １４ 位∑－ △模 ／ 数转换电路的设计中。
关键词： 运算放大器， 折叠 － 共源共栅， ＡＢ 类输出， 低压低功耗
中图分类号： ＴＮ４０２
文献标识码： Ａ
Ｄｅｓｉｇｎ ｏｆ ａ ｌｏｗ－ ｖｏｌｔａｇｅ ａｎｄ ｌｏｗ－ ｐｏｗｅｒ ＣＭＯＳ Ｆｏｌｄｅｄ Ｃａｓｃｏｄｅ Ｏｐｅｒａｔｉｏｎａｌ Ａｍｐｌｉｆｉｅｒ