各种晶圆级制程的封装技术比较表

晶圆级扇出型封装工艺详解

扇出型晶圆级封装技术采取在芯片尺寸以外的区域做I/O接点的布线设计，提高I/O接点数量。

采用RDL工艺让芯片可以使用的布线区域增加，充分利用到芯片的有效面积，达到降低成本的目的。

扇出型封装技术完成芯片锡球连接后，不需要使用封装载板便可直接焊接在印刷线路板上，这样可以缩短信号传输距离，提高电学性能。

扇出型晶圆级封装技术的优势在于能够利用高密度布线制造工艺，形成功率损耗更低、功能性更强的芯片封装结构，让系统级封装（System in a Package, SiP）和3D芯片封装更愿意采用扇出型晶圆级封装工艺。

第一代FOWLP技术是由德国英飞凌（Infineon）开发的嵌入式晶圆级球栅阵列（Embedded Wafer Level Ball Grid Array, eWLB）技术（见图1），随后出现了台积电（TSMC）的整合式扇出型晶圆级封装（Integrated Fan-Out Package, InFO）技术和飞思卡尔（Freescale）的重分布芯片封装（Redistributed Chip Package, RCP）技术等。

由于其成本相对较低，功能性强大，所以逐步被市场接受，例如苹果公司（Apple）已经在A12处理器采用扇出型封装进行量产。

同时其不仅在无线领域发展迅速，现在也正渗透进汽车和医疗应用，相信未来我们生活中的大部分设备都会采用扇出型晶圆级封装工艺。

图1 英飞凌eWLB工艺技术示例图传统的封装技术如倒装封装、引线键合等，其信号互连线的形式包括引线、通孔、锡球等复杂的互连结构。

这些复杂的互连结构会影响芯片信号传输的性能。

在扇出型封装中（见图2），根据重布线的工序顺序，主要分为先芯片（Chip first）和后芯片（Chip last）两种工艺，根据芯片的放置方式，主要分为面朝上（Face up）和面朝下（Face down）两种工艺，综合上述四种工艺，封装厂根据操作的便利性，综合出以下三种组合工艺，分别是面朝上的先芯片处理（Chip first-face up）、面朝下的先芯片处理（Chip first-face down）和面朝下的后芯片处理（Chip last-face down）。

晶圆级封装(WLP)方案(一)

晶圆级封装（WLP）方案一、实施背景随着微电子产业的快速发展，封装技术正面临着严峻的挑战。

传统的封装技术由于尺寸大、电性能和热性能较差等问题，已经难以满足高性能集成电路的封装需求。

而晶圆级封装（WLP）技术的出现，为产业结构的改革提供了新的解决方案。

二、工作原理晶圆级封装（WLP）是一种将集成电路直接封装在晶圆片上的技术。

它通过在晶圆片上制造出多个集成电路，然后通过切割和封装，将这些集成电路分别封装在独立的封装体中。

具体来说，WLP技术首先在晶圆片上制造出多个集成电路，这些集成电路可以是数字电路、模拟电路、混合信号电路等。

然后，使用切割机将晶圆片切割成单个集成电路，再将这些集成电路分别封装在独立的封装体中。

三、实施计划步骤1.设备采购：需要采购制造集成电路所需的设备，如光刻机、刻蚀机、薄膜沉积设备等。

2.工艺研发：需要研发适合WLP技术的制造工艺，包括光刻工艺、刻蚀工艺、薄膜沉积工艺等。

3.样品制作：在研发阶段，需要制作样品以验证工艺的可行性。

4.测试与验证：对制作的样品进行测试和验证，确保其性能符合要求。

5.批量生产：当样品测试通过后，可以开始批量生产。

四、适用范围WLP技术适用于各种高性能集成电路的封装，如CPU、GPU、FPGA等。

它具有以下优点：1.体积小：由于WLP技术将集成电路直接封装在晶圆片上，因此可以大大减小封装体积。

2.电性能和热性能优异：WLP技术可以提供更好的电性能和热性能，从而提高集成电路的性能和可靠性。

3.制造成本低：由于WLP技术可以在晶圆片上制造多个集成电路，因此可以分摊制造成本，降低单个集成电路的制造成本。

4.可扩展性强：WLP技术可以轻松扩展到更大的晶圆尺寸和更高的产量。

五、创新要点1.制造工艺的创新：WLP技术需要研发适合其特点的制造工艺，包括光刻工艺、刻蚀工艺、薄膜沉积工艺等。

2.封装技术的创新：WLP技术需要开发新的封装技术，以实现集成电路的高性能、小型化和可靠性。

芯片封装类型图解

芯片封装类型图解本文介绍了常见的集成电路封装形式，包括BGA、CPGA、FBGA、JLCC、LDCC、LQFP100L、PCDIP、PLCC、PPGA、PQFP、TQFP100L、TSBGA217L、TSOP、CSP、SIP、ZIP、S-DIP、SK-DIP、PGA、SOP、MSP和QFP等。

SIP是单列直插式封装，引脚在芯片单侧排列，与DIP基本相同。

ZIP是Z型引脚直插式封装，引脚比SIP粗短些，节距等特征也与DIP基本相同。

S-DIP是收缩双列直插式封装，引脚在芯片两侧排列，引脚节距为1.778mm，芯片集成度高于DIP。

SK-DIP是窄型双列直插式封装，除了芯片的宽度是DIP的1/2以外，其它特征与DIP相同。

PGA是针栅阵列插入式封装，封装底面垂直阵列布置引脚插脚，插脚节距为2.54mm或1.27mm，插脚数可多达数百脚，用于高速的且大规模和超大规模集成电路。

SOP是小外型封装，表面贴装型封装的一种，引脚端子从封装的两个侧面引出，字母L状，引脚节距为1.27mm。

MSP是微方型封装，表面贴装型封装的一种，又叫QFI等，引脚端子从封装的四个侧面引出，呈I字形向下方延伸，没有向外突出的部分，实装占用面积小，引脚节距为1.27mm。

QFP是四方扁平封装，表面贴装型封装的一种，引脚端子从封装的两个侧面引出，呈L字形，引脚节距为1.0mm、0.8mm、0.65mm、0.5mm、0.4mm、0.3mm，引脚可达300脚以上。

SVP是一种表面安装型垂直封装，其引脚端子从封装的一个侧面引出，中间部位弯成直角并与PCB键合，适用于垂直安装，实装占有面积很小。

其引脚节距为0.65mm和0.5mm。

LCCC是一种无引线陶瓷封装载体，其四个侧面都设有电极焊盘而无引脚，适用于高速、高频集成电路封装。

PLCC是一种无引线塑料封装载体，适用于高速、高频集成电路封装，是一种塑料封装的LCC。

SOJ是一种小外形J引脚封装，其引脚端子从封装的两个侧面引出，呈J字形，引脚节距为1.27mm。

扇出型晶圆级封装技术国内外对比

扇出型晶圆级封装技术国内外对比
扇出型晶圆级封装技术（Fan-Out Wafer Level Packaging，FOWLP）是一种先进的封装技术，它将多个芯片集成在一个封装体内，以提高系统的性能和可靠性。

这种技术特别适用于便携式消费电子领域，如智能手机、平板电脑等。

在国内外对比方面，扇出型晶圆级封装技术的发展都呈现出蓬勃的态势。

国内方面，随着半导体产业的快速发展，一些企业如中芯长电、盛合晶微等已经开始投入研发和生产扇出型晶圆级封装技术。

其中，盛合晶微在2022年8月份正式投产了RDL重布线扇出型晶圆级封装产线，这标志着在国内率先成功实现以晶圆级扇出封装代替传统的基板封装。

与此同时，国外在扇出型晶圆级封装技术方面也取得了显著的进展。

例如，Amkor和日月光（ASE）等封测代工厂已经能够提供封装尺寸为1×1mm～12×12mm的扇出封装技术，并正在研发更大尺寸的封装技术。

此外，一些国际知名的半导体企业如英飞凌（Infineon）、高通等也在积极投入研发和生产扇出型晶圆级封装技术。

在技术方面，国内外都面临着一些挑战。

例如，封装厚度的减薄、异质材料间热膨胀系数（CTE）失配导致的晶圆翘曲（Warpage）、加热冷却、晶圆模塑化合物膨胀收缩导致芯片偏移（Die shift）以及多道制程累积的残余应力导致材料间界面分层甚至破裂等问题都需要解决。

此外，焊点实现芯片和PCB板互连是整个封装结构中最关键、薄弱的地方，也是技术研发的重点之一。

总体来说，国内外在扇出型晶圆级封装技术方面都取得了显著的进展，但仍需要不断研发和创新来克服技术挑战和提高封装性能。

(整理)最全的芯片封装方式图文对照

芯片封装方式大全各种IC封装形式图片精品文档精品文档精品文档精品文档精品文档精品文档精品文档精品文档精品文档精品文档精品文档精品文档精品文档精品文档各种封装缩写说明BGA精品文档BQFP132BGA精品文档BGA精品文档BGABGA精品文档BGACLCCCNR精品文档PGADIPDIP-tabBGA精品文档DIPTOFlat Pack精品文档HSOP28TO精品文档精品文档TOJLCCLCCCLCC(ceramic leaded chip carrier) 带引脚的陶瓷芯片载体，表面贴装型封装之一，引脚从封装的四个侧面引出，呈丁字形。

带有窗口的用于封装紫外线擦除型EPROM 以及带有EPROM 的微机电路等。

此封装也称为 QFJ 、QFJ －G(见QFJ)。

BGALQFPDIP精品文档PGAPLCCPQFP精品文档DIPLQFP精品文档LQFP精品文档PQFPQFP精品文档QFPTQFPBGA精品文档SC-70 5LDIP精品文档SIPSOSOH精品文档SOJSOJ精品文档SOPTO精品文档SOPSOP精品文档CANTOTO精品文档TOTO3CAN精品文档CANCANCANCAN精品文档TO8TO92CAN精品文档CANTSOPTSSOP or TSOP精品文档BGABGAZIP精品文档PCDIP以下封装形式未找到相关图片，仅作简易描述，供参考：DIM单列直插式，塑料例如：MH88500QUIP蜘蛛脚状四排直插式，塑料例如：NEC7810DBGA BGA系列中陶瓷芯片例如：EP20K400FC672-3CBGA BGA系列中金属封装芯片例如： EP20K300EBC652-3MODULE方形状金属壳双列直插式例如：LH0084RQFP QFP封装系列中，表面带金属散装体例如：EPF10KRC系列DIMM电路正面或背面镶有LCC封装小芯片，陶瓷，双列直插式例如：X28C010DIP-BATTERY电池与微型芯片内封SRAM芯片，塑料双列直插式例如：达拉斯SRAM系列（五）按用途分类集成电路按用途可分为电视机用集成电路。

先进封装技术完整版

先进封装技术目录：1.BGA技术2.CSP封装技术1倒装焊技术1晶圆级封装技术(WLP) 13D封装技术1SiP1柔性电子2.CSP封装技术WB －CSP 剖面示意图和外形图CSP•什么是CSP?─CSP--Chip Scale (Size) Package ─封装外壳的尺寸不超过裸芯片尺寸1.2倍(JEDEC 等共同制定的标准)─按互连方式，CSP 可分为WB 和FC 两种─缺乏标准化─引脚间距: 1.0, 0.75, 0.5mm 1.有效减小封装厚度和面积，利于提高组装密度2.有效降低电容、电感的寄生效应，大幅提高电性能3. 可利用原有的表面安装设备和材料4.散热性能优良特点:•结构特征─在IC的引出焊区的基础上,将引脚再分布(redistribution)─结构主要包括IC芯片, 互连层,保护层及焊球(凸点)刚性基板CSP引线框架式CSP焊区阵列式CSP2. CSP封装技术– 微小模塑封型CSP•微小模塑封型CSP①结构①结构②工艺再布线工艺流程•几种CSP互连的比较•CSP技术的应用情况•CSP发展仍需解决的问题：– 产品标准化问题– 二次布线技术– 封装材料– 组装CSP产品的印制电路板问题– 成本控制3. 倒装焊技术4. 晶圆级封装(Wafer level packaging)4.晶圆级封装•定义在通常制作IC芯片的Al焊区完成后，继续完成CSP的封装制作，称之为晶圆级CSP（WLCSP),又称作晶圆级封装。

它是一种以BGA技术为基础，是一种经过改进和提高的CSP，综合了BGA、CSP的技术优势。

•WLP 的主要技术种类•工艺5. 3D封装技术5. 3D封装技术• 3D封装的基本概念3D封装技术又称立体封装技术。

与传统封装技术相比，在原有基础上向Z方向即向空间发展的微电子封装高密度化。

• 3D封装技术的特点：– 更有效的利用基板，提高硅效率– 通过更短的互联获得更高的电性能– 有效降低系统成本•3D封装的主要类型：─ 芯片堆叠封装（Die stacking)以芯片叠层为特色，在单一封装衬底上叠加上两层或者多层芯片Samsung公司 6－Die 叠层封装芯片–封装体堆叠（Package stacking)在其内部经过完整测试的封装被堆叠到另一个经过完整测试的封装上部–晶圆级堆叠(Wafer-level stacking)3-D晶圆堆叠是通过对具有特殊功能的完整晶圆的生产达到的，这些晶圆垂直互连。

晶圆级封装技术说课讲解

早期的WLP 选用BCB（Benzocyclobutene,苯并环丁烯）作为重布线的聚合物薄膜，但受制于低机械性能（低断裂伸长率和拉伸强度）和高工艺成本（需要打底粘合层adhesion promoter），促使材料商开发PI 和PBO（Polybenzoxazole，聚苯并噁唑）。
重布线层（RDL）的目的是对芯片的铝焊区位置进行重新布局，使新焊区满足对焊料球最小间距的要求，并使新焊区按照阵列排布。
第二种结构如图(b)所示，焊球置于在RDL 层上，并通过2 层聚合物介质层与Si 芯片相连，此种结构中没有焊点下金属层。两层聚合物层作为钝化和再布线层。这种结构不同于第一种结构，尽管两种结构均有再布线层。如图b所示，高分子介电薄膜层置于焊球和硅衬底。这种高分子层能够作为缓冲层来降低由于温度变化所引起的PCB 和硅的热失配产生的热-机械应力。这种 WLP 结构能拓展到间距为0.5 mm 的12×12焊球阵列。
所示为典型的晶圆凸点制作的工艺流程。首先在晶圆上完成UBM 层的制作。然后沉积厚胶并曝光，为电镀焊料形成模板。电镀之后，将光刻胶去除并刻蚀掉暴露出来的UBM 层。最后一部工艺是再流，形成焊料球。
电镀技术可以实现很窄的凸点节距并维持高产率。并且该项技术应用范围也很广，可以制作不同尺寸、节距和几何形状的凸点，电镀技术已经越来越广泛地在晶圆凸点制作中被采用，成为最具实用价值的方案。
不同的WLP 结构
第三种WLP 结构如图(c)所示，是在图（b)结构的基础上，添加了UBM 层。由于添加了这种UBM 层，相应增加了制造成本。这种UBM 能稍微提高热力学性能。
图（d）所示的第四种WLP 结构，采用了铜柱结构，首先电镀铜柱，接着用环氧树脂密封。

40种常用的芯片封装技术

40种常用的芯片封装技术封装，Package，是把集成电路装配为芯片最终产品的过程，简单地说，就是把Foundry生产出来的集成电路裸片（Die）放在一块起到承载作用的基板上，把管脚引出来，然后固定包装成为一个整体。

作为动词，“封装”强调的是安放、固定、密封、引线的过程和动作；作为名词，“封装”主要关注封装的形式、类别，基底和外壳、引线的材料，强调其保护芯片、增强电热性能、方便整机装配的重要作用。

1、芯片面积与封装面积之比为提高封装效率，尽量接近1：1；2、引脚要尽量短以减少延迟，引脚间的距离尽量远，以保证互不干扰，提高性能；3、基于散热的要求，封装越薄越好。

封装主要分为DIP双列直插和SMD贴片封装两种。

从结构方面，封装经历了最早期的晶体管TO（如TO-89、TO92）封装发展到了双列直插封装，随后由PHILIP公司开发出了SOP小外型封装，以后逐渐派生出SOJ（J型引脚小外形封装）、TSOP（薄小外形封装）、VSOP（甚小外形封装）、SSOP（缩小型SOP）、TSSOP（薄的缩小型SOP）及SOT（小外形晶体管）、SOIC（小外形集成电路）等。

从材料介质方面，包括金属、陶瓷、塑料，很多高强度工作条件需求的电路如军工和宇航级别仍有大量的金属封装。

1、BGA封装（ball grid array）球形触点陈列，表面贴装型封装之一。

在印刷基板的背面按陈列方式制作出球形凸点用以代替引脚，在印刷基板的正面装配 LSI 芯片，然后用模压树脂或灌封方法进行密封。

也称为凸点陈列载体（PAC）。

引脚可超过200，是多引脚LSI 用的一种封装。

封装本体也可做得比QFP（四侧引脚扁平封装）小。

例如，引脚中心距为1．5mm 的360引脚 BGA 仅为31mm 见方；而引脚中心距为0．5mm 的304 引脚QFP 为40mm 见方。

而且 BGA不用担心 QFP 那样的引脚变形问题。

该封装是美国Motorola 公司开发的，首先在便携式电话等设备中被采用，今后在美国有可能在个人计算机中普及。

一文看懂半导体制造工艺中的封装技术

一文看懂半导体制造工艺中的封装技术共读好书半导体制造工艺流程半导体制造的工艺过程由晶圆制造（Wafer Fabr ication）、晶圆测试（wafer Probe/Sorting)、芯片封装（Assemble）、测试（T est）以及后期的成品（Finish Goods）入库所组成。

半导体器件制作工艺分为前道和后道工序，晶圆制造和测试被称为前道（Front End）工序，而芯片的封装、测试及成品入库则被称为后道（Back End）工序，前道和后道一般在不同的工厂分开处理。

前道工序是从整块硅圆片入手经多次重复的制膜、氧化、扩散，包括照相制版和光刻等工序，制成三极管、集成电路等半导体元件及电极等，开发材料的电子功能，以实现所要求的元器件特性。

后道工序是从由硅圆片分切好的一个一个的芯片入手，进行装片、固定、键合联接、塑料灌封、引出接线端子、按印检查等工序，完成作为器件、部件的封装体，以确保元器件的可靠性，并便于与外电路联接。

半导体制造工艺和流程晶圆制造晶圆制造主要是在晶圆上制作电路与镶嵌电子元件（如电晶体、电容、逻辑闸等），是所需技术最复杂且资金投入最多的过程。

以微处理器为例，其所需处理步骤可达数百道，而且所需加工机器先进且昂贵。

虽然详细的处理程序是随着产品种类和使用技术的变化而不断变化，但其基本处理步骤通常是晶圆先经过适当的清洗之后，接着进行氧化及沉积处理，最后进行微影、蚀刻及离子植入等反复步骤，最终完成晶圆上电路的加工与制作。

晶圆测试晶圆经过划片工艺后，表面上会形成一道一道小格，每个小格就是一个晶片或晶粒（Die），即一个独立的集成电路。

在一般情况下，一个晶圆上制作的晶片具有相同的规格，但是也有可能在同一个晶圆上制作规格等级不同的晶片。

晶圆测试要完成两个工作：一是对每一个晶片进行验收测试，通过针测仪器（Probe）检测每个晶片是否合格，不合格的晶片会被标上记号，以便在切割晶圆的时候将不合格晶片筛选出来；二是对每个晶片进行电气特性（如功率等）检测和分组，并作相应的区分标记。

40种常用的芯片封装技术

40种常用的芯片封装技术封装，Package，是把集成电路装配为芯片最终产品的过程，简单地说，就是把Foundry生产出来的集成电路裸片（Die）放在一块起到承载作用的基板上，把管脚引出来，然后固定包装成为一个整体。

作为动词，“封装”强调的是安放、固定、密封、引线的过程和动作；作为名词，“封装”主要关注封装的形式、类别，基底和外壳、引线的材料，强调其保护芯片、增强电热性能、方便整机装配的重要作用。

1、芯片面积与封装面积之比为提高封装效率，尽量接近1：1；2、引脚要尽量短以减少延迟，引脚间的距离尽量远，以保证互不干扰，提高性能；3、基于散热的要求，封装越薄越好。

封装主要分为DIP双列直插和SMD贴片封装两种。

从结构方面，封装经历了最早期的晶体管TO（如TO-89、TO92）封装发展到了双列直插封装，随后由PHILIP公司开发出了SOP小外型封装，以后逐渐派生出SOJ（J型引脚小外形封装）、TSOP（薄小外形封装）、VSOP（甚小外形封装）、SSOP（缩小型SOP）、TSSOP（薄的缩小型SOP）及SOT（小外形晶体管）、SOIC（小外形集成电路）等。

从材料介质方面，包括金属、陶瓷、塑料，很多高强度工作条件需求的电路如军工和宇航级别仍有大量的金属封装。

1、BGA 封装（ball grid array）球形触点陈列，表面贴装型封装之一。

在印刷基板的背面按陈列方式制作出球形凸点用以代替引脚，在印刷基板的正面装配LSI 芯片，然后用模压树脂或灌封方法进行密封。

也称为凸点陈列载体（PAC）。

引脚可超过200，是多引脚LSI 用的一种封装。

封装本体也可做得比QFP（四侧引脚扁平封装）小。

例如，引脚中心距为1．5mm 的360引脚BGA 仅为31mm 见方；而引脚中心距为0．5mm 的304 引脚QFP 为40mm 见方。

而且BGA。

晶圆级芯片规模封装

晶圆级芯片规模封装1.引言1.1 概述晶圆级芯片规模封装技术是现代微电子产业快速发展和集成电路封装技术进步的重要推动力之一。

它是将芯片和尺寸较大的电子元器件集成到一个整体封装中，使其更加紧凑和高效。

在晶圆级芯片规模封装中，同时实现了芯片封装和尺寸较大部件的集成，为芯片提供了更好的保护，提高了产品的可靠性和性能。

随着科技的进步和市场需求的不断变化，人们对晶圆级芯片规模封装技术的要求也越来越高。

在晶圆级芯片规模封装领域，主要有几个核心关键技术。

首先是多芯片系统封装技术，即在一个封装中集成多个芯片。

这种技术可以提高系统的整体性能，并减小产品的尺寸和重量。

其次是高速射频封装技术，用于处理高频信号的传输和射频电路的保护。

这种技术在通信和无线网络等领域具有广泛的应用前景。

另外，晶圆级芯片规模封装还需要考虑封装材料的选择和优化，以及封装工艺的开发和改进。

晶圆级芯片规模封装技术不仅在电子产品中得到广泛应用，而且在汽车电子、工业控制和医疗设备等领域也有重要的地位。

封装技术的不断创新和进步，推动了集成电路的发展和应用范围的扩大。

未来，随着芯片尺寸的不断缩小和多功能芯片的需求增加，晶圆级芯片规模封装技术将迎来更多的挑战和机遇。

在本文中，我们将探讨晶圆级芯片规模封装技术的发展现状和趋势，介绍相关的关键技术和应用领域，并展望未来的发展方向。

通过对晶圆级芯片规模封装技术的深入了解和研究，我们可以更好地把握行业的动态，为我国微电子产业的发展做出贡献。

1.2 文章结构文章结构部分的内容可以包括以下内容：文章结构部分主要介绍了本篇文章的整体结构，以帮助读者更好地理解和阅读文章内容。

具体内容如下：本文主要从以下几个方面展开讨论：引言、正文和结论。

1. 引言部分：引言部分将对晶圆级芯片规模封装进行概述，介绍其背景和基本概念，以便读者能够了解文章的研究对象和背景知识。

同时，还会对文章的整体结构进行简要介绍，以便读者大致了解文章的组织和内容安排。

晶圆级封装技术共25页PPT

❖ 知识就是财富 ❖ 丰富你的人生
71、既然我已经踏上这条道路，那么，任何东西都不应妨碍我沿着这条路走下去。——康德 72、家庭成为快乐的种子在外也不致成为障碍物但在旅行之际却是夜间的伴侣。——西塞罗 73、坚持意志伟大的事业需要始终不渝的精神。——伏尔泰 74、路漫漫其修道远，吾将上下而求索。——屈原 75、法律有权打破平静。——马·格林 47、在一千磅法律里，没有一盎司仁爱。— —英国
48、法律一多，公正就少。——托·富勒 49、犯罪总是以惩罚相补偿；只有处罚才能使犯罪得到偿还。— —达雷尔
50、弱者比强者更能得到法律的保护。—— 威·厄尔
谢谢你的阅读

(整理)最全的芯片封装方式图文对照.

芯片封装方式大全各种IC 封装形式图片BGABall Grid Array EBGA 680L LBGA 160L QFPQuad Flat Package BQFP(quad flat package with bumper)带缓冲垫的四侧引脚扁平封装。

QFP 封装之一，在封装本体的四个角设置突起(缓冲垫) 以防止在运送过程中引脚发生弯曲变形。

美国半导体厂家主要在微处理器和ASIC 等电路中采用此封装。

引脚中心距0.635mm，引脚数从84 到196 左右(见QFP)。

TQFP 100LSBGA精品文档PBGA 217LPlastic Ball Grid Array SBGA 192LTSBGA 680L SC-70 5LSDIPSIPSingle Inline PackageSOSmall Outline Package精品文档CLCCCNRCommunication and Networking Riser Specification Revision 1.2CPGACeramic Pin Grid Array SOJ 32LSOJSOP EIAJ TYPE II 14L SOT220精品文档DIPDual Inline PackageDIP-tabDual Inline Package with Metal HeatsinkFBGAFDIP SSOP 16L SSOPTO18精品文档FTO220 Flat Pack HSOP28TO220 TO247 TO264精品文档ITO220 ITO3p JLCC LCC TO3 TO5 TO52 TO71精品文档LDCC LGA LQFP PCDIP TO72 TO78 TO8 TO92精品文档PGAPlastic Pin Grid ArrayPLCC详细规格PQFPPSDIP TO93TO99TSOPThin Small Outline PackageTSSOP or TSOP IIThin Shrink Outline Package精品文档LQFP 100L详细规格METAL QUAD 100L 详细规格PQFP 100L详细规格uBGAMicro Ball Grid ArrayuBGAMicro Ball Grid ArrayZIPZig-Zag Inline Package精品文档QFPQuad Flat Package SOT220SOT223 SOT223TEPBGA 288L TEPBGAC-Bend LeadCERQUADCeramic Quad Flat Pack详细规格精品文档SOT23SOT23/SOT323 SOT25/SOT353 SOT26/SOT363 SOT343Ceramic CaseLAMINATE CSP 112L Chip Scale Package 详细规格Gull Wing Leads LLP 8La详细规格PCI 32bit 5V精品文档SOT523 SOT89 SOT89Peripheral Component Interconnect 详细规格PCI 64bit 3.3VPCMCIAPDIP精品文档Socket 603FosterLAMINATE TCSP 20L Chip Scale PackageTO252PLCC详细规格SIMM30Single In-line Memory Module SIMM72Single In-line Memory Module SIMM72Single In-lineSLOT 1For intel Pentium II Pentium III & Celeron CPU精品文档TO263/TO268SO DIMMSmall Outline Dual In-line Memory ModuleSOCKET 370For intel 370 pin PGA Pentium III & Celeron CPU SLOT AFor AMD Athlon CPU SNAPTKSNAPTKSNAPZPSOH精品文档SOCKET 423For intel 423 pin PGA Pentium 4CPUSOCKET 462/SOCKET AFor PGA AMD Athlon & DuronCPUSOCKET 7For intel Pentium & MMXPentium CPU精品文档各种封装缩写说明BGA 精品文档BQFP132BGA精品文档BGA 精品文档BGABGA 精品文档BGACLCCCNR 精品文档PGADIPDIP-tabBGA精品文档DIPTOFlat Pack 精品文档HSOP28TO精品文档TOJLCCLCCCLCC(ceramic leaded chip carrier)带引脚的陶瓷芯片载体，表面贴装型封装之一，引脚从封装的四个侧面引出，呈丁字形。

晶圆级芯片封装技术

重布线技术的作用
• 再分布技术就是在器件表面重新布置I/O 焊盘。传统芯片的焊盘设计通常为四周分布，以便进行引线键合，焊盘分布很难满足凸点制备的工艺要求，因此为了满足倒装工艺，需要进行焊盘再分布。芯片焊盘设计为阵列分布，如果分布不合理或者使用的凸点制备工艺不同仍然不能满足倒装焊工艺时，可以通过焊盘再分布技术实现倒装。
• 在所有的薄膜应用中最好采用聚合物，是由于其非常低的介电常数和最小的损耗角正切值。
• 与干蚀刻材料相比，采用光敏聚合物，要求更少的工艺处理步骤（可进行光刻），因此节省成本。
焊料凸点制作工艺
• 焊点制作可采用蒸发法、化学镀法、电镀法、置球法和和焊膏模板印制法等。目前仍以电镀法用得较多,该法2019年约占所有焊料凸点制作法的70%（含金焊点制作）, 其次是蒸发法（高铅）,约占22.5%, 再者为焊膏模板印制法, 约占5.5%。但因焊膏模板印制法制作焊料凸点比较简便, 自动化程度较高, 成本也较低, 故该法将会被较多地采用。
• WL-CSP是在圆片前道工序完成后, 直接对圆片
利用半导体工艺进行后道工序, 再切割分离成单个器件。因此, 采用WL-CSP能使产品直接从制造商转入用户手中作全面测试。该项技术不但适应于现有的标准表面贴装技术(SMT)设备, 而且也解决了优质芯片问题。
• 圆片级器件和SMT进行大批量封装WL-CSP的封装效率可达90%以上.
晶圆级芯片封装技术（WL-CSP)
游凯
• 一、晶圆级芯片封装的定义 • 二、晶圆级芯片封装工艺 • 三、晶圆级芯片封装的可靠性
晶圆级芯片封装的定义
• 根据定义，晶圆级芯片封装就是芯片尺寸的封装，其尺寸与芯片原尺寸相同。基本概念是，在制造后，通常在测试之前，马上取出晶片，再增加一些步骤(金属和电介质层)产生一种结构，就可将产品组装到电路板上。

介绍各种芯片封装形式的特点和优点

介绍各种芯片封装形式的特点和优点。

常见的封装材料有：塑料、陶瓷、玻璃、金属等，现在基本采用塑料封装。

按封装形式分：普通双列直插式，普通单列直插式，小型双列扁平，小型四列扁平，圆形金属，体积较大的厚膜电路等。

由于电视、音响、录像集成电路的用途、使用环境、生产历史等原因，使其不但在型号规格上繁杂，而且封装形式也多样。

我们经常听说某某芯片采用什么什么的封装方式，比如，我们看见过的电板，存在着各种各样不同处理芯片，那么，它们又是是采用何种封装形式呢并且这些封装形式又有什么样的技术特点以及优越性呢那么就请看看下面的这篇文章，将为你介绍各种芯片封装形式的特点和优点。

1) 概述常见的封装材料有：塑料、陶瓷、玻璃、金属等，现在基本采用塑料封装。

按封装形式分：普通双列直插式，普通单列直插式，小型双列扁平，小型四列扁平，圆形金属，体积较大的厚膜电路等。

按封装体积大小排列分：最大为厚膜电路，其次分别为双列直插式，单列直插式，金属封装、双列扁平、四列扁平为最小。

两引脚之间的间距分：普通标准型塑料封装，双列、单列直插式一般多为±m m，其次有2mm（多见于单列直插式）、±（多见于缩型双列直插式）、±，或±(多见于单列附散热片或单列V型)、±(多见于双列扁平封装)、1±(多见于双列或四列扁平封装)、±～(多见于四列扁平封装)、±(多见于四列扁平封装)。

双列直插式两列引脚之间的宽度分：一般有～、、、等数种。

双列扁平封装两列之间的宽度分（包括引线长度：一般有6～±mm、、～等。

四列扁平封装40引脚以上的长×宽一般有：10×10mm(不计引线长度)、×±(包括引线长度)、×±(包括引线长度)、×±(不计引线长度)、14×14±（不计引线长度）等。

晶圆级封装（WLCSP）倒片封装（Flip-Chip）

晶圆级封装（WLCSP）倒片封装（Flip-Chip）
来源：芯苑
受电子产品的小、轻、薄的驱动，封装领域也是不断开发出新的封装type。

上一章就有说到CSP封装就是比较革命性的产品，Size是裸芯片的1.2倍甚至同等大小，尤其随着移动电子的兴起，这种裸芯片封装(Wafer Level CSP)封装已经是最小最省钱的封装方式了，虽然前期需要RDL的光罩费用，但是它省去了Leadframe的费用，直接solder bump焊接到主板上即可。

CSP(Chip-Scale or Chipe-Size Package)的concept起源于1990s，follow的是IPC/JEDEC J-STD-012标准，它主要应用于Low pin count的EEPROMs、ASICs 以及microprocessors (MCU)等，尤其当Wafer越大而Die又越小的时候，其成本会更有优势。

CSP封装主要的步骤为：把die mount到epoxy interposer上，再用wire bond (gold or Al)将PAD和基板连接起来，第三步用Molding Plastic封装保护Die和Wire，最后再将Solder ball贴到Interposer底部。