vc33

第一讲VC33的电源设计这里主要结合实际项目来讲解VC33的最小系统设计，这一讲为电源电路设计，主要分为一下几个部分进行：DSP系统需要的电源种类DSP系统电源供电的特殊要求：上电次序数字/模拟混合系统电源处理方法电源电路设计及器件选型电源在PCB设计时的一些注意事项1、给TI DSP供电TI DSP有5类典型电源引脚：CPU核电源引脚I/O电源引脚PLL电路电源引脚Flash编程电源引脚（仅C2000系列DSP有）模拟电路电源引脚（仅C2000系列DSP有）2、上电次序CPU内核先于I/O上电，后于I/O掉电（TMS320F281X例外，刚好相反）CPU内核与I/O供电应尽可能同时，二者时间相差不能太长（一般不能>1s，否则会影响器件的寿命或损坏器件）为了保护DSP器件，应在内核电源与I/O电源之间加一肖特基二极管3、数字与模拟部分单独供电最后通过磁珠接在一点即可4、电源电路设计主要的考虑因素用哪种类型的电源器件：转换效率、成本和空间输入电压输出电压（输出电压是否可调、输出电压的路数）输出电流控制/状态：EN控制、PowerGood状态5、电源器件选型这里列出一些常用的LDO，供大家在设计时选择双路输出输入电压输出电压输出电流辅助功能TPS767D318： 5V 3.3V/1.8V 1A/1A ENTPS767D301： 5V 3.3V/可调 1A/1A EN单路输出TPS76333： 5V 3.3V 150mA ENTPS76801： 5V 可调 1A EN、PGTPS75701： 5V 可调 3A EN、PGTPS75501： 5V 可调 5A EN、PG我在做VC33设计中用到的电源器件是双路输出的TPS767D318。

实际中的连接电路大家可以参照Datasheet。

6、电源在PCB时的注意事项数字地、模拟地分开，单点连接强烈推荐采用多层板，为电源和地分别安排专用的层同层上的多个电源、地用隔离带分割每个电源引脚附近放置10～100nF旁路滤波电容，以平滑电源的波动在PCB四周均匀分布一些4.7～10uF大电容旁路电容一般采用瓷片电容好了，第一讲就结束了，希望大家对DSP的电源设计有一个比较深的认识，第二讲为复位监控及时钟电路设计，敬请关注！第二讲VC33的复位监控及时钟电路设计一、复位监控电路设计为了使系统被复位信号正确地初始化，复位信号的脉冲宽度必须至少10 个 H1周期以上（即当C3x 运行于33.33MHz 时需要600ns）。

上电之后，系统的振荡器达到稳定工作状态需要20ms，甚至更长时间。

一般上电复位时，在复位引脚上置一个100ms～200ms 的低电平脉冲是比较合适的。

简单的复位电路可以采用分离器件组合而成。

我的设计中采用了MAXIM 公司的集成微处理器监控复位电路MAX706s，减少了监控电路的元器件和复杂性，并同时实现了复位功能。

与由分离器件组装的电路比较起来，提高了系统的可靠性和精确度。

MAX706s 是可工作在3.3V 下的uP 监控电路，能够实现四个方面的功能：①在电路上电、掉电及异常时产生一个长达200ms 的复位信号；②有一个独立的看门狗，当1.6s 以上没触发看门狗输入WDI 时，看门狗输出信号WDO 变低；③有一个1.25V 的电压门槛检测器，用于掉电报警、电池欠压或监控高于 2.93V的电压；④一个低电平有效的手动输入MR，用以实现手动复位功能。

大家设计复位电路时直接根据Datasheet来就可以了。

MAX706s 的第7 脚复位输出连接到DSP 芯片的复位输入引脚，看门狗输入由CPLD 中的逻辑控制，SW-WDT 开关可选择是否启用电路的看门狗功能。

在调试系统的程序时，不将看门狗输出连接到MR脚，更易于程序的调试。

（强烈建议DSP系统中用CPLD）二、时拥缏飞杓?SPAN lang=EN-US>在讲时钟电路设计前，先讲几个基本的概念。

别小看这几个概念，很多人都没有弄清楚的。

1、晶体Crystal晶体谐振器的简称，是一种压电石英晶体器件，具有一个固有的谐振频率，在恰当的激励作用下，以其固有频率振荡。

2、振荡电路Oscillator为晶体提供激励和检测的电路。

3、晶振Crystal Oscillator将晶体、振荡器和负载电容集成在一起，其输出直接为一方波时钟信号。

4、锁相环电路PLL用于对输入时钟信号进行分频或倍频的电路。

TMS320C3x 的时钟，既可以在XOUT 和XIN 之间外接无源晶体利用片内振荡器得到，也可以利用外部时钟来提供。

虽然使用片内的振荡器比较方便而且成本也较低，但由此得到的时钟频率不是很稳定，精确度不高。

因此采用了外部有源晶振，晶振的时钟信号输入到DSP 芯片的EXTCLK 引脚。

这时 DSP 芯片的XIN 引脚应该接地。

VC33 片内有一个锁相环（PLL）电路。

PLL 把由片内振荡器产生的时钟或由外部时钟源产生的时钟视作参考时钟，然后把这一参考时钟乘以一个比例系数后，再为芯片系统提供驱动时钟。

因此，时钟源的频率可以比CPU 的频率低。

PLL 的倍频系数及功耗状态由引脚CLKMD0、CLKMD1 决定，共有四种模式。

设计中将这两引脚接高电平，在12Mhz 的外部时钟下可得到 60Mhz的CPU 运行频率。

VC33的基本设计部分到这里就讲完了，下一讲为VC33的存储器结构及其扩展。

第三讲 VC33的存储器结构一、存储器结构VC33的总存储器空间是16M32位字。

程序、数据和I/O空间都包含在这16M字地址空间中，允许在RAM或ROM中保存表、系数、程序代码或数据。

这样，存储器利用最大并且可根据需要定位存储器空间，但应注意片内可供用户使用的存储空间只有RAM，片内的ROM在芯片出厂时已固化了引导程序，用户不能对其修改。

VC33中可供用户使用的片内RAM共4块，RAM0和RAM1均为1K×32位，RAM2和RAM3各位16K×32位，4块RAM的总容量为34K×32位。

存储器还有一块64×32位的高速缓冲器（Cache）<这个以后单独做专题讲>，供指令快速译码使用，另有一块4K×32位的ROM，存放引导程序。

大家注意了：上述RAM和Cache的位置是固定的，但ROM、中断向量以及被引导的外部程序的起始地址在16M空间中的位置是由用户设定的存储器工作方式决定的。

大家看下面的关系（a）微处理器方式（b）微计算机引导方式--------------------------------------------------------------------------------0h 中断矢量、复位向量、陷阱矢量 0h 存放引导程序的片内ROM03Fh 和保留单元（64） FFFh--------------------------------------------------------------------------------040h 1000h 引导1 400000h 引导2外部存储空间（8M－64K）外部存储空间（8M－4K）7FFFFFh 7FFFFFh--------------------------------------------------------------------------------800000h 800000hRAM2（16K） RAM2（16K）803FFFh 803FFFh--------------------------------------------------------------------------------804000h 804000hRAM3（16K） RAM3（16K）807FFFh 807FFFh--------------------------------------------------------------------------------808000h 808000h外围总线存储器映射外围总线存储器映射寄存器（16K）寄存器（16K）8097FFh 8097FFh--------------------------------------------------------------------------------809800h 809800hRAM0（1K） RAM0（1K）809BFFh 809BFFh--------------------------------------------------------------------------------809C00h 809C00hRAM1（1K）中断陷阱分支指令809FC1h 63809FFFh 809FFFh--------------------------------------------------------------------------------80A000h 80A000h外部存储空间（8M－40K） FFF000h 引导3 外部存储空FFFFFFh FFFFFFh 间（8M－40K）总之，微处理器方式和微计算机引导方式最大的差异在于是否允许引导，如果不引导，则为微处理器方式，否则就为微计算机引导方式。

在大多数情况下，程序总是放在外部ROM中的，为了实现程序的高速运行，必须将用户程序由外部ROM装载到DSP内部的高速RAM中，所以必须采用微计算机引导方式，但引导成功后，为了避免中断向量的搬迁，可通过DSP的I/O口引脚将工作方式切换到微处理器方式。

在实际中，大家可直接置为引导方式，当然做板时也可以用跳线来选择是处理器方式还是引导方式。

这一讲内容比较多，可能会分几个部分，先让大家了解一下VC33的存储器结构。

待续……第三讲 VC33的存储器结构及其扩展（续）隔了一段时间了，不知道大家前面的知识消化了没有，这一节我们一起来学习一下VC33存储器的扩展。

^_^ 这里我们主要以异步存储器为主。

下面是异步存储器接口控制信号。

片选：PAGE[3:0]读/写控制：STRB、R/W等待就绪：RDY注意的问题：a、硬件信号的正确连接；b、时序的相互匹配1、SRAM的扩展常用的SRAMCY7C1021V33－12ZC（64K×16位、3.3V、12ns）CY7C1041V33－12ZC（256K×16位、3.3V、12ns）IS61LV25616AL－10T（256K×16位、3.3V、10ns）我用到的就是第三种，实际中我用两片SRAM扩展为32位的。

其他的信号线不用我教了吧，呵呵，这个大家都会连。

2、FLASH的扩展FLASH的基本操作：a、读FLASH存储单元数据；b、读FLASH状态信息；c、扇区擦除；d、整片擦除；e、写数据到FLASH存储单元中常用FLASHSST39VF400A－70－4C－EK（256K×16、3.3V、70ns）Am29LV800B（1M×8位/512K×16位、3.3V、70ns）注意Bootloader的定位就可以了。