第5章输入输出及中断

51
2. Intel 8253的编程
(1) 控制字
52
（2）写计数初值:
定时时间初值=要求定时时间/时钟脉冲的周期 初值范围：二进制：1~FFFFH+1（0） BCD码：1~9999+1（0）
INT n指令，其类型码为指令中给定的n。
36
外部中断——硬中断
非屏蔽中断——NMI引脚产生的中断，不受IF控制，类型号为 2。
可屏蔽中断——由CPU的INTR端接收可屏蔽中断。受IF控制， 只有当IF=1, 在一条指令执行结束后，CPU 才能响应可屏蔽中断的请求。
37
(2) 中断矢量表 存放中断地址的一段内存空间称中断矢量表。
43
44
45
5.4 计数器/定时器接口电路 定时： （1）软件定时，用延时子程序。 （2）不可编程的硬件定时，主要指用元器件搭成的 延时电路。用RC电路，门电路。 （3）可编程的硬件定时，是一种专用芯片。 可编程计数器/定时器的工作原理 ①计数器，一个计数脉冲到来，进行减“1”计数， 当减至“0”时，输出一个信号； ②定时器，在一个固定频率的时钟脉冲驱动下，进 行减“1”计数，并按定时常数不断地输出为时 钟周期整数倍的定时间隔。
11
3．中断传送方式
为提高系统的工作效率，充分发挥CPU的高速运 算能力，引入了“中断”系统，利用中断来实现CPU 与外设之间的数据传送，这就是中断传送方式。 特点：外设在需要时向CPU提出请求，CPU再去为 它服务。服务结束后或在外设不需要时，CPU 可执行自己的程序。
中断使CPU和外设以及外设之间能并行工作。
N
对外设及接口的要求：

Y
从数据端口传送一 个数据
10
外设应提供设备状态信息 接口应具备状态端口
防止死循环， 可没有
超时?
N
Y
读入并测试外设状态
Y N
超时错
BUSY? READY?
Y N
复位计时器N与外设进 Nhomakorabea数据交换 传送完？
Y
输出数据 输入数据
补充举例：某一外设，当其为CPU准 备好数据后，I/O端口地址2的D0位为 1；当数据未准备好时，该位为0。 WAIT: IN AL，2 TEST AL，1 JZ WAIT ；未准备好，CPU继续查询;若准 备好，CPU可读入数据
第5章 数字量输入输出
5.1
5.2
概述
系统总线及接口
5.3
5.4 5.5
中断控制系统
计数定时接口 并行输入输出接口
1
5.1
概述
地址总线 AB
存 储 器
I/O 接 口
输 入 设 备
I/O 接 口
输 出 设 备
CPU
数据总线 DB 控制总线 CB
2
5.1.1 I/O信号的形式
开关量：状态量 数字量 二进制信息——数 ASCII码表示的数或字符
弃总线控制权），内存/外设的地址和读写控制信号均 由DMAC提供。
14
5. 其他方式 例：I/O处理机8089
15
5.2 系统总线及接口
5.2.1 总线概述 概念：多个电路传送信号的公共通道 特点： 1）多信号源 输 I/O 存 2）被分时使用 入 接 储 设 口 器 3）由主设备控制 备
CPU
优点：CPU效率高，实时性好，速度快 缺点：程序编制较为复杂
12
以上三种I/O方式的共性
均需CPU作为中介：

软件： 外设与内存之间的数据传送是通过CPU执行
程序来完成的（PIO方式）

硬件： I/O接口和存储器的读写控制信号、地址信号
都是由CPU发出的 缺点：程序的执行速度限定了传送的最大速度（约 为几十KB/s）
地址总线 AB
I/O 接 口
输 出 设 备
数据总线 DB
控制总线 CB
16
2.总线的分级 1）片内总线 CPU内部总线 2）系统级总线 计算机机箱内部，插卡与插卡之间的连接总 线 3）设备级总线 各种I/O设备和计算机之间，位于设备机箱外 的总线
17
5.2.2 系统总线标准 规定接插件的几何尺寸、引脚排序、电 路信号名称及其电气特性等 PC机：使用IBM PC/XT总线、ISA总线 及PCI总线 工控机：STD总线及PC104总线 计算机I/O的基本原理： CPU执行指令—产生总线信号—作用于接 口电路—最后接到I/O设备
OE T
OE 0 0 1 1
T 0 1 0 1
A B A B 高阻 高阻
28
接口举例P290
1.简单输入接口 查看8个开关的开关状态
MOV DX，218H
IN AL，DX
74LS244—单向，4个三态门为一组，共2组
29
2.简单输出接口
控制发光二极管的明灭
MOV DX，219H
OUT DX，AL
1G
A7~A4
Y7~Y4
2G
补充内容
2G 0 0 1 1
A7~4 0 1 0 1
Y7~4 0 1 高阻 高阻
27
补充内容
双向三态驱动器74LS245
A7~A0 Y7~Y0
功能表 G 0 0 1 1 DIR 0 1 0 1
G DIR
双向三态驱动器8286
A7~A0
A Y A Y 高阻 高阻
B7~B0
48
表5.5 A0、A1、RD、WR、CS各种组合对8253的操作
CS
0 0 0 0 0 0
RD
1 1 1 1 0 0
WR
0 0 0 0 1 1
A1A0
00 01 10 11 00 01
操作
对计数器0设置计数初值 对计数器1设置计数初值 对计数器2设置计数初值 设置控制字或给一个命令 从计数器0读出当前计数值 从计数器1读出当前计数值
32
3. 中断分类
非屏蔽中断NMI
硬件中断 （外部中断）
256种中断源 类型码0~255
可屏蔽中断 INTR 被零除中断 0
溢出中断 4 软件中断 （内部中断） 单步中断 1 软件中断 INT n
33
34
4.中断的响应
35
如何获取软中断相应的中断类型码 中断类型码是自动形成的。 0型中断——除法出错中断 1型中断——单步中断 3型中断——断点中断 4型中断——溢出中断
脉冲量：两个稳态之间的变化
四种类型
模拟量：模拟电压和电流，模拟量经A/D转
换后输入计算机
3
5.1.2 I/O接口

I/O接口： 将外设连接到总线上的一组逻辑电路的总称。 用以实现外设与主机之间的信息交换

I/O接口功能： 1）信号的形式变换 2）电平转换和放大
3）锁存及缓冲
4）I/O定向（译码）
5）并行及串行转换
取得了类型码后的处理过程：
① 类型码*4 — 向量表指针。
② 标志寄存器FR入栈，保护各个标志。
④保存断点（断点处IP和CS压栈，先压CS后压IP）。 ⑤从中断向量表中取出中断服务程序入口地址分别送 入IP和CS中。
③清除IF和TF标志，屏蔽新的INTR中断和单步中断。
⑥ 按新的地址执行中断服务程序。
1. 数据信号的连接
D7~D0
2. 控制信号的连接 IOW IOR 3. 地址信号的连接 A15~A0 高位选片，低位选址;
16/32位系统的端口对准
25
26
三态驱动器
单向三态驱动器74LS244
含两个4位三态驱动器
A3~A0 Y3~Y0
功能表 1G 0 0 1 1 A3~0 0 1 0 1 Y3~0 0 1 高阻 高阻
40
例：中断类型码为20H(32)的中断源所对应的中断服 务程序首址存放在0000∶0080H（4*20H=80H）开始 的4 个单元中。 ┇
0080H 0081H 0082H 0083H 10H 20H 30H 40H
┇
中断向量表
则该系统中20H号中断所对应的中断处理（服务）程 序入口地址为4030∶2010H
4
2. I/O的内容分类 1）数据信息 2）状态信息：表示外设当前所处的工作状态 3）控制信息：由CPU发出的，用于控制I/O接口的
工作方式以及外设的启动和停止等。
5
3. I/O接口的构成
6
I/O端口的访问 1、输入指令 格式：IN 累加器，端口 功能：把端口中数据读到AL、或AX中。 例：IN AL，21H MOV DX，201H IN AX，DX 2、输出指令 格式：OUT 端口，累加器 功能：把寄存器AL、或AX中数据输出到端口。 例： OUT 32H，AL MOV DX，201H OUT DX，AX

13
4. DMA（直接存储器访问）方式
外设和内存之间直接传送数据的方式，即DMA传 送方式。在DMA传送方式中，对这一数据传送过程进 行控制的硬件称为DMA控制器（DMAC）。 特点：
外设直接与存储器进行数据交换
，不需要CPU干预 也不需软件介入,数据传输速度快。
总线由DMA控制器（DMAC）进行控制（CPU要放

存放各类中断的中断服务程序的入口地址 表的地址位于内存的0000∶0000~0000∶03FFH （即0段的0000～03FFH）大小为1KB，共256个 入口 每个入口占用4个单元，依次为IP：CS, 低字为 段内偏移，高字为段基址

38
IP CS
中断类型码与中断向量所在位置（中断向量地址指针） 之间的对应关系为： 中断向量地址指针=4*中断类型码 39
18
19
图5.3 ISA总线扩展部分
20
（2）总线周期
21
I/O接口的构成