高速信号设计问答

1,Q:为什么前向串扰中容性串扰和感性串扰是相互抵消（竞争）而后向串扰它们是叠加的呢？

A: 感性耦合有一个特点就是前向和后向的幅度相等，极性相反。这是由互感的特性决定的。而容性耦合，前向和后向极性是一致的。你可以找一本电路的书看一下。所以会出现你说的情况。

2,Q:我是在读的硕士研究生，正准备把信号完整性分析作为自己的研究方向，现在还处于资料收集阶段。因为我们这里作这方面研究的人不多（至少我还不认识），所以很有摸不到头绪的感觉，只能在网上收集一些零碎的资料。所以很想向您请教一下：

1。信号完整性分析现在的研究现状是怎么样的呢？因为我已经看到有了一些成熟的工具如cadence的specctraquest和powerpcb用的hyperlynx等，而且近年来少有板级信号完整性的文章发表，似乎大家的研究都转入芯片内部的信号完整性研究了。是否这方面已经有很成熟的研究结果了呢？

2。关于这方面有无较权威的网站或其他资源？

3。我手头有三本书：young brian的digital signal integrity,johnson的high speed digital design,stephon 的high speed digital system design，但他们都是偏应用多一些，而理论内容较少，您有没有较好的书能够推荐一下？

A: 1 关于板级信号完整性仿真的一些主要方面例如：反射，串扰等算法、设计方法都已经很成熟了。市场需求是技术发展的原动力，芯片内的信号完整性问题越来越突出，所以研究的人也就多了。但板级上还有许多问题待解决，如：EMC/EMI, PI(power integrity), 5Gbps以上的信号完整性设计等等。

2 我以前推荐过几个：；;不过都是偏工程方面的。如果你想查找理论方面的一些资料，可以到IEEE上查找，上面有很多关于信号完整性方面的理论文章。

3 这几本书对工程应用来讲都不错，理论方面的书籍我也没有见到过。

4 请查你的Email。

3,Q:总所周知，是TR or TF决定该线路是否为高速信号，在信号的测量中，我们经常会发现信号的上升沿太缓慢,或出现抖动，那么他究竟有什么因素决定呢? 与逻辑们本身的性能和负载大小有什么具体的关系，以前在作阻抗匹配的时候会发现加大了窜连珠智慧会增大TR

A: 决定因素很多，例如你的负载是否太重，你的匹配是否合适，芯片的驱动能力等等。这个要分DC和AC来分析，我们在设计时主要看AC，驱动外的负载在芯片Switch时，可等效为阻容电路，实际就是驱动芯片对这个阻容的充放电能力。加大串连电阻的阻值，RC电路的时间常数显然会增加，你的上升下降沿自然会变缓。

4,Q: 您好！

1、如何处理板上的数字地、模拟地以及保护地等？

2、目前流行的做法是分区不分割吗？

3、能否较为详细的阐述一下分区不分割的原理，以及实现方式？

A: 数字地和模拟地主要是看你的IC芯片和布局来决定，不同的芯片有不同的要求，但通用的规则是保证数字和模拟电路相互不影响：除了物理的走线相互不影响外，更应注意各信号的回流的相互影响，既要把信号的整个回路考虑进去。保护地主要是由你的系统的EMC要求决定的。分区不分割也是根据芯片来定的，并不是全都可以这样。因为现在有很多高速AD芯片，其在芯片内部数字地和模拟地是连在一起的，那么在芯片外部的分割就显得没有必要。个人看法供你参考。

5,Q:有几个名词的定义我不是很清楚，就是：

1、什么叫微带线、带状线？

2、什么叫电长走线？

A: 1 在PCB上，微带线一般是指传输线只有一个参考平面的传输线，一般就是表层的走线；带状线一般是指在传输线的两侧都有参考平面的传输线。

2 我也没听说过“电长走线”。

6,Q:在做AGND和DGND的分割时，隔离槽的宽度多少为合适？8mil是否足够（falltime＝3ns）？A: 如果是Agnd和Dgnd的话，主要是看EMC的要求和加工的要求（防止短路），我们一般是50mil，8mil 可能太小.

7,Q:请问关于差分线的耦合方式中edge-coupled和broadside-coupled有什么区别？在高速布线中针对这两种耦合方式应该注意些什么？

A: Edge-coupled 是指两条差分线在同一层中的耦合，而broadside-coupled是指差分线在两个相邻层间耦合。主要应注意阻抗的控制和布线空间，一般建议用edge-coupled 方式。

8,Q:4个352腿的BGA（主频率350MHZ），8片SDRAM（140MHZ），还有一些视频音频AD，电源四个：12V, 3.3V, 2.5V

我现在准备用八层板来做，请教李先生：

1：对我们的设计八层板怎样的叠层顺序最好？

2：模拟数字混合器件的电源和地可以不分开吗？

3：怎样选取层间合理的阻抗？

A: 1A。至于怎样的叠层最好取决于多方面的因素，如布局的合理性、临界网络的数量、可制造性等，对于八层板可以试试如下叠层：top,gnd,mid1,pwr1,gnd,mid2,pwr2,bot

2A。一般来说，模拟数字混合器件的电源和地都应该分开（如用DC-DC），如果你布局合理，地平面可以不分割。

3A。层间的耦合及间距，取决于板的总厚度要求和阻抗控制要求等，最好用用仿真器或公式进行计算后决定。

9,Q:布线时，传输线阻抗多大合适？一般50欧，依据是什么？只要进行很好的匹配，每一种阻抗的传输线都不会使信号产生反射。不同阻抗的传输线对电路的工作有影响吗？

A: PCB上的传输线的阻抗要根据你的设计来确定，一般差分信号要求单线阻抗50欧；例如你的Driver 驱动能力较强，如果其它方面没有要求，阻抗可以控制的低一些如40欧甚至30欧，这些需要根据实际的设计来定。如果匹配良好的话，是不会产生反射，但并不代表没有信号完整性问题。传输线的阻抗对于信号的传输有着十分显著的影响。

10,Q:请教：在高频电路的多层板设计中电源层是使用整层好还是在电源层中走电源线之后再用地来填充的好？两种方法的分布参数是怎样的？

A: 电源使用整层比走电源线要好的多。因为整层电源平面比走电源线的方式其分布电感要小的多，分布电容要大，这些比走电源线更适合于高速/高频的设计。

11,Q:

A:

12,Q:

A:

13,Q: