8086体系结构与80x86CPU
微机原理与接口技术(第三版)课本习题答案
第二章 8086体系结构与80x86CPU1．8086CPU由哪两部分构成？它们的主要功能是什么？答：8086CPU由两部分组成：指令执行部件(EU，Execution Unit)和总线接口部件(BIU，Bus Interface Unit)。
指令执行部件（EU）主要由算术逻辑运算单元(ALU)、标志寄存器FR、通用寄存器组和EU控制器等4个部件组成，其主要功能是执行指令。
总线接口部件(BIU)主要由地址加法器、专用寄存器组、指令队列和总线控制电路等4个部件组成，其主要功能是形成访问存储器的物理地址、访问存储器并取指令暂存到指令队列中等待执行，访问存储器或I／O端口读取操作数参加EU运算或存放运算结果等。
2．8086CPU预取指令队列有什么好处？8086CPU内部的并行操作体现在哪里？答：8086CPU的预取指令队列由6个字节组成，按照8086CPU的设计要求，指令执行部件（EU）在执行指令时，不是直接通过访问存储器取指令，而是从指令队列中取得指令代码，并分析执行它。
从速度上看，该指令队列是在CPU内部，EU从指令队列中获得指令的速度会远远超过直接从内存中读取指令。
8086CPU内部的并行操作体现在指令执行的同时，待执行的指令也同时从内存中读取，并送到指令队列。
5．简述8086系统中物理地址的形成过程。
8086系统中的物理地址最多有多少个？逻辑地址呢？答：8086系统中的物理地址是由20根地址总线形成的。
8086系统采用分段并附以地址偏移量办法形成20位的物理地址。
采用分段结构的存储器中，任何一个逻辑地址都由段基址和偏移地址两部分构成，都是16位二进制数。
通过一个20位的地址加法器将这两个地址相加形成物理地址。
具体做法是16位的段基址左移4位(相当于在段基址最低位后添4个“0”)，然后与偏移地址相加获得物理地址。
由于8086CPU的地址线是20根，所以可寻址的存储空间为1M字节，即8086系统的物理地址空间是1MB。
微机原理及接口技术80486
2019/2/11
3
② 数据总线传输数据，用来与存储器单元和 I/O接 口交换数据。
8086/80286CPU内/外数据线都是16位。
80386/80486CPU数据线是32位。
对LDTR和TR的说明：
※这两个寄存器只能在保护方式下使用。 ※在保护模式下程序可访问字段仅限于段选择器字段，
即只能用指令加载段选择器。
2019/2/11 27
用LLDT和LT指令可设置成改变相应的选择器字段，依 选择器字段可 从全局描述符表中找到指定的基地址描述符和 任务状态段描述符，在将描述符中的32位段基址和16位的段 限及16位的属性字段加载到 LDTR和TR的64位高速缓冲寄存 器中。
2019/2/11
16
三、具有对存贮器及特权层的保护功能
CPU内部具有保护机构： 1。对特权层的保护功能：禁止程序的非法操作如：向代码段进行写入操 作，访问段限以外的存贮区域等。
2。对特权层的保护功能：
特权层分为4级：
1级
0级
OS核 系统服务程序 应用服务程序
2019/2/11
2 级
3 级
应用程序
31
2019/2/11
0 15
表基址 表限
0
26
可在实模式方式下，通过编程对GDTR和IDTR加载，以实现对 GDT和IDT在保护方式下的初始化操作。 15 0 15 0 31 0 表基址字段 15 0 边界字段 选择器字段 属性字段
LDTR和TSR共80位：32位的表基址字段+20位的边界字段
+12位的访问权字段 +16位的选择器字段。
x86是多少位
x86是多少位x86，亦称为x86架构或x86体系结构，是一种32位和64位微处理器架构。
它是Intel于1978年首次引入的一种基于CISC （Complex Instruction Set Computer，复杂指令集计算机）的处理器架构。
自那时以来，x86架构已经成为市场上最为广泛使用的计算机架构之一。
x86架构的第一个处理器是Intel 8086，它是一款16位处理器。
然而，由于对内存限制的需求以及市场的发展，Intel随后推出了Intel 80286（i286）处理器，后者是一款32位处理器，向后兼容8086指令集。
这是x86架构的第一个32位处理器，为今后的发展奠定了基础。
随着计算机技术的进步和市场需求的推动，x86架构建立了其领导地位。
Intel在后续的产品中引入了更先进的处理器，如80386（i386），80486（i486）和Pentium系列，将x86架构推向新的高度。
这些处理器通过增加处理器位宽度并改进指令集来提高计算能力和效率。
虽然32位x86架构在市场上非常成功，但随着技术的进步，对更高计算能力和内存访问的需求也越来越迫切。
为了应对这一需求，x86架构进一步演变为64位架构。
Intel在2003年推出了第一款x86 64位处理器，称为Intel Itanium。
紧接着，Intel又发布了x86架构的64位版本，称为Intel EM64T。
AMD还引入了自己的64位架构，称为AMD64或x86-64。
这些64位处理器不仅可以兼容运行32位操作系统和应用程序，还可以运行64位操作系统和应用程序，提供更高的内存寻址能力。
x86架构的位数指的是处理器的寻址能力和寄存器的位宽度。
在32位x86架构中，处理器能够寻址32位内存地址，这意味着它最多可以寻址2^32（大约4GB）的内存。
而在64位x86架构中，处理器能够寻址64位内存地址，最多可以寻址2^64（约16EB）的内存，实现了更高的内存寻址能力。
X86机的原理构造及技术详解
系统管理模式
Intel首次在80386SL之后引入其x86体系结构。
虚拟V86模式 MMX和之后
1996年Intel的MMX（AMD认为这是矩阵数学扩充Matrix Math Extensions的缩写，但大多数时候都被当成MultiMedia Extension，而Intel从来没有官方宣布过词源）技术出现。尽管这项新的技术得到广泛宣传，但它的精髓是 非常简单的：MMX定义了八个64位SIMD寄存器，与Intel Pentium处理器的FPU堆栈有相重叠。不幸的是，这些 指令无法非常简单地对应到由原来C编译器所产生的脚本中。MMX也只局限于整数的运算。这项技术的缺点导致 MMX在它早期的存在有轻微的影响。现今，MMX通常是用在某些2D影片应用程序中。
历史
[编辑本段]
x86架构于1978年推出的Intel 8086中央处理器中首度出现，它是从Intel 8008处理器中发展而来的，而8008则是 发展自Intel 4004的。8086在三年后为IBM PC所选用，之后x86便成为了个人计算机的标准平台，成为了历来最 成功的CPU架构。 其他公司也有制造x86架构的处理器，计有Cyrix（现为VIA所收购）、NEC集团、IBM、IDT以及Transmeta。Inte l以外最成功的制造商为AMD，其早先产品Athlon系列处理器的市场份额仅次于Intel Pentium。 8086是16位处理器；直到1985年32位的80386的开发，这个架构都维持是16位。接着一系列的处理器表示了32 位架构的细微改进，推出了数种的扩充，直到2003年AMD对于这个架构发展了64位的扩充，并命名为AMD64。 后来Intel也推出了与之兼容的处理器，并命名为Intel 64。两者一般被统称为x86-64或x64，开创了x86的64位 时代。 值得注意的是Intel早在1990年代就与HP合作提出了一种用在安腾系列处理器中的独立的64位架构，这种架构被
8086微处理器的功能与结构
8086微处理器的功能与结构四、80x86微处理器的结构和功能(一)80x86微处理器1.8086/8088主要特征(1)16位数据总线(8088外部数据总线为8位)。
(2)20位地址总线，其中低16位与数据总线复用。
可直接寻址1MB存储器空间。
(3)24位操作数寻址方式。
(4)16位端口地址线可寻址64K个I/O端口。
(5)7种基本寻址方式。
有99条基本指令。
具有对字节、字和字块进行操作的能力。
(6)可处理内部软件和外部硬件中断。
中断源多达256个。
(7)支持单处理器、多处理器系统工作。
2.8086微处理器内部结构8086微处理器的内部结构由两大部分组成，即执行部件EU(Execution Unit)和总线接口部件BIU(Bus Interface Unit)。
和一般的计算机中央处理器相比较，8086的EU相当于运算器，而BIU则类拟于控制器。
3.8086最小模式与最大模式及其系统配置最小模式在结构上的特点表现为:系统中的全部控制信号直接来自8086CPU。
与最小模式相比，最明显的不同是系统中的全部控制信息号不再由8086直接提供，而是由一个专用的总线控制器8288输出的。
4.8087与8089处理机简述(1)8087协处理机8087协处理机与8086组合在一起工作，以弥补8086在数值运算能力方面的不足，所以它又称为协处理机。
(2)8089I/O处理机8089是一个带智能的I/O接口电路，相当于大型机中的通道，它将CPU的处理能力与DMA控制器结合在一起。
它具有52条基本指令，1MB的寻址能力，包含两个DMA通道。
8089也可以与8086联合在一起工作，执行自己的指令，进行I/O 操作，只在必需时才与8086进行联系。
在8089的控制下，可以进行外设与存储器之间、存储器与存储器之间以及外设与外设之间的数据传输。
同时，8089还可以设定多种终止数据传输的方式。
5.总线时序一个基本的总线周期包括4个时钟周期，即4个时钟状态T 1 、T2 、T3 和T4 。
略谈cpu架构种类
略谈cpu架构种类⼀直对x86/i386/i686/x86_64这些东西感觉很不清楚，查些资料，解决部分问题，⼩记⼀番。
Question1:什么是x86?x86或80x86是英特尔Intel⾸先开发制造的⼀种微处理器体系结构的泛称。
该系列较早期的处理器名称是以数字来表⽰,并以”86”作为结尾,包括Intel 8086/80186/80286/80386/80486/80586/80686等,因此其架构被称为”x86”。
这些体系结构都可以称为IA-32(Intel Architecture, 32bit)。
i686也是32位的cpu。
由于数字并不能作为注册商标，因此Intel及其竞争者均在新⼀代处理器使⽤可注册的名称,如Pentium。
解释：Pentium是英特尔的第五代宏内核x86架构之微处理器，Pentium本应命名为80586或i586。
i686是Pentium II及以后的。
Question2:什么是x86_64?⾸先，这是⼀种64位的cpu体系结构。
Intel早在1990年代就与惠普合作提出了⼀种⽤在安腾系列处理器中的独⽴的64位架构,这种架构被称为IA-64(Intel Architecture, 64bit)。
IA-64是⼀种崭新的体系结构,和x86架构完全没有相似性；2003年AMD对于IA-32架构发展了64位的扩充,并命名为AMD64(有时也被称作x86-64,x64或EM64T),推出了 Opteron处理器家族,开创了x86的64位时代。
这种体系结构被英特尔称之为”Intel 64”。
注意IA-64与x86_64完全不同。
再附加⼀段：“x86-64”,有时会简称为”x64”,是64位微处理器架构及其相应指令集的⼀种,也是Intel x86架构的延伸产品。
”x64”最先由AMD设计,推出时被称为”AMD64”,其后也为英特尔所采⽤,现时英特尔称之为”Intel 64”,在之前曾使⽤过Clackamas Technology (CT)/IA-32e及EM64T。
微机原理第三章：8086微处理器结构
4．8086 和8088 二者的指令系统完全兼容
（1）有24 种寻址方式，具有乘、除法指令等。 （2）取指令和执行指令的操作并行运行，运行速度大大提高。
（3）具有最小模式和最大模式，应用领域宽广，适应性强。
（4）可方便地和数据处理器8087、I/O 处理器8089 或其它处理器 组成多处理机系统，提高数据处理能力和输人输出能力。
代码段寄存器 CS 标 志 寄 存 器
数据段寄存器 DS
堆栈段寄存器 SS
附加段寄存器 ES
由于8086/8088 CPU 可直接寻址的存储器空间是1M字节，直接寻址需要 20位地址码，而所有的内部寄存器都是16位的，用这些寄存器只能寻址 64K字节，为此需要采取分段技术来解决这个问题。
表3.1
通用寄存器的隐含使用
程序调试过程中。
3.1.2 8086/8088 的寄存器结构
四、指令指针寄存器 IP ★ 16 位的指令指针寄存器 IP 用来存放将要执行的下一条 指令在代码段中的偏移地址。 ★ 在程序运行过程中，BIU 可修改 IP 中的内容，使它始终 指向将要执行的下一条指令。 ★ 程序不能直接访问 IP，但可通过某些指令修改 IP 内容。 ★ 如遇到转移类指令，则将转移目标地址送人IP中，以实 现程序的转移。
★ 规则字的读／写操作可以一次完成。由于两个存储体上的地址
线 A19～A1 是连在一起的，只要使 A0＝０，BHE＝０，就可 以实现一次在两个存储体中对一个字的读／写操作。 ★ 读写的是从奇地址开始的字（高字节在偶体中，低字节在奇体 中），这种字的存放规则称为“非规则字”或“非对准字”。 ★ 非规则字的读／写，需要两次访问存储器才能完成。 第一次访问存储器读／写奇地址中的字节；
三、标志寄存器 FR
微机原理和接口技术[第三版]课本习题答案解析
![微机原理和接口技术[第三版]课本习题答案解析](https://img.taocdn.com/s3/m/0492a20e10661ed9ad51f3f0.png)
第二章 8086体系结构与80x86CPU1．8086CPU由哪两部分构成？它们的主要功能是什么？答：8086CPU由两部分组成：指令执行部件(EU，Execution Unit)和总线接口部件(BIU，Bus Interface Unit)。
指令执行部件（EU）主要由算术逻辑运算单元(ALU)、标志寄存器FR、通用寄存器组和EU控制器等4个部件组成，其主要功能是执行指令。
总线接口部件(BIU)主要由地址加法器、专用寄存器组、指令队列和总线控制电路等4个部件组成，其主要功能是形成访问存储器的物理地址、访问存储器并取指令暂存到指令队列中等待执行，访问存储器或I／O端口读取操作数参加EU运算或存放运算结果等。
2．8086CPU预取指令队列有什么好处？8086CPU内部的并行操作体现在哪里？答：8086CPU的预取指令队列由6个字节组成，按照8086CPU的设计要求，指令执行部件（EU）在执行指令时，不是直接通过访问存储器取指令，而是从指令队列中取得指令代码，并分析执行它。
从速度上看，该指令队列是在CPU内部，EU从指令队列中获得指令的速度会远远超过直接从内存中读取指令。
8086CPU内部的并行操作体现在指令执行的同时，待执行的指令也同时从内存中读取，并送到指令队列。
5．简述8086系统中物理地址的形成过程。
8086系统中的物理地址最多有多少个？逻辑地址呢？答：8086系统中的物理地址是由20根地址总线形成的。
8086系统采用分段并附以地址偏移量办法形成20位的物理地址。
采用分段结构的存储器中，任何一个逻辑地址都由段基址和偏移地址两部分构成，都是16位二进制数。
通过一个20位的地址加法器将这两个地址相加形成物理地址。
具体做法是16位的段基址左移4位(相当于在段基址最低位后添4个“0”)，然后与偏移地址相加获得物理地址。
由于8086CPU的地址线是20根，所以可寻址的存储空间为1M字节，即8086系统的物理地址空间是1MB。
8086cpu
8086cpu1、 8086CPU和8088CPU内部结构基本相同，不同之处在于8088有8条外部数据总线，因此为准16位。
8086有16条外部数据总线。
两个CPU的软件完全兼容，程序的编制也完全相同。
2、 8086CPU从功能上分为两⼤部分：⼀是执⾏部件（EU）,⼆是总线接⼝部件(BIU)。
执⾏部件是由以下虽部分组成：（1）四个通⽤寄存器：AX BX CX DX（2）四个专⽤寄存器：基数指针寄存器BP，堆栈指针寄存器SP，源变址寄存器SI，⽬的变址寄存器DI（3）标志寄存器FR=flag（4）算术逻辑部件ALU功能是负责执⾏所有的指令，向总线接⼝部件提供指令执⾏的结果数据和地址，并对通⽤寄存器和标志寄存器进⾏管理。
总线接⼝部件由以下部件组成：（1）四个段寄存器：代码段寄存器，数据段寄存器，附加段寄存器，堆栈段寄存器。
（2）指令指针寄存器（3）地址加法器（4）指令队列功能:执⾏外部总线周期，负责存储器与外部端⼝I|O传送数据。
也就是负责CPU与存储器和外设之间的信息交换。
3、共有14个寄存器，分成3个部分：（！）通⽤寄存器8个：AX, BX , CX, DX , SP , BP ,SI ,DI.AX , BX ,CX , DX为数据寄存器，⽤来保存运算中的中间结果和有效地址。
4个寄存器既可以做16位寄存器，也可以做8位寄存器 AL, AH, BL, BH, CL, CH, DL, DH.。
在程序设计中，⼀般把AX⽤作累加器。
BX ⽤作基址寄存器，CX⽤作计数器，DX⽤作数据寄存器。
SP：堆栈指针寄存器；装栈顶指针偏移量。
BP：基址指针寄存器：装栈段中⼀个数据区的基址偏移量。
SI：源变址寄存器；装源操作数地址的偏移量。
DI：⽬的变址寄存器;装⽬的操作数地址偏移量。
（2）段寄存器4个CS；代码段寄存器；装代码段的起始地址；DS；数据段寄存器；装数据段的起始地址；SS; 堆栈段寄存器；装堆栈段的起始地址；ES: 附加段寄存器；装附加段的起始地址。
第2章8086微处理器硬件结构.ppt
第2章 80X86计算机组织
1. 8086的通用寄存器
➢ 8086的16位通用寄存器是：
AX BX CX DX
SI
DI BP SP
➢ 其中前4个数据寄存器都还可以分成高 8位和低8位两个独立的寄存器
➢ 8086的8位通用寄存器是：
En d表ia达n时”。， 用 它 的 低 地 址 表 示 多 字 节 数 据 占 据
的地址空间。
图1.7中2号“字”单元的内容为： [0002H] = 1234H
2号“双字”单元的内容为： [0002H] = 78561234H
第2章 80X86计算机组织
数据的地址对齐
视具体情况来确定
➢ 同一个存储器地址可以是字节单元地址、字单元地址、 双字单元地址等等 ➢ 字单元安排在偶地址（xxx0B）、双字单元安排在模4 地址（xx00B）等，被称为“地址对齐（Align）” ➢ 对于不对齐地址的数据，处理器访问时，需要额外的 访问存储器时间 ➢ 应该将数据的地址对齐，以取得较高的存取速度
AH BH CH DH
AL BL CL DL
➢ 对其中某8位的操作，并不影响另外对 应8位的数据
第2章 80X86计算机组织
数据寄存器
➢ 数据寄存器用来存放计算的结果和操作数， 也可以存放地址
➢ 每个寄存器又有它们各自的专用目的
AX－－累加器，使用频度最高，用于算术、逻 辑运算以及与外设传送信息等；
3AH + 7CH＝B6H，没有进位：CF = 0 AAH + 7CH＝（1）26H，有进位：CF = 1
第2章 80X86计算机组织
微机习题
一、微型计算机基础一、问答题1、下列各机器数所表示数的范围是（1）8位二进制无符号定点整数；0到255（2）16位二进制无符号定点整数；0到65535（3）用补码表示的16位二进制有符号整数；-32768到+327672、(111)X=273，基数X=？X=163、有两个二进制数X=01101010，Y=10001100，试比较它们的大小。
（1）X和Y两个数均为无符号数；X小于Y（2）X和Y两个数均为有符号的补码数。
X大于Y4、一个用十六进制表示的两位整数，如果改用十进制数表示，顺序正好颠倒，该数是多少？35H二、填空题1、对于R进制数来说，其基数（能使用的数字符号个数）是R，能使用的最小数字符号是0。
5、与十进制数67等值的十六进制数是43H。
9、十六进制数0E12转换成二进制数是1110 0001 0010B 。
10、将下列十进制数8609、5254、2730、1998变为8421BCD码分别是1000 0110 0000 1001,0101 0010 0101 0100,0010 0111 0011 0000,0001 1001 1001 1000 。
三、选择题1、在计算机机内部，一切信息的存取、处理和传送都是以 D 形式进行的。
A）EBCDIC码B）ASCII码C）十六进制编码D）二进制编码2、下列数据中，可能是八进制数的是 B 。
A）488 B）317 C）597 D）1893、与十进制数56等值的二进制数是A。
A）111000 B）111001 C）101111 D）1101107、二进制数10101转换成十进制数是 C 。
A）25 B）23 C）21 D）2213、八进制数712转换成二进制数是 B 。
A）111110 B）111001010 C）11100110 D）1110101016、十进制正数43的八位二进制原码 B 。
A）00110101 B）00101011 C）10110101 D）1010101117、十进制负数-61的八位二进制原码是B 。
微机原理与接口技术(第三版)课本习题答案
第二章 8086体系结构与80x86CPU1．8086CPU由哪两部分构成它们的主要功能是什么答：8086CPU由两部分组成：指令执行部件(EU，Execution Unit)和总线接口部件(BIU，Bus Interface Unit)。
指令执行部件（EU）主要由算术逻辑运算单元(ALU)、标志寄存器FR、通用寄存器组和EU控制器等4个部件组成，其主要功能是执行指令。
总线接口部件(BIU)主要由地址加法器、专用寄存器组、指令队列和总线控制电路等4个部件组成，其主要功能是形成访问存储器的物理地址、访问存储器并取指令暂存到指令队列中等待执行，访问存储器或I／O端口读取操作数参加EU运算或存放运算结果等。
2．8086CPU预取指令队列有什么好处8086CPU内部的并行操作体现在哪里答：8086CPU的预取指令队列由6个字节组成，按照8086CPU的设计要求，指令执行部件（EU）在执行指令时，不是直接通过访问存储器取指令，而是从指令队列中取得指令代码，并分析执行它。
从速度上看，该指令队列是在CPU内部，EU从指令队列中获得指令的速度会远远超过直接从内存中读取指令。
8086CPU内部的并行操作体现在指令执行的同时，待执行的指令也同时从内存中读取，并送到指令队列。
5．简述8086系统中物理地址的形成过程。
8086系统中的物理地址最多有多少个逻辑地址呢答：8086系统中的物理地址是由20根地址总线形成的。
8086系统采用分段并附以地址偏移量办法形成20位的物理地址。
采用分段结构的存储器中，任何一个逻辑地址都由段基址和偏移地址两部分构成，都是16位二进制数。
通过一个20位的地址加法器将这两个地址相加形成物理地址。
具体做法是16位的段基址左移4位(相当于在段基址最低位后添4个“0”)，然后与偏移地址相加获得物理地址。
由于8086CPU的地址线是20根，所以可寻址的存储空间为1M字节，即8086系统的物理地址空间是1MB。
3现代微机结构-8086及80286
理 器
器 存储器 存储器 I/O
AD15~AD0 双向
DT/R DEN
数据 锁存 器
第二节 Intel 80286
与8086的显著区别:
1. 地址线和数据线不再分时复用, 简化了硬件设计;
2. 增加了地址线的宽度, 物理地址空间增加到16M 3. 增加了新的指令, 以增强其控制能力。 4. 引入存储管理中的虚存管理机制。通过“虚地址”
结论：
采用地址流水线后, 由于地址信号的提前建立, 与非地址的流水线相比, 可以尽量减少插入Tw 等待周期。因而加快了访存速度。 (但并没有提高存储器的速度)。
四、80286的工作模式
(一) 实地址模式
系统开机复位时,自动进入实地址模式, A23~A20自 动置为0, 以 A19~A0寻址1M的存储空间。
实地址模式下的寻址过程:
段基地址
段基地址 0000
+ 20位物理地址 内存单元
偏移量
为实施“虚地址保护”所希望的寻址过
程:
应用设计 者给出的 虚地址
• 实施保护 • 实现虚地址到
物理地址
内存单元
实地址的转换
“虚地址保护” 实施的中间平台
“ 中 间 平 台 ” 的 核 心 部描述子 (Descriptor) 分描:述子的作用:
(物理地址)
左移4位
偏移量 基地址
…
15
0 15
0ห้องสมุดไป่ตู้
段寄存器
偏移量
19
0
一 个
16位基地址 0000
段
+
20位的物理地址
外部地址总线
三、8086的中断系统
(一) 中断源
1、外部中断
80X86寄存器及存储器结构介绍
二、段寄存器
CS：代码段寄存器
SS：堆栈段寄存器 DS：数据段寄存器 ES：附加段寄存器 IP：指令指针寄存器 与CS一起指向程序中下一条要执行的指令 FLAG：标志寄存器
三、控制寄存器
16位的寄存器，其中9个位是标志位，代表了系统运行 的状态。
80X86寄存器
湖南大器，也称栈顶指针。与堆栈段寄存器SS一起 寻址栈顶单元。 BP：基址指示器。常与SS一起寻址堆栈中的非栈顶单元。
3、变址寄存器
SI：源变址寄存器 DI：目的变址寄存器
它们常用于串操作，当然也可存放数据。
80X86寄存器
湖南大学 赵欢 hzhao@ 3
8088存储器结构
湖南大学
赵欢 hzhao@
7
DF、IF、TF不受算逻指令影响，有专门的方式置/复位；
DF：方向标志 DF=1，串操作为自动地址减量方式 ＝0，串操作为自动地址增量方式 IF：中断标志 IF=1，开中断；IF=0，关中断 TF：追踪标志 DF=1，CPU为单步执行方式；DF=0，CPU为连续执行方式
湖南大学 赵欢 hzhao@ 5
80X86寄存器
8088有20根地址线，8根数据线。 基本内存配置 具有：220＝1M个内存单元 每个单元：8 bits
与地址有关的寄存器CS、SS、DS、ES、IP、SP
BX、BP、SI、DI均是16位的。
16位的寻址能力如何访问1MB的空间？
8088存储器结构
湖南大学 赵欢 hzhao@ 6
FLAG寄存器的各个位
15 12 11 10 9 IF 8 7 6 ZF 5 4 AF 3 2 PF 1 0 CF OF DF TF SF
微机原理课后单元习题-单元2-8086cpu说课材料
微机原理课后单元习题-单元2-8086c p u习题二 8086微处理器答案主要内容：主要介绍8086／8088CPU内部结构。
了解80X86CPU的特点。
2.1 8086 CPU在内部结构上由哪几部分组成?其功能是什么?【答】8086的内部结构分成两部分。
总线接口部件BIU，负责控制存储器与I/O端口的信息读写，包括指令获取与排队、操作数存取等。
执行部件EU负责从指令队列中取出指令，完成指令译码与指令的执行行。
2.2 8086的总线接口部件有那几部分组成? 其功能是什么?【答】8086的总线接口部件主要由下面几部分组成：4个段寄存器CS/DS/ES/SS，用于保存各段地址；一个16位的指令指针寄存器IP，用于保存当前指令的偏移地址；一个20位地址加法器，用于形成20位物理地址；指令流字节队列,用于保存指令；存储器接口，用于内总线与外总线的连接。
2.3 8086的执行单元（部件）由那几部分组成?有什么功能?【答】8086的执行单元部件主要由下面几部分组成：控制器、算数逻辑单元、标志寄存器、通用寄存器组。
（1）控制器，从指令流顺序取指令、进行指令译码，完成指令的执行等。
（2）算数逻辑单元ALU，根据控制器完成8/16位二进制算数与逻辑运算。
（3）标志寄存器，使用9位，标志分两类。
其中状态标志6位，存放算数逻辑单元ALU运算结果特征；控制标志3位，控制8086的3种特定操作。
（4）通用寄存器组，用于暂存数据或指针的寄存器阵列。
2.4 8086内部有哪些通用寄存器？【答】四个16位数据寄存器AX、BX、CX、DX，二个指针寄存器SP、BP, 二个变址寄存器SI、DI。
这些寄存器使用上一般没有限制，但对某些特定指令操作，必须使用指定寄存器，可参考后面指令系统章节。
2.5 8086内部有哪些段寄存器？各有什么用途？【答】四个16位段寄存器：CS、DS、SS、ES，分别保存代码段、数据段、堆栈段与扩展段的段地址。
第2章Intel 80X86CPU汇总
不能在低级CPU中运行）。
● 8086 微处理器家族中，80486的后继成员为 80586。 由于部分厂商担心 80X86 的品牌会为Intel公司一家所
独有，而逼得Intel公司将 80586 改名为Pentium，译
1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20
8088 CPU
40 39 38 37 36 35 34 33 32 31 30 29 28 27 26 25 24 23 22 21
VCC(＋ 5 V) A15 A16 /S3 A17 /S4 A18 /S5 A19 /S6
AB(20位 ) 通用寄存器 AH AL BH BL CH CL DH DL SP BP SI DI AX BX CX DX 地址 加法器 ∑ 数 据 寄存器
指针和变址 寄存器
ALU 数 据 总 线 (16位 )
CS DB(16位 ) DS SS ES IP 内部寄存器 总线控制 电 路
8086总 线 DB(16位 )
为“奔腾”。
80X86CPU设计思想
● 80186/188的设计思想主要是通过提高集
成度来减少构成微型机的配套芯片。
● 80286 及以后的微处理器的设计思想着
眼点是扩大CPU本身的功能。
● 80286及以后的微处理器与 8086 相比，
最基本的特点是支持多任务。
ห้องสมุดไป่ตู้
●实现多程序、多任务运行，80286以后
SS 0 /(HIGH ) MN / MX
ALE(QS 0) INTA (QS1 ) TEST READY RESET
微机原理与接口技术(第三版)&电子工业出版社&课本习题答案
&电子工业出版社&第二章 8086体系结构与80x86CPU1．8086CPU由哪两部分构成？它们的主要功能是什么？答：8086CPU由两部分组成：指令执行部件(EU，Execution Unit)和总线接口部件(BIU，Bus Interface Unit)。
指令执行部件（EU）主要由算术逻辑运算单元(ALU)、标志寄存器FR、通用寄存器组和EU控制器等4个部件组成，其主要功能是执行指令。
总线接口部件(BIU)主要由地址加法器、专用寄存器组、指令队列和总线控制电路等4个部件组成，其主要功能是形成访问存储器的物理地址、访问存储器并取指令暂存到指令队列中等待执行，访问存储器或I／O端口读取操作数参加EU运算或存放运算结果等。
2．8086CPU预取指令队列有什么好处？8086CPU内部的并行操作体现在哪里？答：8086CPU的预取指令队列由6个字节组成，按照8086CPU的设计要求，指令执行部件（EU）在执行指令时，不是直接通过访问存储器取指令，而是从指令队列中取得指令代码，并分析执行它。
从速度上看，该指令队列是在CPU内部，EU从指令队列中获得指令的速度会远远超过直接从内存中读取指令。
8086CPU内部的并行操作体现在指令执行的同时，待执行的指令也同时从内存中读取，并送到指令队列。
5．简述8086系统中物理地址的形成过程。
8086系统中的物理地址最多有多少个？逻辑地址呢？答：8086系统中的物理地址是由20根地址总线形成的。
8086系统采用分段并附以地址偏移量办法形成20位的物理地址。
采用分段结构的存储器中，任何一个逻辑地址都由段基址和偏移地址两部分构成，都是16位二进制数。
通过一个20位的地址加法器将这两个地址相加形成物理地址。
具体做法是16位的段基址左移4位(相当于在段基址最低位后添4个“0”)，然后与偏移地址相加获得物理地址。
由于8086CPU的地址线是20根，所以可寻址的存储空间为1M字节，即8086系统的物理地址空间是1MB。
8086CPU结构
零标志ZF (Zero Flag) ---反映运算结果是否为零， 若是，则该位置“1”，否则置“0”。 符号标志SF (Sign Flag) ---反映运算结果最高位的 状态，并与运算结果最高位状态相同。表明了本次运 算的结果是正还是负。 溢出标志OF (Overflow Flag) --- 反映带符号数进行 算术运算后是否有溢出，有则为“1”，无则为“0”。
3
指令和程序
机器指令 操作码 + 操作数
若干条指令构成程序
MOV B8H AX, 1234H 34H 12H
4
指令解释方式
CPU解释一条指令的步骤为如下两个阶段： 取指：从内存中取出指令，明确指令规定的功能； 执行：分析指令要求实现的功能，读取所需要的操作 数，执行指令规定的操作，并保存执行结果。
执行部件EU
功能：执行指令并暂时存储运算结果 结构: (1)16位算术逻辑单元ALU； (2)16位标志寄存器F； (3)数据暂存寄存器（与编程无关，不对用户开放） (4)通用寄存器组： AX、BX、CX、DX---数据寄存器 SP、BP---指针寄存器 SI、DI---变址寄存器 (5)EU控制电路：内部电路，不对用户开放
时 间
顺序解释
取指1
执行1
取指2
执行2
取指3
执行3
取指4
执行4
取指5
执行5
执行1
执行2
执行3
执行4
执行5
重叠解释
取指1 取指2 取指3 取指4 取指5
指令和程序的解释过程
5
8086微处理器的内部结构
地址总线 AH BH 通用 寄存 器 CH DH SP BP SI DI ALU数据总线 （16位） 暂存寄存器 总线控制 8086 逻辑 总线 ALU EU 控制系统 标志寄存器 执行部件（EU） 图2-2 8086 CPU内部结构 总线接口部件（BIU） 6 队列 总线 (8位) 指令队列缓冲器 1 2 3 4 5 6 段寄 存器 AL BL CL DL AX BX CX DX CS DS ES SS IP 内部通信 寄存器 指令指 针 地址 形成器 （20位） 数据 总线 (16位)
微机原理与接口技术第2章8086系统结构
第二章8086体系结构与80x86CPU1．8086CPU由哪两部分构成？它们的主要功能是什么？答：8086CPU由两部分组成：指令执行部件(EU，Execution Unit)和总线接口部件(BIU，Bus Interface Unit)。
指令执行部件（EU）主要由算术逻辑运算单元(ALU)、标志寄存器FR、通用寄存器组和EU控制器等4个部件组成，其主要功能是执行指令。
总线接口部件(BIU)主要由地址加法器、专用寄存器组、指令队列和总线控制电路等4个部件组成，其主要功能是形成访问存储器的物理地址、访问存储器并取指令暂存到指令队列中等待执行，访问存储器或I／O端口读取操作数参加EU运算或存放运算结果等。
2．8086CPU预取指令队列有什么好处？8086CPU内部的并行操作体现在哪里？答：8086CPU的预取指令队列由6个字节组成，按照8086CPU的设计要求，指令执行部件（EU）在执行指令时，不是直接通过访问存储器取指令，而是从指令队列中取得指令代码，并分析执行它。
从速度上看，该指令队列是在CPU 内部，EU从指令队列中获得指令的速度会远远超过直接从内存中读取指令。
8086CPU内部的并行操作体现在指令执行的同时，待执行的指令也同时从内存中读取，并送到指令队列。
3．8086CPU中有哪些寄存器？各有什么用途？答：指令执行部件（EU）设有8个16位通用寄存器AX、BX、CX、DX、SP、BP、SI、DI，主要用途是保存数据和地址（包括内存地址和I/O端口地址）。
其中AX、BX、CX、DX主要用于保存数据，BX可用于保存地址，DX还用于保存I/O端口地址；BP、SI、DI主要用于保存地址；SP用于保存堆栈指针。
标志寄存器FR用于存放运算结果特征和控制CPU操作。
BIU中的段寄存器包括CS、DS、ES、SS，主要用途是保存段地址，其中CS代码段寄存器中存放程序代码段起始地址的高16位，DS数据段寄存器中存放数据段起始地址的高16位，SS堆栈段寄存器中存放堆栈段起始地址的高16位，ES扩展段寄存器中存放扩展数据段起始地址的高16位。
第4章+Intel80X86系列微处器
18
8086外特性——引脚信号及其功能
8086CPU采用40个引脚的双列直插式封装形式; • 采用了分时复用的地址/数据和地址/状态引脚； • 根据不同的工作模式定义不同的引脚功能。
GND AD14 AD13 AD12 AD11 AD10 AD9 AD8 AD7 AD6 AD5 AD4 AD3 AD2 AD1 AD0 NMI INTR CLK GND 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 40 39 38 37 36 35 34 33 32 31 30 29 28 27 26 25 24 23 22 21 VCC AD15 A16/S3 A17/S4 A18/S5 A19/S6 BHE/S7 MN/MX RD HOLD HLDA WR M/IO DT/R DEN ALE INTA TEST READY RESET GND A14 A13 A12 A11 A10 A9 A8 AD7 AD6 AD5 AD4 AD3 AD2 AD1 AD0 NMI INTR CLK GND 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 40 39 38 37 36 35 34 33 32 31 30 29 28 27 26 25 24 23 22 21 VCC A15 A16/S3 A17/S4 A18/S5 A19/S6 SS0 MN/MX RD HOLD HLDA WR IO/M DT/R DEN ALE INTA TEST READY RESET
栈底/栈顶 21000H 栈底 21000H 20FFFH 20FFEH 20FFDH 栈顶 20FFCH 12H 34H 56H 78H 栈底 21000H 20FFFH 栈顶 20FFEH 20FFDH 20FFCH 12H 34H 56H 78H
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
T1
T2
T3
T4
T1
地址
状态
S3~S6
地址
数据
存储器读周期时序说明
（1）T1开始使 M / IO, DT / R 有效，输出地址信号A19~A16,A15~A0和
BHE信号，ALE有效。
（2）T1上升沿，ALE无效，锁存地址和 BHE 。
（3）T1下降沿（T2开始）输出状态S3~S6，AD15~AD0浮空，BHE 无
时钟脉冲的一个循环时间叫做一个时钟周期。每个时钟周期T 又称一个“状态”，它是CPU工作最小时间单位，是由系统时
钟的频率确定的。所有操作都以这个时钟周期为基准，是计算
机系统工作速度的重要标志。 IBM-PC/XT时钟频率为4.77MHZ 时钟周期210nS。
微型计算机原理与应用——第二章 微处理器结构及工作原理
8282
STB OE STB
HLDA A15 ～ A0 HLDA
BHE A19 ～ A16
地 址 总 线
8282
(2) OE
DIR(2) OE
8286
D15 数据 ～ 总线 D0
READY
M/IO RD WR INTR INTA NMI HOLD HLDA
M/IO RD WR INTR INTA NMI HOLD HLDA READY
微型计算机原理与应用——第二章 微处理器结构及工作原理
16
2.3 8086引脚信号和工作模式
四、 系统总线——最大模式
2、总线仲裁器8289 在多处理器系统中，每个处理器必须配备一个8288
总线控制器和一个8289总线仲裁器。在总线上的每个处 理器，都分配有不同的优先权。当总线请求同时到来时， 8289就解决争用问题，经过仲裁把总线使用权转让给优 先级最高的处理器。
8086
总 线 信 号 中 断 控 制
VCC GND
微型计算机原理与应用——第二章 微处理器结构及工作原理 5
2.3 8086引脚信号和工作模式
8086引脚图
微型计算机原理与应用——第二章 微处理器结构及工作原理
6
2.3 8086引脚信号和工作模式
二、 最小模式下引脚信号和功能
当8086的引脚MN/MX接成高电平时CPU处于最小模式工 作方式，此时系统中仅有一个处理器。在此模式下CPU各 引脚定义
一般要1个以上的总线周期。
微型计算机原理与应用——第二章 微处理器结构及工作原理 21
2.4 8086操作时序
二、总线操作时序
1、最小模式下 存储器读周期 时序图
CLK M/IO A19~16 BHE AD15~0 ALE RD DT/R DEN READY 存储器读周期时序
微型计算机原理与应用——第二章 微处理器结构及工作原理 22
24
微型计算机原理与应用——第二章 微处理器结构及工作原理
2.4 8086操作时序
二、总线操作时序
3、最小模式下存储器写周期 说明：
（1）DT/R为高电平。 （2）AD15~AD0输出地址 后，紧接着输出数据，T4 上升沿浮空。 （3）T1下降沿输出写信号。
微型计算机原理与应用——第二章 微处理器结构及工作原理
四、系统总线——最小模式 在系统设计中有时也做如下处理：
M/IO RD WR
MEMR 存储器读命令 MEMW 存储器写命令 IOR IOW I/O读命令 I/O写命令
13
微型计算机原理与应用——第二章 微处理器结构及工作原理
2.3 8086引脚信号和工作模式
四、系统总线——最小模式
（4）中断控制信号
（2）由2片8286（双向缓冲器，功能同74LS244）做数据 总线D15~D0的缓冲器，以增加总线驱动能力。 / R做方向 DT
选择， DEN 为选通信号。
（3）控制信号M / IO 和RD , WR 完成信息传递控制。
微型计算机原理与应用——第二章 微处理器结构及工作原理
12
2.3 8086引脚信号和工作模式
20
2.4 8086操作时序
一、指令周期、总线周期和时钟周期
2、总线周期（机器周期）
BIU完成一次访问存储器操作所需的时间称为总线周期
每个总线周期至少包含4个时钟周期（T1~T4）
8086的总线周期有：存储器读写周期、 输入/输出周
期、中断响应周期；
3、指令周期
执行一条指令所需要的时间称为指令周期。
8
2.3 8086引脚信号和工作模式
三、 最大模式下引脚信号和功能
1. S2,S1,S0总线周期状态信号
输出 三个信号组合产生系 统控制信号 信号由总线控制器 8288译码产生
S2 0 0 0 0 1 1 1 1
S1 0 0 1 1 0 0 1 1
S0 0 1 0 1 0 1 0 1
Ù ÷ý Ì ² ×¹ ³ ¢ Ð Ï ì ¦ Å Å ·Ö ¶ Ï Ó Ð º ¶ I/O¶ ¿ Á Ë Ú Ð I/O¶ ¿ ´ Ë Ú Ý £ Ô Í ¡ ¸ î È Ö Á Á Ú æ ¶ Ä ´ ´ Ú æ Ð Ä ´ Þ ´ ´ ¬ ¨¹ É ´ ¬ © Î Ô ×Ì £ ý ¶ ×Ì £
4、QS1,QS0 ：指令队列状态信号
输出
两个信号组合指示指令队列状态。
微型计算机原理与应用——第二章 微处理器结构及工作原理 10
2.3 8086引脚信号和工作模式
四、系统总线 ——最小模式
1、最小模式下计 算机总线图
BHE A19 ～ A16 ALE
AD15 ～ AD0 +5 MN/MX DT/R DEN
微型计算机原理与应用——第二章 微处理器结构及工作原理
7
2.3 8086引脚信号和工作模式
三、 最大模式下引脚信号和功能
MN/MX引脚接地，8086CPU工作在最大模式下， 系统中可以接入协处理器8087或8089。在最大模 式下8086有8个控制信号被重新定义。
微型计算机原理与应用——第二章 微处理器结构及工作原理
一、 8086引脚信号和功能
(S2)M/IO RD (LOCK)WR (S0)DEN (S1)DT/R 总线 (RQ0)HOLD 控制 (RQ1)HLDA READY CPU TEST 控制 RESET MN/MX CLK 系 统 控 制 AD0 ～ AD15 A16/S3 ～ A19/S6 BHE/S7 ALE(QS0) INTA(QS1) INTR NMI
2.3 8086引脚信号和工作模式
2.4 8086操作时序
微型计算机原理与应用——第二章 微处理器结构及工作原理
3
2.3 8086引脚信号和工作模式
8086引脚信号和功能
最小模式下引脚信号和功能
最大模式下引脚信号和功能
微型计算机原理与应用——第二章 微处理器结构及工作原理
4
2.3 8086引脚信号和工作模式
控 制 总 线
微型计算机原理与应用——第二章 微处理器结构及工作原理
11
2.3 8086引脚信号和工作模式
四、 系统总线——最小模式
2、说明
M RD : 读存储器单元 M WR : 写存储器单元 IO RD : 从I / O口输入 IO WR : 向I / O口输出
（1）由3片8282（低电平锁存，功能同74LS373）锁存地 址A0~A19和BHE。ALE为锁存信号。
微型计算机原理与应用——第二章 微处理器结构及工作原理
9
2.3 8086引脚信号和工作模式
三、 最大模式下引脚信号和功能
2. LOCK总线封锁信号
三态，输出
低电平有效 有效时禁止其他部件占用总线
3、RQ/GT0,RQ/GT1 ：总线请求/总线允许信号
双向，低电平有效
有两个总线请求与总线响应信号，支持多处理器工作
8286
A15 ～ A0 HLDA D15 数据 ～ 总线 D0
地 址 总 线
ALE DT/R DEN
8288 INTA
MRDC MWTC IORC IOWC
S0 S1 S2 INTR NMI
微型计算机原理与应用——第二章 微处理器结构及工作原理
S0 S1 S2
INTA MEMR MEMW IOR IOW
效，输出S7。RD和 DEN信号有效，打开三态门读取数据。 （4）T3上升沿检测READY信号，为高电平下一个为T4状态，否则插入 等待周期。 （5）T3下降沿 RD和 DEN无效，数据总线浮空。 （6）T4上升沿 DT / R无效。 （7）读取数据时间 RD 或 DEN为2T=420ns
微型计算机原理与应用——第二章 微处理器结构及工作原理 23
微型计算机原理与应用——第二章 微处理器结构及工作原理
17
2.3 8086引脚信号和工作模式
四、 系统总线 ——最大模式
3、最大模式下系统 总线连接图
BHE A19 ～ A16
AD15 ～ AD0
8282
STB OE STB
HLDA
BHE A19 ～ A16
8282
(2) OE
8086
MN/MX
(2) DIR OE
25
2.4 8086操作时序
二、总线操作时序
4、最小模式下I/O读时序
CLK M/IO A19~16 BHE AD15~0 ALE RD DT/R DEN READY 输入周期时序
微型计算机原理与应用——第二章 微处理器结构及工作原理 26
T1
T2
பைடு நூலகம்T3
T4
T1
说明：
地址 状态
S3~S6
地址
数据
与存储器读周期的区别是 M/IO为低电平，其余均 相同。