数字电子钟课程设计

摘要

在生活中的各种场合经常要用到电子钟，现代电子技术的飞跃发展，各类智能化产品相应而出，数字电路具有电路简单、可靠性高、成本低等优点，本设计就以数字电路为核心设计智能电子钟。

数字钟是一个将“时”，“分”，“秒”显示于人的视觉器官的计时装置。它的计时周期为24小时，显示满刻度为23时59分59秒，另外应有校时功能和、报时、整体清零等附加功能。干电路系统由秒信号发生器、时、分、秒计数器，译码器及显示器，校时电路，整体清零电路，整点报时电路组成。秒信号产生器是整个系统的时基信号，它直接决定计时系统的精度，一般用石英晶体振荡器加分频器来实现。秒信号产生器将标准秒信号送入“秒计数器”，“秒计数器”采用60进制计数器，每累计60秒发出一个“分脉冲”信号，该信号将作为“分计数器”的时钟脉冲。“分计数器”也采用60进制计数器，每累计60分钟，发出一个“时脉冲”信号，该信号将被送到“时计数器”。“时计数器”采用24进制计时器，可实现对一天24小时的累计。计数器用的是74LS90。译码显示电路将“时”、“分”、“秒”计数器的输出状态送到七段显示译码器译码，通过六位LED 七段显示器显示出来。整点报时电路时根据计时系统的输出状态产生一脉冲信号，然后去触发一音频发生器实现报时。整体清零电路是根据74LS90计数器在2,3脚均为1时清零的特点用电源，开关和逻辑门组成的清零电路对“时”、“分”、“秒”显示数字清零。校时电路时用来对“时”、“分”、“秒”显示数字进行校对调整的

关键词分频计数译码报时清零校时校分触发逻辑

目录

引言

1 设计目的............................................................ . (5)

2 设计任务 (5)

2.1设计指标 (5)

2.2设计要求 (5)

2.3方案的对比 (6)

3数字电子钟的组成 (6)

3.1数字钟的基本逻辑功能框图 (6)

3.2秒信号发生器（振荡器及分频电路） (7)

3.3时、分、秒计数器电路 (8)

3.4译码显示电路 (8)

3.4校时电路 (8)

3.6正点报时电路 (8)

3.7清零电路 (8)

4．数字钟的电路设计 (8)

4.1 秒信号发生器的设计 (8)

4.2计数电路的设计 (10)

4.2.1六十进制计数器 (10)

4.2.2 二十四进制计数器 (11)

4.2.3计数器的组间级联问题 (12)

4.3译码显示电路 (13)

4.4校时电路的设计 (13)

4.5正点报时电路的设计 (13)

4.6清零电路的设计 (15)

4.7数字电子钟的整体电路 (15)

4.7设计、调试要点 (15)

5元器件 (16)

5.1实验元器件清单 (16)

5.2芯片内部结构图及引脚图 (16)

6电路的装配与调试过程 (16)

6.1电路焊接 (16)

6.2调试过程 (16)

7课程设计的收获、体会和建议 (16)

7.1设计实验出现的问题及解决 (16)

7.2设计体会 (17)

7.3设计建议 (18)

参考文献 (19)

附录元件清单 (20)

附录一方案一 (20)

附录二方案二 (21)

附录三元件清单 (22)

附录四元件管脚图 (23)

引言

数字电子钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更长是使用寿命，因此得到了更广泛的使用，数字电子钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路

1 设计目的

此次设计数字电子钟就是为了了解数字电子钟的原理，掌握数字钟的设计方法，熟悉集成电路的使用方法。从而学会制作数字电子钟。而且通过数字电子钟的制作进一步的了解各种在制作中用到的中小规模集成电路的作用及实用方法，再通过使用Proteus仿真技术，实际运用能力，独立完整地设计具有一定功能的电子电路。。且由于数字钟包括组合逻辑电路和时序电路，通过它可以进一步学习与掌握各种组合逻辑电路与时序电路的原理和使用方法。

2.设计任务

2.1设计指标

设计一个有“时”，“分”，“秒”（23小时59分59秒）显示且有校时功能的电子钟；

2.2设计要求

（1）时间以24小时为一个周期，显示满刻度为23时59分59秒。

（2）各用2位数码管显示时、分、秒。

（3）具有手动校时、校分功能，可以分别对时及分进行单独校时，使其校正到标准时间。（4）计时过程具有报时功能，当时间到达正点前10秒进行蜂鸣报时，蜂鸣响一秒停一秒地响五次。

（5）为了保证计时的稳定及准确须由晶体振荡器提供表针时间基准信号。

2.3方案对比

方案一：（附录一）

（1）采用晶体振荡器

晶体振荡器电路给数字钟提供一个频率稳定准确的32768Ｈz的方波信号，可保证数字钟的走时准确及稳定。

（2）用CD4060和D触发器作分频器

数字钟的晶体振荡器输出频率较高，为了得到1Hz的秒信号输入，需要对振荡器的输出信号进行分频。CD4060在数字集成电路中可实现的分频次数最高，而且CD4060还包含振荡电路所需的非门，使用更为方便。CD4060计数为14级2进制计数器，可以将32768HZ的信号分频为2H Z，其次CD4060的时钟输入端两个串接的非门，因此可以直接实现振荡和分频的功能。D触发器是构成二分频的计数器，这样就得到了1 H Z秒脉冲信号。

（3）采用74Ls90做计时器

方案二：（附录二）

（1）采用555构成的多偕振荡电路

振荡器电路选用555构成的多偕振荡器，设振荡频率f=1000HZ，其中的电位器可以微调振荡器的输出频率。

（2）用74LS90作分频器

通常实现分频器的电路是计数器电路，一般采用多级10进制计数器来实现。分频器的功能有两个：一是产生标准秒脉冲信号；二是提供功能扩展电路所需的信号。选用中规模集成电路74LS90可以完成以上功能。如图所示，将3片74LS90级联，每片为1/10分频，三片级联正好获得1HZ的标准秒脉冲。

（3）采用74LS90做计时器

方案对比：秒信号发生器是数字电子钟的核心部分，它的精度和稳度决定了数字钟的质量，而由于用555组成的频率发生器电路不稳定，而相对方案一而言，电路较为复杂，所以我们采用方案一：二十四进制电路和六十进制电路都是用两个74LS90组，七进制电路同样用一个74LS90，输入方波信号是用晶体振荡器提供，译码驱动器是用CD4511。分频器采用一片CD4060和一片74LS90组成，分频后输出1Hz的方波信号。如图1所示。

3、数字电子钟的组成

数字电子钟主要由以下几个部分组成：秒信号发生器、时、分、秒计数器，译码器及显示器，校时电路，正点报时电路，清零电路组成。

3.1数字钟的基本逻辑功能框图