微机原理第二章习题答案
微机原理第2章课后答案
第2章8086微处理器及其系统教材习题解答1. 8086 CPU 由哪两部分构成，它们的主要功能是什么?在执行指令期间,EU 能直接访问存储器吗，为什么?【解】8086CPU由执行部件（EU）和总线接口部件（BIU）两部分组成。
执行部件由内部寄存器组、算术逻辑运算单元（ALU）与标志寄存器（FR）及内部控制逻辑等三部分组成。
寄存器用于存储操作数和中间结果；算术逻辑单元完成16位或8位算术逻辑运算，运算结果送上ALU内部数据总线，同时在标志寄存器中建立相应的标志；内部控制逻辑电路的主要功能是从指令队列缓冲器中取出指令，对指令进行译码，并产生各种控制信号，控制各部件的协同工作以完成指令的执行过程。
总线接口部件（BIU）负责CPU与存储器、I/O设备之间传送数据、地址、状态及控制信息。
每当EU部件要执行一条指令时，它就从指令队列头部取出指令，后续指令自动向前推进。
EU要花几个时钟周期执行指令，指令执行中若需要访问内存或I/O设备，EU就向BIU 申请总线周期，若BIU总线空闲，则立即响应，若BIU正在取一条指令，则待取指令操作完成后再响应EU的总线请求。
2. 8086CPU与传统的计算机相比在执行指令方面有什么不同？这样的设计思想有什么优点？【解】8086 CPU与传统的计算机相比增加了指令队列缓冲器，从而实现了执行部件（EU）与总线接口(BIU)部件的并行工作，因而提高了8086系统的效率。
3. 8086 CPU 中有哪些寄存器，各有什么用途？【解】8086共有8个16位的内部寄存器，分为两组：①通用数据寄存器。
四个通用数据寄存器AX、BX、CX、DX均可用作16位寄存器也可用作8位寄存器。
用作8位寄存器时分别记为AH、AL、BH、BL、CH、CL、DH、DL。
AX（AH、AL）累加器。
有些指令约定以AX（或AL）为源或目的寄存器。
实际上大多数情况下，8086的所有通用寄存器均可充当累加器。
BX（BH、BL）基址寄存器。
微机原理第2章作业及答案
第2章8086微处理器及其系统习题解答1. 8086 CPU 由哪两部分构成，它们的主要功能是什么在执行指令期间,EU 能直接访问存储器吗，为什么【解】8086CPU由执行部件（EU）和总线接口部件（BIU）两部分组成。
执行部件由内部寄存器组、算术逻辑运算单元（ALU）与标志寄存器（FR）及内部控制逻辑等三部分组成。
寄存器用于存储操作数和中间结果；算术逻辑单元完成16位或8位算术逻辑运算，运算结果送上ALU内部数据总线，同时在标志寄存器中建立相应的标志；内部控制逻辑电路的主要功能是从指令队列缓冲器中取出指令，对指令进行译码，并产生各种控制信号，控制各部件的协同工作以完成指令的执行过程。
总线接口部件（BIU）负责CPU与存储器、I/O设备之间传送数据、地址、状态及控制信息。
每当EU部件要执行一条指令时，它就从指令队列头部取出指令，后续指令自动向前推进。
EU要花几个时钟周期执行指令，指令执行中若需要访问内存或I/O设备，EU就向BIU 申请总线周期，若BIU总线空闲，则立即响应，若BIU正在取一条指令，则待取指令操作完成后再响应EU的总线请求。
2. 8086CPU与传统的计算机相比在执行指令方面有什么不同这样的设计思想有什么优点【解】8086 CPU与传统的计算机相比增加了指令队列缓冲器，从而实现了执行部件（EU）与总线接口(BIU)部件的并行工作，因而提高了8086系统的效率。
3. 8086 CPU 中有哪些寄存器，各有什么用途【解】8086共有8个16位的内部寄存器，分为两组：①通用数据寄存器。
四个通用数据寄存器AX、BX、CX、DX均可用作16位寄存器也可用作8位寄存器。
用作8位寄存器时分别记为AH、AL、BH、BL、CH、CL、DH、DL。
AX（AH、AL）累加器。
有些指令约定以AX（或AL）为源或目的寄存器。
实际上大多数情况下，8086的所有通用寄存器均可充当累加器。
BX（BH、BL）基址寄存器。
微机原理第二章习题参考答案
微机原理第二章习题参考答案微机原理第二章作业参考答案：1．（2字节）a.指由8个二进制位组成的通用基本单元（6时钟周期）b.是cpu指令执行时间的刻度（10软件配置管理空间）c.cpu所要出访的存储单元数，与cpu地址总线条数有关（11实际地址）d.唯一能代表存储空间每个字节单元的地址，用5位16进制数表示（7总线周期）e.cpu执行访问存储器或i/o操作所花时间（12逻辑地址）f.由段基址和段偏转地址共同组成，均用4十一位16十进制则表示（4基本指令继续执行时间）g.指寄存器乘法指令继续执行所花掉时间（3指令）h.顺利完成操作方式的命令（1字长）i.指cpu在交换、加工、存放信息时信息位的基本长度（5指令执行时间）j.各条指令执行所花时间，不同指令值不一（8cache）k.为减轻cpu与主存储器间互换数据的速度瓶颈而建立的高速缓冲存储器（9虚拟存储器）l.cpu执行程序时看见的一个速度吻合内存却具有外存容量的假想存储器2．（1）mhz频率单位，可以用来表示cpu的主频1mhz＝1000000hz（2）ghz频率单位，可以用来表示cpu的主频1ghz＝1000000000hz（3）μs时间单位，可以用来表示基本指令执行时间1μs＝10s（4）mips每秒百万条指令，用来表示基本指令执行速度（5）kb用以则表示存储器容量、软件配置管理空间或者存储空间的一种单位1kb＝2bytes（6）mb用以则表示存储器容量、软件配置管理空间或者存储空间的一种单位1mb＝2bytes（7）gb用以则表示存储器容量、软件配置管理空间或者存储空间的一种单位1gb＝2bytes（8）tb用以则表示存储器容量、软件配置管理空间或者存储空间的一种单位1tb＝2bytes3.eu的共同组成部件：（3）alu（7）状态标志寄存器（9）掌控单元（12）通用寄存器组与biu的共同组成部件：(1)地址部件au(2)段界检查器（4）20十一位地址产生器（5）20十一位物理地址加法器（6）指令队列（8）总线掌控逻辑（10）段寄存器组（11）指令指针4．标志sf（b符号标志）cf（d位次标志）af（h辅助位次标志）df（i方向标志）tf（a陷阱标志）of（c外溢标志）pf（f奇偶标志）if（g中断容许标志）zf（e零标志）类型sssccsscs为0时则表示的状态两个带符号数运算结果就是正数两个并无符号数经alu运算后并无位次或者借位产生两个数运算时，两个高4十一位运算并无位次或者借位产生数据串成操作方式的增量地址为自动递减正常调试两个带符号数运算后没产生外溢运算结果数据高8位中二进制存有奇数个1中断屏蔽数据运算时结果不为零403020?6107．首地址pa=62d87h末地址pa=62d87h＋28h(则表示40字节)－1h＝62daeh8.实际地址：99a40h9．实际地址：3ba00h10填写下列个状态下的有效信号状态总线操作类型t1t2t3t4最小模式下总线存储器读操作最小模式下总线存储器写操作11.特点方式最小模式最大模式12．00130h:00131h:00135h:00136h:13.0dah31h7fh5ehmn/mx引脚高电平低电平处理器个数12个以上总线控制信号的产生8086828834h00230h:2dh00231h:0abh00232h:00233h:67h14.55h00330h:20h00331h:00332h:45h00333h:20h00334h:53h00335h:20h00336h:54h00337h:20h00338h:43h15．(1)ds:11a7es:11a7ss:21becs:31b8ds,es段顶:11a70hss段顶上:21be0hss段底:22ca8hcs段顶上:31b80hds,es段底:21a6fhcs段底:41b7fh(2)of=0df=0if=1sf=0zf=0zf=0pf=0cf=016.5ch20a28h:00h20a29h:7ah20a2ah:20a2bh:20a2ch:20a2dh:20a2eh:20a2fh:20a30h:20a31h:53h42h0ffh12h00h5bh0ah入栈完毕时，（ss）＝20a0h（ip）＝0028h17．8086系统中：（1）8284a时钟产生器的作用是：为8086cpu提供时钟，产生cpu所需的系统时钟信号（2）8282/8283地址锁存器的作用是：锁存8086地址总线中的信息（3）8286/8287总线收发器的作用是：传送8086数据总线中的信息（4）8288总线控制器的促进作用就是：在最小工作模式下产生8086系统所需的掌控信号18．8086寻址i/o端口时，使用16条地址线，可寻址32k个字端口,或64k个字节端口。
微机原理第二章练习题及解
微机原理第二章练习题及解一：单项选择题●8086CPU复位后, 下列寄存器的值为（ C ）。
A：CS = 0000H、IP = 0000H B：CS = 0000H、IP = FFFFHC：CS = FFFFH、IP = 0000H D：CS = FFFFH、IP = FFFFH●8086CPU复位后, 下列寄存器的值为（ C ）。
A：CS：IP = 0000H：0000H B：CS：IP = 0000H：FFFFHC：CS：IP = FFFFH：0000H D：CS：IP = FFFFH：FFFFH●当RESET信号为高电平时，寄存器初值为FFFFH的是（ A ）。
A：CS B：ES C：IP D：BP●地址锁存发生在指令周期的（ A ）时刻。
A：T1 B：T2 C：T3 D：T4●8086CPU读数据操作在总线周期的（ D ）时刻。
A：T1 B：T1，T2 C：T2，T3 D：T3，T4●8086CPU写数据操作在总线周期的（ D ）时刻。
A：T1 B：T2 C：T2，T3 D：T2，T3，T4●8086与外设进行数据交换时，常会在（ C ）后进入等待周期。
A：T1 B：T2 C：T3 D：T4●计算机中数据总线驱动器采用的基本逻辑单元是（ C ）。
A：反相器B：触发器C：三态门D：译码器●计算机中地址锁存器采用的基本逻辑单元是（ B ）。
A：反相器B：触发器C：三态门D：译码器●计算机中地址锁存器的输出信号状态是（ B ）。
A：单向双态B：单向三态C：双向双态D：双向三态●8086CPU从功能结构上看，是由（ D ）组成A：控制器和运算器B：控制器,运算器和寄存器C：控制器和20位物理地址加法器D：执行单元和总线接口单元●执行指令IRET后弹出堆栈的寄存器先后顺序为（ D ）。
A：CS、IP、F B：IP、CS、F C：F、CS、IP D：F、IP、CS●下列逻辑地址中对应不同的物理地址的是（ C ）。
微机原理课后答案。第二章
13．略。
8．略，见教材P37。
9．在某系统中，已知当前（SS）＝2360H，（SP）＝0800H，那么该堆栈段在存储器中的物理地址范围是什么？若往堆栈中存入20个字节数据，那么SP的内容为什么值？
答：（SS）×10H＋（SP）＝23600H＋0800H＝23E00H，堆栈段在存储器中的物理地址范围是23600H～23E00H。若往堆栈中存入20个字节数据，那么SP的内容为0800H－14H＝07ECH。（20的十六进制为14H）。
10．已知当前数据段位于存储器的B4000H到C3FFFH范围内，则段寄存器DS的内容为多少？
答：段寄存器DS的内容为B4000H。
11．8086系统中为什么一定要有地址锁存器？需要锁存哪些信息？
答：由于8086CPU受芯片封装的限制，只有40个管脚，所以地址线和数据线只能采用复用的方式共同使用某些管脚。对存储器进行访问时，在读取数据或写入数据时，存储器芯片要求在这个过程中地址信息必须稳定提供给存储器，而由于8086CPU地址线和数据线是复用的，就不可能在同一时刻具有地址和数据的两种功能。这就需要在CPU提供地址信息时，将地址锁存起来，以保证下一个时刻当这些复用的管脚起着数据线的功能时，存储器有正确的地址信息。要锁存的信息包括这些复用管脚的地址和BHE等信号。
在8086系统的地址形成中，当段地址确定后，该段的寻址范围就已经确定，其容量不大于64KB。同时，通过修改段寄存器内容，可达到逻辑段在整个1MB存储空间中浮动。各个逻辑段之间可以紧密相连，可以中间有间隔，也可以相互重叠（部分重叠，甚至完全重叠）。采用段基址和偏移地址方式组成物理地址的优点是：满足对8086系统的1MB存储空间的访问，同时在大部分指令中只要提供16位的偏移地址即可。
微机原理第2章答案
第2章习题参考解答1．8086处理器内部一般包括哪些主要部分?8086处理器与其他处理器一样，其内部有算术逻辑部件、控制与定时部件、总线与总线接口部件、寄存器阵列等。
按功能结构可分为两部分，即总线接口单元(BIU)与执行单元(EU)。
BIU主要包括段寄存器、内部通信寄存器、指令指针、6字节指令队列、20位地址加法器和总线控制逻辑电路。
EU主要包括通用寄存器阵列、算术逻辑单元、控制与定时部件等。
2．什么是总线? —般微机中有哪些总线?所谓总线是指电脑中传送信息的一组通信导线，它将各个部件连接成—个整体。
在微处理器内部各单元之间传送信息的总线称为片内总线；在微处理器多个外部部件之间传送信息的总线称为片外总线或外部总线。
外部总线又分为地址总线、数据总线和控制总线。
随着电脑技术的发展，总线的概念越来越重要。
微机中常用的系统总线有PC总线、ISA总线、PCI总线等。
3．什么是堆栈?它有什么用途?堆栈指针的作用是什么?堆栈是一个按照后进先出的原则存取数据的部件，它是由栈区和栈指针组成的。
堆栈的作用是：当主程序调用子程序、子程序调用子程序或中断时转入中断服务程序时，能把断点地址及有关的寄存器、标志位及时正确地保存下来，并能保证逐次正确地返回。
堆栈除了有保存数据的栈区外，还有一个堆栈指针SP，它用来指示栈顶的位置。
假设是“向下生成”的堆栈，随着压入堆栈数据的增加，栈指针SP的值减少。
但SP始终指向栈顶。
4．在8086 CPU中，FR寄存器有哪些标志位?分别说明各位的功能。
8086 CPU中设置了一个16位的标志寄存器FR，其中用了9位，还有7位保留。
9位中有3位作为控制标志，6位作为状态标志。
IF：中断控制标志。
当IF＝1时，允许可屏蔽中断请求；当IF＝0时，禁止可屏蔽中断请求。
TF：单步运行标志。
当TF＝1，单步运行；TF＝0，连续运行程序。
DF：方向标志。
当DF＝0，串操作时地址按增量修改；DF＝1，地址按减量修改。
微机原理第2章练习题及答案
第2章计算机中的数制和编码一、自测练习题㈠选择题1．在计算机内部，一切信息的存取、处理和传送都是以( )形式进行的。
A．BCD码B．ASCII码C．十六进制 D．二进制2．在下面几个不同进制的数中，最大的数是( )。
A．1100010B B．225Q C．500 D．1FEH3．在下面几个不同进制的数中，最小的数是( )。
A．100100lB B．75 C．37Q D．0A7H4．十进制数38的8位二进制补码是( )。
A．0011001 B．10100110 C．10011001 D．001001105．十进制数－38的8位二进制补码是( )。
A．01011011 B．11011010 C．11011011 D．010110106．有一个8位二进制数的补码是11111101，其相应的十进制真值是( )。
A．－3 B．－2 C．509 D．2537．十进制数－75用二进制数10110101表示，其表示方式是( )。
A．原码B．补码C．反码D．ASCII码8．已知[X]原＝100110101B，[Y]原＝11101011B，则[X－Y]补＝( )。
A．溢出B．01111011B C．10000101B D．0101000lB 9．构成微机的主要部件除CPU、系统总线、I／O接口外，还有( )。
A. CRT B．键盘C．磁盘D．内存(ROM和RAM)10．下列数中为最小值的是( a )。
A．28D B．01100011B C．10011000BCD D．5AH11．下列数中为最大值的是( b )。
A．5AH B．011000lIB C．28 D．(10011000)BCD 12．目前，在计算机中采用二进制数，是因为( )。
A．容易实现B．算术四则运算规则简单C．书写方便D．可进行二值逻辑运算13．计算机中常用的BCD码是( )。
A．二进制数B．十六进制数C．二进制编码的十进制数D．不带符号数的二进制形式14．10001010是( )。
微机原理习题课
微机原理习题课第二章习题答案一、填空题1、MOV AX，7896HADD AL，AH上述指令执行后，标志位CF和OF的值是（）。
2、MOV SP，3210HPUSH AX 执行上述指令序列后，SP寄存器的值是( )3、重复前缀指令REP的重复次数由（）决定。
4、在串操作指令前使用重复前缀指令REPE，终止串的重复操作条件是（）。
5、下面指令序列执行后完成的运算，正确的算术表达式应是（）。
MOV AL，BYTE PTR XSHL AL，1DEC ALMOV BYTE PTR Y，AL6、下面程序段执行后，AL中的内容是（）MOV AX，8833HADD AL，AHDAA7、如JMP指令采用段间间接寻址，那么由4个相邻字节单元中存放有转移地址，其中前两个字节存放的是____ IP____，而后两个字节存放的是____ CS____。
8、执行下面的程序段后，AX=_________ 。
MOV CX，5；MOV AX，50；NEXT：SUB AX，CX；LOOP NEXT；HLT9、MUL WORD PTR [SI] ，原操作数__________；目标操作数__________；10、设AL=-18，CL=2，则执行SAR AL，CL 后，AL=__________ 。
11、设AH＝0，AL＝06H，BL＝09H，执行指令ADD AL，BLAAA之后，其结果应是（）。
12、指令LOOPNZ 退出循环的条件是（）。
13、MOV AX, 65A3;AND AX, 0FA03AX=___5FA6_______,若作为无符号数，其十进制值为___24486_______，若作为带符号数，其十进制值为____+24486______.14、(西安交大)写出一条能完成下述操作的指令（1）将AH的最高3位清零，其他位不变（）（2）AH的低半字节置1，其他位不变（）（3）AH的最低位取反，其他位不变（）15、（西南交大) 8086 CPU在基址-变址寻址方式中，基址寄存器可以是( )和( )，变址寄存器可以是( )和( )。
微机原理习题2参考答案
习题2参考答案2.1 8086 CPU共有哪些16位寄存器？其中哪些16位寄存器可分为二个8位寄存器来使用？参考答案：8086 CPU共有AX、BX、CX、DX、SI、DI、SP、BP、IP、FLAGS、CS、DS、ES、SS共14个16位的寄存器。
其中AX、BX、CX、DX可分为二个8位寄存器来使用2.2 简述8086 CPU各通用寄存器的主要功能？参考答案：8086 CPU包含AX、BX、CX、DX、SI、DI、SP、BP共8个通用寄存器。
其中AX主要用在字的乘、除法，输入/输出指令中；BX主要在寄存器间接寻址和XLAT指令中作基址寄存器使用；CX主要在串操作指令和LOOP指令中作计数器使用；DX主要在字的乘除法指令和输入/输出指令中使用；SI主要在字符串操作指令中作源变址寄存器使用；DI主要在字符串操作指令中作目的变址寄存器使用；SP主要在堆栈操作中作堆栈指针使用；BP主要在寄存器间接寻址中作基址指针使用。
2.3 8086 CPU的标志寄存器有几个状态标志位？几个控制标志位？它们各自的含义和作用是什么？在Debug环境下，对应的用什么符号来表示之？参考答案：8086 CPU的标志寄存器有6个状态标志位，有3个控制标志位。
其中CF进位标志位主要用来反映运算结果是否产生进位或借位，如果运算结果的最高位向前产生了一个进位（加法）或借位（减法），则其值为1，否则其值为0；PF奇偶标志位用于反映运算结果中低8位含有“1”的个数的奇偶性，如果“1”的个数为偶数，则PF 的值为1，否则为0；AF辅助进位标志位表示加法或减法运算结果中D3位向D4位产生进位或借位的情况，有进位（借位）时AF＝1；无进位（借位）时AF＝0；ZF零标志位用来反映运算结果是否为0，如果运算结果为0，则其值为1，否则其值为0；SF用来反映运算结果的符号位，当运算结果为负数时，SF的值为1，否则其值为0；OF溢出标志位用于反映带符号数运算所得结果是否溢出，如果运算结果超过当前运算位数所能表示的范围，则称为溢出，OF的值被置为1，否则，OF的值被清为0。
微机原理课后题答案第二章
微机原理课后题答案第二章第二章1. 8086CPU 内部由哪两部分组成？它们的主要功能是什么？答：8086CPU 内部由执行单元EU 和总线接口单元BIU 组成。
主要功能为：执行单元EU 负责执行指令。
它由算术逻辑单元(ALU)、通用寄存器组、16 位标志寄存器(FLAGS)、EU 控制电路等组成。
EU 在工作时直接从指令流队列中取指令代码，对其译码后产生完成指令所需要的控制信息。
数据在ALU 中进行运算，运算结果的特征保留在标志寄存器FLAGS 中。
总线接口单元BIU 负责CPU 与存储器和I／O 接口之间的信息传送。
它由段寄存器、指令指针寄存器、指令队列、地址加法器以及总线控制逻辑组成。
2. 8086CPU 中有哪些寄存器？各有什么用途？答：8086CPU 内部包含4 组16 位寄存器，分别是通用寄存器组、指针和变址寄存器、段寄存器、指令指针和标志位寄存器。
（1）通用寄存器组包含4 个16 位通用寄存器AX、BX、CX、DX，用以存放普通数据或地址，也有其特殊用途。
如AX（AL）用于输入输出指令、乘除法指令，BX 在间接寻址中作基址寄存器，CX 在串操作和循环指令中作计数器，DX 用于乘除法指令等。
（2）指针和变址寄存器BP、SP、SI 和DI，在间接寻址中用于存放基址和偏移地址。
（3）段寄存器CS、DS、SS、ES 存放代码段、数据段、堆栈段和附加段的段地址。
（4）指令指针寄存器IP 用来存放将要执行的下一条指令在现行代码段中的偏移地址。
（5）标志寄存器Flags 用来存放运算结果的特征。
3. 8086CPU 和8088CPU 的主要区别是什么？答：8088CPU 的内部结构及外部引脚功能与8086CPU 大部分相同，二者的主要不同之处如下：（1）8088 指令队列长度是4 个字节，8086 是6 个字节。
（2）8088 的BIU 内数据总线宽度是8 位，而EU 内数据总线宽度是16 位，这样对16 位数的存储器读/写操作需要两个读/写周期才能完成。
微机原理第2章习题与答案
习题一、选择题1.8086/8088CPU内部有一个始终指示下条指令偏移地址的部件是_______。
A. SPB.CSC.IPD.BP答案：C2. 指令队列的作用是_________。
A.暂存操作数地址B.暂存操作数C.暂存指令地址D.暂存预取指令答案：D3. 8086/8088下列部件中与地址形成无关的是______。
A. ALUB. 通用寄存器C. 指针寄存器D. 段寄存器答案：A4.对于8086，下列说法错误的是_______。
A.段寄存器位于BIU中B.20位的物理地址是在EU部件中形成的C.复位后CS的初值为FFFFHD.指令队列的长度为6个字节答案：B5.8086/8088中ES、DI分别属于_______。
A. EU、BIUB. EU、EUC. BIU、BIUD. BIU、EU答案：D6.BIU与EU工作方式的正确说法是_______。
A. 并行但不同步工作B.同步工作C. 各自独立工作D. 指令队列满时异步工作，空时同步工作答案：A7.在执行转移、调用和返回指令时，指令队列中原有的内容_______。
A.自动清除B.用软件清除C.不改变D.自动清除或用软件清除答案：A8.下列说法中，正确的一条是______A. 8086/8088标志寄存器共有16位，每一位都有含义。
B. 8088/8086的数据总线都是16位。
C. 8086/8088的逻辑段不允许段的重叠和交叉D. 8086/8088的逻辑段空间最大为64KB，实际应用中可能小于64KB。
答案：D9.8086/8088工作于最大模式，是因为_____。
A.可以扩展存储容量B.可以扩大I/O空间C.可以构成多处理器系统D.可以提高CPU主频答案：C10.8088/8086最大模式比最小模式在结构上至少应增加_____。
A.中断优先级控制器B.总线控制器C.数据驱动器D.地址锁存器答案：B11.组成最大模式下的最小系统，除CPU、时钟电路，ROM，RAM及I/O接口外，至少需增加的芯片类型为______。
微机原理第2章习题答案
第2 章习题参考答案1 8086CPU 由哪两局部构成它们的主要功能是什么？答：8086CPU由两局部组成：指令执行部件(E U，E x e c u t i o n U n i t)和总线接口部件(B I U，B u s I n t e r f a c e U n i t)。
指令执行部件〔EU〕主要由算术逻辑运算单元(A L U),标记存放器F R,通用存放器组和 EU 限制器等 4 个部件组成。
其主要功能是执行指令。
总线接口部件(B I U)主要由地址加法器, 专用存放器组,指令队列和总线限制电路等4 个部件组成。
其主要功能是形成访问存储器的物理地址, 访问存储器并取指令暂存到指令队列中等待执行，访问存储器或I/O端口读取操作数参与 EU 运算或存放运算结果等。
2．8086C P U预取指令队列有什么好处？8086CPU 内部的并行操作表达在哪里？答：8086CPU 的预取指令队列由 6 个字节组成。
根据 8086CPU 的设计要求，指令执行部件〔EU〕在执行指令时，不是直接通过访问存储器取指令，而是从指令队列中取得指令代码，并分析执行它。
从速度上看，该指令队列是在 CPU 内部，EU 从指令队列中获得指令的速度会远远超过直接从内存中读取指令。
8086CPU 内部的并行操作表达在指令执行的同时，待执行的指令也同时从内存中读取并送到指令队列。
3.8086CPU 中有哪些存放器？各有什么用途？答：CPU 有 14 个内部存放器，可分为 3 大类：通用存放器,限制存放器和段存放器。
通用存放器是一种面对存放器的体系构造，操作数可以直接存放在这些存放器中，既可减少访问存储器的次数，又可缩短程序的长度，提高了数据处理速度，占用内存空间少。
指令执行部件〔EU〕设有 8 个通用存放器：AX：累加器，一般用来存放参与运算的数据和结果，在乘,除法运算,I/O操作,BCD 数运算中有不可替代的作用BX：基址存放器，除可作数据存放器外，还可放内存的逻辑偏移地址CX：计数存放器，既可作数据存放器，又可在串指令和移位指令中作计数用DX：DX 除可作通用数据存放器外，还在乘, 除法运算,带符号数的扩展指令中有特别用途源变址存放器SI：多用于存放内存的逻辑偏移地址，隐含的逻辑段地址在 DS 存放器中，也可放数据目标变址存放器D I：多用于存放内存的逻辑偏移地址，隐含的逻辑段地址在 DS 存放器中，也可放数据基址指针 BP：用于存放内存的逻辑偏移地址，隐含的逻辑段地址在 SS 存放器中堆栈指针 SP：用于存放栈顶的逻辑偏移地址，隐含的逻辑段地址在 SS 存放器中限制存放器包括指令指针存放器I P和标记存放器F L A G：I P 用来指示当前指令在代码段的偏移位置。
微机原理第二章习题答案
1. 8086CPU内部由哪两部分组成？它们的主要功能?8086CPU由指令执行部件EU和总线接口部件BIU两部分组成。
EU完成指令译码和指令执行的工作，BIU是CPU与外部（存储器和I/O口）的接口，它提供了16位双向数据总线和20位地址总线，完成所有的外部总线操作。
具有地址形成、取指令、指令排队、读/写操作数、总线控制等功能。
2.8080CPU中有哪些寄存器？各有什么用途？答：8086CPU的寄存器有通用寄存器组、指针和变址寄存器、段寄存器、指令指针寄存器及标志位寄存器PSW。
4个16位通用寄存器，它们分别是AX，BX，CX，DX，用以存放16位数据或地址。
也可分为8个8位寄存器来使用，低8位是AL、BL、CL、DL，高8位是AH、BH、CH、DH，只能存放8位数据，不能存放地址。
指针和变址寄存器存放的内容是某一段内地址偏移量，用来形成操作数地址，主要在堆栈操作和变址运算中使用。
段寄存器给出相应逻辑段的首地址，称为“段基址”。
段基址与段内偏移地址结合形成20位物理地址。
指令指针寄存器用来存放将要执行的下一条指令在现行代码中的偏移地址。
16位标志寄存器PSW用来存放运算结果的特征，常用作后续条件转移指令的转移控制条件。
3.8086CPU与8088CPU的主要区别是什么？答：（1）8086的指令队列是6字节，8088是4字节；（2）8088与外部交换数据的总线宽度是8位，所以，对16位数的存储器读/写需要2个总线周期，8086是16位；AD～（3）8088外部数据总线只有8条，所以分时复用的地址/数据总线为7AD；（4）8088中，用IO/M信号代替M/IO；（5）8088中，不需要BHE信号。
4. 简要解释下列名词的意义。
CPU：中央处理单元CPU （Control Processing Unit）也称微处理器，是微型计算机的核心部件，由运算器ALU、控制器、寄存器组以及总线接口等部件组成。
主要完成各种运算，负责对整机的控制。
微机原理与接口技术第二章试题及答案[最终版]
![微机原理与接口技术第二章试题及答案[最终版]](https://img.taocdn.com/s3/m/177cb0cc67ec102de3bd891f.png)
第二章2-1 填空1．.微处器由存放器、控制器和运算器三局部组成 ..2.当 MCS-51 引脚 ALE 信号有效时 ,暗示从 Po 口不变地送出了低 8 位地址 .3.MCS-51 的仓库是软件填写仓库指针临时在_片内数据存储器内斥地的区域4.MCS-51 中凡字节地址能被 _8 整除的特殊功能存放器均能寻址5.MCS-51 有 4 组工作存放器，它们的地址范围是00H~1FH...6.MCS-51 片内 20H~2FH 范围内的数据存储器 ,既可以字节寻址又可以位寻址7.计算机的系统总线有地址总线、控制总线和数据总线。
8.80C51 含 4KB 掩膜 ROM 。
.9.80C51 在物理有 4 个独立的存储空间。
10.一个机器周期等于 6 个状态周期，振荡脉冲 2 分频后发生的时钏信号的周期定义为状态周期。
2-2 判断1.我们所说的计算机本色上是计算机的硬件系统与软件系统的总称。
2.MCS-51 的相对转移指令最大负跳距是 127B 。
〔 √ 〕 〔 × 〕3.MCS-51 的程序存储器只是用来存放程序的。
〔 × 〕 存放程序和表格常数。
4.MCS-51 的时钟最高频率是 18MHz.5.使用可编程接口必需处始化。
(×).12MHz 。
〔 √ 〕。
6.当 MCS-51 上电复位时，仓库指针SP=00H 。
〔 ×〕。
SP=07H 7.MCS-51 外扩 I/O 口与外 RAM 是统一编址的。
〔 √〕。
8.使用 8751 且 =1 时，仍可外扩 64KB 的程序存储器。
〔 × 〕60KB 。
9．8155 的复位引脚可与 89C51 的复位引脚直接相连。
〔 √ 10．MCS-51 是微处置器。
〔× 〕不是。
〕11．MCS-51 的串行接口是全双工的。
〔 √ 〕12．PC 存放的是当前执行的指令。
〔 × 〕是将要执行的下一条指令的地址。
西南交大 微机原理及应用 第二章 答案
微机原理第二章习题答案2-1．解释下列概念：（1）分时复用总线——不同的时刻通过相同的总线引脚传送不同的信息（2）逻辑地址——程序员在程序中使用的地址。
（3）物理地址——又称实际地址PA，是CPU和存储器进行数据交换时所采用的地址。
（4）字地址——如果存放16位的字数据，则需要占用连续的两个单元，其中数据的高8位存放在地址较大的单元，低8位存储在地址较小的单元，并以该单元的值作为该子数据的字地址。
（5）字节地址——8086系统地址总线有20条，内存空间都按字节组织，每个内存单元存储一个字节的数据，并具有一个唯一的20位地址编号，称为字节地址。
（6）规则字——对于16位字数据，若其字地址为偶数，即从地址为偶数的单元开始存放，则称该字数据为规则字。
（7）非规则字——若其字地址为奇数，即从地址为奇数的单元开始存放，则称该字数据为非规则字。
（8）指令周期——执行一条指令所需要的时间称为指令周期。
总线周期——CPU每占用一次系统总线，进行信息的输入输出所需要的时间就成为总线周期。
时钟周期——2-2． 简述8086/8088采用的重叠解释方式对指令和程序的解释过程及其特点。
在8086系统中，为了加快程序的执行速度，采用了重叠解释方式，各条指令的解释过程是重叠进行的。
每条指令的解释过程也包括取指令和执行指令两个阶段，但是相邻两条指令的解释过程有一部分是同时进行的。
在执行一条指令时，可以同时取出下一条指令。
在当前指令执行完毕后，就可以立即制行下一条指令。
这种重叠解释方式大大加快了程序的执行速度。
2-3．简述8086CPU内部组成以及EU和BIU的作用。
8086微处理器内部配分为两个独立的功能部件：执行部件EU和总线接口部件BIU。
执行部件由通用寄存器、标志寄存器、算术逻辑单元和EU控制系统等组成，专门负责指令的执行，即从指令队列缓冲器中获得指令，然后执行该指令，完成指令规定的操作。
总线接口部件由段寄存器、指令指针、地址形成逻辑、总线控制逻辑和指令队列缓冲器等组成。
微机原理第二章习题答案
微机原理第二章习题答案2.3 习题解答1.选择题：答案：（1）E （2）A （3）D （4）C2.填空题：答案：a)EU，16，BIU，BIU，20b)20，4，状态c)0FFFF0H，ROM，跳转d)2，512K，奇地址，BHEe)64K，16f)逻辑地址g)空闲h)总线请求（输入）/总线请求允许（输出），G T/ RQ0，1G T/RQ3.8086/8088 CPU的地址总线有多少位？其寻址范围是多少？答：8086/8088 CPU的地址总线共20位，最大可寻址1MB空间。
4.什么是总线？一般微计算机中有哪些总线？答：总线是微机系统之间、系统各模块之间或模块内部以及芯片内部各部分之间用来传送信息的公共信息通路，是计算机传送信息的一组导线，它将各部件连接成一个整体。
总线有多种分类方法，按总线在微机中所处位置的不同（或按总线上信息传送范围的不同）来看，微机中包括片内总线、片间总线、系统内总线和系统外总线四级总线。
5.8086/8088 CPU分为哪两个部分？各部分主要由什么组成？答：8086/8088 CPU分为总线接口部件（BIU）和执行部件(EU)两个部分。
其中：BIU包括：4个16位的段地址寄存器(CS、DS、SS、ES)；1个16位的指令指针寄存器IP；1个20位的地址加法器；指令队列寄存器；内部寄存器；输入输出总线控制逻辑；EU包括：4个16位的通用数据寄存器(AX、BX、CX、DX)；4个16位的专用寄存器(BP、SP、SI、DI)；1个16位的标志寄存器FR；6.什么叫指令队列？8086/8088 CPU中指令队列有什么作用？其长度分别是多少字节？答：指令队列是用来暂存指令的一组寄存器，按“先进先出”原则读写。
在8086/8088 CPU中，只要指令队列未填满，BIU就从外部存储器取指令并放入指令队列中；另一方面，只要指令队列中不空，EU就可将指令队列中已有的指令取出执行，这样BIU和EU按并行方式重叠操作，大大提高了CPU的利用率，也降低了CPU对存储器、I/O端口存取速度的要求。
微机原理第二章习题答案
《微处理器系统原理与嵌入式系统设计》第二章习题解答2.2 选择题(1) 下列无符号数中最小的数是( A )。
A．H(1,1011,0101)(01A5)B．B(3764)C．D(2590)D．O(2) 下列无符号数中最大的数是( B )。
A．B(10010101)B．O(227)C．H(96)D．D(143)(3) 在机器数( A )中，零的表示形式是唯一的。
A．补码B．原码C．补码和反码D．原码和反码(4) 定点8位字长的字，采用2的补码形式时，一个字所能表示的整数范围为( A )。
A．-128~+127 B．-127~+127C．-129~+128 D．-128~+128(5) 若下列字符码(ASCII)中有奇偶校验位，但没有数据错误，那么采用偶校验的字符码是( D )。
A．B．C． D．(6) 单纯从理论出发，计算机的所有功能都可以交给硬件实现。
而事实上，硬件只实现比较简单的功能，复杂的功能则交给软件完成。
这样做的理由是( BCD )。
A．提高解题速度B．降低成本C．增强计算机的适应性，扩大应用面D．易于制造(7) 编译程序和解释程序相比，编译程序的优点是( D )，解释程序的优点是( C )。
A．编译过程(解释并执行过程)花费时间短B．占用内存少C．比较容易发现和排除源程序错误D．编译结果(目标程序)执行速度快(8) 计算机的存储器采用分级存储体系的主要目的是( D )。
A．便于读写数据B．减小机箱的体积C．便于系统升级D．解决存储容量、价格和存取速度之间的矛盾(9) 在多级存储体系中，cache-主存结构的作用是解决( D )问题。
A．主存容量不足B．主存与辅存速度不匹配C．辅存与CPU速度不匹配D．主存与CPU速度不匹配(10) 下列说法中正确的是( CD )。
A．虚拟存储器技术提高了计算机的速度B．cache与主存统一编址，cache的地址空间是主存地址空间的一部分C．主存是由易失性的随机读写存储器构成的D．cache的功能全部由硬件实现(11) 在CPU与外设之间设计接口电路的目的主要有( ABCD )。
第2-6章微机原理习题参考答案
第二章：PL/0编译程序问答第1题PL/0语言允许过程嵌套定义和递归调用，试问它的编译程序如何解决运行时的存储管理。
答: PL/0语言允许过程嵌套定义和递归调用，它的编译程序在运行时采用了栈式动态存储管理。
（数组CODE存放的只读目标程序，它在运行时不改变。
）运行时的数据区S是由解释程序定义的一维整型数组，解释执行时对数据空间S的管理遵循后进先出规则，当每个过程(包括主程序)被调用时，才分配数据空间，退出过程时，则所分配的数据空间被释放。
应用动态链和静态链的方式分别解决递归调用和非局部变量的引用问题。
问答第2题若PL/0编译程序运行时的存储分配策略采用栈式动态分配，并用动态链和静态链的方式分别解决递归调用和非局部变量的引用问题，试写出下列程序执行到赋值语句b∶=10时运行栈的布局示意图。
var x,y; procedure p; var a; procedure q; var b; begin (q) b∶=10; end (q); procedure s; var c,d; procedure r; var e,f; begin (r) call q; end (r); begin (s) call r; end (s); begin (p) call s; end (p); begin (main) call p; end (main). 答：程序执行到赋值语句b∶=10时运行栈的布局示意图为：问答第3题写出题2中当程序编译到r的过程体时的名字表table的内容。
答题2中当程序编译到r的过程体时的名字表table的内容为：注意：q和s是并列的过程，所以q定义的变量b被覆盖。
问答第4题指出栈顶指针T，最新活动记录基地址指针B，动态链指针DL，静态链指针SL与返回地址RA的用途。
答：栈顶指针T，最新活动记录基地址指针B，动态链指针DL，静态链指针SL与返回地址RA的用途说明如下：T：栈顶寄存器T指出了当前栈中最新分配的单元(T也是数组S的下标)。
微机原理课后习题答案第二章微处理器和指令系统习题答案
2.9如果GDT寄存器值为0013000000FFH，装人LDTR的选择符为0040H，试问装人描述符高速缓存的LDT描述符的起始地址是多少?解:GDT寄存器的高32位和低16位分别为GDT的基址和段限，所以:GDT的基址=00130000HLDTR选择符的高13位D15~D3=000000001000B是该LDT描述符在GDT中的序号，所以:LDT描述符的起始地址= GDT的基址十LDT描述符相对于GDT基址的偏移值=00130000H+8×8=00130040H2.10假定80486工作在实模式下，(DS)=1000H, (SS)=2000H, ( SI ) = El07FH, ( BX )=0040H, (BP) = 0016H，变量TABLE的偏移地址为0100H。
请间下列指令的源操作数字段是什么寻址方式?它的有效地址(EA)和物理地址(PA)分别是多少?(1)MOV AX，[1234H ] (2) MOV AX, TABLE(3) MOV AX，[BX+100H] (4) MOV AX,TABLE[BPI[SI]解:(1)直接寻址，EA=1234H , PA =(DS)×16+EA=11234H。
(2)直接寻址，EA= O100H,PA= (DS)×16+EA=10100H。
（3）基址寻址，EA=（ EBX)+100H =0140H,PA= (DS) × 16+EA=10140H。
（4)带位移的荃址加变址寻址。
（EA）= (BP)+[SI]十TABLE的偏移地址=0195H PA=(SS)×16+EA=20195H}2.11下列指令的源操作数字段是什么寻址方式?(1)MOV EAX ， EBX (2)MOV EAX，[ ECX] [EBX ]（3) MOV EAX，[ESI][EDX * 2] （4）MOV EAx，[ ESI*8]解:（1）寄存器寻址。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
2.11
• 一本以ASCII码编码的300页的小说，按 57.6 Kbps的速率需要传输多长时间？
– T=8bit/字符*3500字符/页*300页/57.6 Kbps≈146秒
2.12
• 一个存储器的容量为4 MB，每个单元可以 存放一个字节，那么其最大地址的十六进 制表示是什么？
– 因为4MB=222，所以若存储单元从00000H开始 编址，则其最大地址为3FFFFFH。
2.20
• 某系统总线的一个存取周期最快为3个总线 时钟周期，在一个总线周期中可以存取32 位数据。若总线的时钟频率为8.33 MHz， 则总线的带宽为多少MBps？
– 总线带宽= 32bit × 8.33MHz × 1 ÷ 8bit / Byte = 11.11MBps
3
13
总线带宽
总线带宽(bus band width) 表示单位时间内总线能 传送的最大数据(bit)量，因此可以用
– 优点：全互锁方式可靠性高，适应性强，传输 距离长。
– 缺点：比同步效率低，握手控制电路复杂，交 互的网络过程会影响系统工作速度，且速度难 以提高。
2.18
• 半同步总线怎样实现总线
联络？什么是零等待？
– 采用CLK和WAIT两个控制 信号；
– 系统在收发双方速度基本匹 配的情况下由CLK信号进行 同步；
A．11001011
B．11010110
C．11000001
D．11001001
(6) 单纯从理论出发，计算机的所有功能都可以交给硬件实 现。而事实上，硬件只实现比较简单的功能，复杂的功能 则交给软件完成。这样做的理由是( BCD )。
A．提高解题速度
B．降低成本
C．增强计算机的适应性，扩大应用面
D．易于制造
C．便于系统升级
D．解决存储容量、价格和存取
速度之间的矛盾
2
(9) 在多级存储体系中，cache-主存结构的作用是解决 ( D )问题。
A．主存容量不足
B．主存与辅存速度不匹配
C．辅存与CPU速度不匹配 D．主存与CPU速度不匹配
(10) 下列说法中正确的是( CD )。
A．虚拟存储器技术提高了计算机的速度
C．PCI总线采用同步时序协议和集中式仲裁策略
D．总线的带宽即总线本身所能达到的最高传输速率
(14) 下列各项中，不是同步总线协定特点的是( D )。
A．不需要应答信号
B．各部件的存取时间比较接近
C．总线长度较短
D．总线周期长度可变
(15) 在计算机系统中，下列部件都能存储信息：① 主存； ② CPU内的通用寄存器；③ cache；④ 磁带；⑤ 磁盘。 其中，内存包括( ① )；属于外存的是( ④⑤ )；由 半导体材料构成的是( ①②③ )。按照CPU存取速度排 列，由快至慢依次为( ②③①(⑤④) )
(12) 程序查询I/O时总是按( B )的次序完成一个字符的 传输。
A．写数据端口，读/写控制端口 B．读状态端口，读/写数
据端口
C．写控制端口，读/写状态端口 D．读控制端口，读/写数
据端口
3
(13) 下列陈述中不正确的是( A )。
A．总线结构传送方式可以提高数据的传输速度
B．与独立请求方式相比，菊花链式查询方式对电路的故障 更敏感
B．cache与主存统一编址，cache的地址空间是主存地址空 间的一部分
C．主存是由易失性的随机读写存储器构成的
D．cache的功能全部由硬件实现
(11) 在CPU与外设之间设计接口电路的目的主要有 ( ABCD )。
A．解决驱动能力问题
B．控制数据传送速度
C．完成数据形式转换
D．负责CPU与外设的联络
• 集中式（主从式）仲裁：采用专门的控制器或仲裁器，总线控制器或仲裁器 可以是独立的模块或集成的CPU。协议简单而有效，但总体系统性能较低。
• 分布式（对等式）仲裁：控制逻辑分散在连接与总线上的各个部件或设备中。 总线协议复杂且昂贵，但可换来CPU和总线的高效使用。
– 按仲裁机制不同，分为： • 串行仲裁：各主控模块共用请求信号线和忙信号线，其优先级别由其在链式 允许信号线上位置决定，具有较好的灵活性和可扩充性。主控模块数目多 时，总线请求相应的速度较慢。 • 并行仲裁：各主控模块有独立的请求信号线和允许信号线，其优先级别由总 线仲裁器内部模块判定。总线请求响应得速度快，扩充性较差。 • 混合仲裁：串并行结合，既有较好的灵活性和可扩充性，又可容纳较多设 备，且响应速度较快。
4
2.3
• 假如想从一个字节中分离出中间4位，而其 他位设为0，那么必须使用什么运算和什么 掩码？假如想把一个字节的中间4取反而其 他位不变呢？
– 分离中间四位：用与运算，掩码为 00111100 – 取反中间四位：用异或运算，掩码为
00111100
2.4
• 通常使用逻辑运算代替数值运算是非常方 便的。例如，逻辑运算AND将两个位组合 的方法同乘法运算一样。哪一种逻辑运算 和两个位的加法几乎相同？这样情况下会 导致什么错误发生？
“总线位宽×数据周期数×时钟频率” 来表示。 总线位宽: 数据信号线的数目: 比如 32bit
总线复用；成本、串扰； 数据周期数 每个时钟周期内传送数据的次数: 比如1/3
系统功能设计 时钟频率: 比如8.情况下需要总线判决？总线判决的目的何在？常见的判决方法有 哪些？各有什么特点？ – 当多个主设备同时提出总线请求时需要总线判决。总线判决的目的是合 理地控制和管理系统中多个主设备的总线请求，以避免总线冲突。 – 按控制机制设置的不同，分为：
CLK M/ IO A19 /S6 ～A16 /S3 BHE/S7
ALE
READY
– 收发双方速度差异较大的情 况下，系统使用WAIT信号 进行握手联络，必要时插入 一个或多个等待周期Tw。
– 零等待：WAIT信号控制 时，需要插入0个等待周期。
AD15～AD0 RD
DT/R DEN
总线周期
T1
T2
2.8
• 如果每个数字采用每字节一个ASCII码的模 式编码，那么3个字节可以表示的最大数字 值是多少？如果采用二进制编码呢？
– 每个数字采用每字节一个ASCII码的模式即为 非压缩BCD码，其表示的最大数字值为十进制 的999；
– 采用二进制编码时3个字节可以表示的最大的 数字值为十进制的224-1。
– 时钟周期指计算机系统中最小的基本时间分段； – 指令周期指读取并执行一条指令所需的时间； – 它们之间的关系是：时钟周期由计算机主频决定，总
线周期和指令周期一般由多个时钟周期组成，但一个 指令周期可能包括零个或多个总线周期。
2.16
• 同步总线有哪些优缺点？主要用在什么场合？
– 同步总线依靠同一的时钟来确定时序控制。 – 优点
2.10
• 采用ASCII编码，每页3500个字符，则存储 一本400页的小说需要多少字节的存储空 间？如果用Unicode则需要多少字节的存 储空间？
– ASCII码长为8bit，计算机中以1个字节存储， 则这本小说需要占用的存储空间为：1字节/字 符*3500字符/页*400页=1400KB；
– 而Unicode码长为16bit，计算机中以2个字节存 储，则这本小说需要占用的存储空间为：2字 节/字符*3500字符/页*400页=2800KB。
– 将小写字母与掩码20H进行OR操作即可转变为大写字 母（将bit5置1），将大写字母与掩码0DFH进行AND 操作即可转变为小写字母（将bit5清0）。
0 1000 0 01
0 1100 0 01
01011010
0 0 1 0 0 0 0 0 20H
01111010
1 1 0 1 1 1 1 1 0DFH
A．补码
B．原码
C．补码和反码
D．原码和反码
(4) 定点8位字长的字，采用2的补码形式时，一个字所能表 示的整数范围为( )。
A．-128~+127
B．-127~+127
C．-129~+128
D．-128~+128
1
(5) 若下列字符码(ASCII)中有奇偶校验位，但没有数据错 误，那么采用偶校验的字符码是( D )。
– 逻辑运算OR和两个位的加法几乎相同。 – 问题在于多个bit的乘或加运算无法用AND或
OR运算替代，因为逻辑运算没有相应的进位机 制。
5
2.5
• 将ASCII码中的小写字母变为大写字母，需要使 用什么逻辑运算和什么掩码？大写字母变小写字 母呢？
– ASCII码中小写字母编码为41H~5AH，大写字母编码 为61H~7AH，因此：
微机原理 第二章习题
2.2
(1) 下列无符号数中最小的数是( )。
A.(01A5)H B.(110110101)B C.(2590)D D.(3764)O (2) 下列无符号数中最大的数是( )。
A.(10010101)B B.(227)O C.(96)H D.(143)D (3) 在机器数( )中，零的表示形式是唯一的。
• 电路设计简单，总线带宽大，数据传输速度快，成本低。
– 缺点
• 时钟以最慢速设备为准，高速设备性能将受到影响；不能用于 长距离连接。
– 主要用于近距离、能提供相同时钟源的各种操作。适 用于设备类型少且距离较近高速运行的系统。
11
2.17
• 异步总线怎样实现总线联络？它有哪些优 缺点？
– 异步总线依靠传送双方相互制约的握手信号来 实现定时控制，以确定下一步操作。
• 确定指令集中是否有乘法指令属于计算机体系结构的内容，而 乘法指令是由专门的乘法器实现还是用加法器实现则属于计算 机组成原理的内容，乘法/加法器底层的物理器件类型及微组 装技术则属于计算机实现的内容；