第4章 存储器

行地址选择
A
T6
位线A
行选 列选
T7
列地址选择
T8
读选择有效 VA
读放
写放大器
写放大器
DOUT
DIN
写选择
读选择
② 静态 RAM 基本电路的 写 操作 位线A 位线A ´ A´ A T ~ T
1 4
4.2
T5、T6 开 T7、T8 开 两个写放
T5
行地址选择
T6
行选 列选
T7
列地址选择 写放 写放
0 地 1 0 址
0
… 15 …
… 31 …
… 47 …
… 63 …
…
0
…
…
…
0 译 0 码 63
0 列 0 0 地 0 址 15 0 译 码
… …
WE
15
16
31
32
47
48
63
读写电路 CS
I/O1
读写电路
I/O2
读写电路
I/O3
读写电路
I/O4
② Intel 2114 RAM 矩阵 (64 × 64) 读
第４章 存 储 器
4.1 概述 4.2 主存储器
4.3 高速缓冲存储器
4.4 辅助存储器
4.1 概 述
一、存储器分类
1. 按存储介质分类
(1) 半导体存储器 TTL 、MOS
易失/非易失
(2) 磁表面存储器 (3) 磁芯存储器 (4) 光盘存储器
磁头、载磁体
硬磁材料、环状元件 激光、磁光材料
非 易 失
16K×1位 8K×8位
…
4
1 8
二、半导体存储芯片简介
1. 半导体存储芯片的基本结构
地 址 线 片选线
片选线
CS CE WE （低电平写 高电平读）
4.2
译 码 驱 动
存 储 矩 阵
读 写 电 路
数 据 线
读/写控制线
…
读/写控制线
OE （允许读） WE（允许写）
…
存储芯片片选线的作用
4.2
8片 16K×1位 8片 16K×1位
高速缓冲存储器（Cache） 辅助存储器 （磁盘、磁带、光盘 ）
二、存储器的层次结构
1. 存储器三个主要特性的关系
4.1
速度 容量 价格／ 位
CPU 寄存器 缓存 主存 磁盘 光盘 磁带
快
小
高
CPU
主 机
辅 存 慢 大 低
2. 缓存 主存层次和主存
10 ns 20 ns 200 ns
辅存层次
ms
0 列 0 0 地 0 址 15 0 译 码
… …
WE
15
16
31
32
47
48
63
读写电路 读写电路
I/O1
读写电路
I/O2
读写电路
I/O3
读写电路
I/O4
CS
② Intel 2114 RAM 矩阵 (64 × 64) 读
0 0 行 第一组
0
4.2
第四组 48
第二组 16
第三组 32
0 地 1 0 址
47
48
63
读写电路
I/O1
读写电路
I/O2
读写电路
I/O3
读写电路
I/O4
CS
② Intel 2114 RAM 矩阵 (64 × 64) 读
0 0 行 第一组
0
4.2
第四组 48
第二组 16
第三组 32
0 地 1 0 址
0
… 15 …
… 31 …
… 47 …
… 63 …
…
0
…
… …
…
0 译 0 码 63
…
0 译 0 码 63
0 列 0 0 地 0 址 15 0 译 码
… …
WE
…
读写电路
…
0
…
16
15
31
32
47
48
63
I/O1
读写电路
I/O2
读写电路
I/O3
读写电路
I/O4
CS
③ Intel 2114 RAM 矩阵 (64 × 64) 写
0 0 行 第一组
0
4.2
第四组 48
第二组 16
第三组 32
用 16K × 1位 的存储芯片组成 64K × 8位 的存储器
32片
8片 16K×1位
8片 16K×1位
当地址为 65 535 时，此 8 片的片选有效
2. 半导体存储芯片的译码驱动方式
(1) 线选法
A3 A2 A1 A0
4.2
0
地 0 址 译 0 码 器 0
字线
0,0
…
16×8矩阵
0,7
0
…
15,0
连续两次独立的存储器操作 （读或写）所需的 最小间隔时间 读周期 写周期
(3) 存储器的带宽
位 /秒
二、半导体存储芯片简介
1. 半导体存储芯片的基本结构
地 址 线 片选线
地址线（单向） 数据线（双向） 10
14 13
4.2
译 码 驱 动
存 储 矩 阵
读 写 电 路
数 据 线
…
读/写控制线
芯片容量 1K×4位
• 直接存取存储器 ：磁盘、光盘
直接存取方式是指访问时读写部件先直接指向一
个小区域，再在该区域内顺序查找。访问时间与
数据所处位置有关。
演示
3. 按在计算机中的作用分类
RAM
静态 RAM 动态 RAM MROM（固存）
4.1
主存储器
ROM
PROM EPROM EEPROM Flash memery
存 储 器
CS
② Intel 2114 RAM 矩阵 (64 × 64) 读
0 0 行 第一组
0
4.2
第四组 48
第二组 16
第三组 32
0 地 1 0 址
0
… 15 …
… 31 …
… 47 …
… 63 …
…
0 译 0 码 63
0 列 0 0 地 0 址 15 0 译 码
… …
WE
…
读写电路
…
0
…
16
15
31
Y 地址译码器 Y31 读 /写
D
三、随机存取存储器 ( RAM )
1. 静态 RAM (SRAM)
(1) 静态 RAM 基本电路
位线A
4.2
´
T5
A´
T1 1 ~ T4 4
A T6
位线A
T 1 ~ T 4 触发器 T 5 、T 6 行开关 T 7 、T 8 列开关
行地址选择
T7
列地址选择
写放大器 写放大器
A8
A7 A6 行 地 第一组
0
4.2
第四组 48
第二组 16
第三组 32
0
… 15 …
… 31 …
… 47 …
… 63 …
A5 址 1 A4 译
…
A3 码 63 0 A9 A2 A1 A0 列 0 地 15 16 31 32 47 48 63
址 15 译 码
… …
WE
…
读写电路
…
…
I/O1
读写电路
T8
T 7 、T 8 一列共用
读放 D OUT
A 触发器原端
DIN
写选择 读选择
A´ 触发器非端
―1‖ 状态： T1截止 T2导通 ―0‖状态： T2截止 T1导通

① 静态 RAM 基本电路的 读 操作
位线A
4.2
T5、T6 开 T7、T8 开 T6 读放 T8 DOUT
´
T5
A´
T1 ~ T4
0 地 1 0 址
0
… 15 …
… 31 …
… 47 …
… 63 …
…
0
…
…
…
0 译 0 码 63
0 列 0 0 地 0 址 15 0 译 码
… …
WE
15
16
31
32
47
48
63
读写电路 CS
I/O1
读写电路
I/O2
读写电路
I/O3
读写电路
I/O4
③ Intel 2114 RAM 矩阵 (64 × 64) 写
I/O4
CS
② Intel 2114 RAM 矩阵 (64 × 64) 读
0 0 行 第一组
0
4.2
第四组 48
第二组 16
第三组 32
0 地 1 0 址
0
… 15
…
… 31
…
… 47
…
… 63
…
…
0
…
… …
…
0 译 0 码 63
0 列 0 0 地 0 址 15 0 译 码
… …
WE
15
16
31
32
T8
写选择有效
DIN
读放
DOUT
写选择 读选择
DIN
（左） DIN （右） DIN
反相
T7 T8
T5 T6
A´ A
③ SRAM存储器的特点

使用双稳态触发器表示0和1代码。 电源不掉电的情况下，信息稳定保持（静
态）。

存取速度快，集成度低（容量小），价格 高。

常用作高速缓冲存储器Cache。
3 7 11
0 2 4
1 3 5
0 2 4
设地址线 24 根 若字长为 16 位
按 字节 寻址 224 = 16 M 按 字 寻址 8M
若字长为 32 位
按 字 寻址
4M
4. 主存的技术指标
(1) 存储容量 (2) 存储速度
• 存取时间 存储器的访问时间 读出时间 写入时间 • 存取周期
4.2
主存 存放二进制代码的总位数
4.1
CPU
缓存
主存
辅存
（速度） 缓存 主存
主存储器 实地址 物理地址
（容量） 主存 辅存
虚拟存储器 虚地址 逻辑地址
4.2 主存储器
计算机框图
CPU
…
ACC
MQ
主存储器
CU
ALU
存储体
IR PC
MAR MDR
I/O 设 备
控制 单元
X
运算器
控制器 BUS
一、概述
4.2 主存储器
读 写 电 路
1. 主存的基本组成
2. 按存取方式分类
(1) 存取时间与物理地址无关（随机访问）
随机访问方式：指可按地址访问存储器中 的任何一个单元，而且访问时间和存储单元 地址无关
4.1
分类：随机存储器RAM、只读存储器ROM
(2) 存取时间与物理地址有关（串行访问）
• 顺序存取存储器 ：磁带
顺序存取方式是指访问时读写部件必须按顺序查 找目标地址，访问时间与数据所处位置有关。
…
0
…
…
…
0 译 0 码 63
0 列 0 0 地 0 址 15 0 译 码
… …
WE
15
16
31
32
47
48
63
读写电路
I/O1
读写电路
I/O2
读写电路
I/O3
读写电路
I/O4
CS
② Intel 2114 RAM 矩阵 (64 × 64) 读
0 0 行 第一组
0
4.2
第四组 48
第二组 16
第三组 32
32
47
48
63
I/O1
读写电路
I/O2
读写电路
I/O3
读写电路
I/O4
CS
② Intel 2114 RAM 矩阵 (64 × 64) 读
0 0 行 第一组
0
4.2
第四组 48
第二组 16
第三组 32
0 地 1 0 址
0
… 15 …
… 31 …
… 47 …
… 63 …
…
0 译 0 码 63
0 列 0 0 地 0 址 15 0 译 码
数据总线 MDR
…
存储体
…
驱动器
…
…
控制电路
译码器
…
MAR
读
写
地址总线
2. 主存和 CPU 的联系
数据总线 读
4.2
MDR
CPU
MAR
写 地址总线
主 存
3. 主存中存储单元地址的分配
高位字节 地址为字地址
字地址 字节地址
4.2
字节地址
低位字节 地址为字地址
字地址
0 4 8
0 4 8
1 5 9
2 6 10
(2) 静态 RAM 芯片举例
① Intel 2114 外特性
WE A9 A8 CS I/O 1 I/O 2 I/O 3 I/O 4 存储容量 1K×4 位 VCC GND
A0
…
Intel 2114
② Intel 2114 RAM 矩阵 (64 × 64) 读
A8
A7 A6 行 地 第一组
0
4.2
第四组 48
第二组 16
第三组 32
0
… 15 …
… 31 …
… 47 …
… 63 …
A5 址 1 A4 译
…
A3 码 63 0 A9 A2 A1 A0 列 0 地 15 16 31 32 47 48 63
址 15 译 码
… …
WE
…
读写电路
…
…
I/O1
读写电路
I/O2
读写电路
I/O3
读写电路
I/O4
…
…
15 0 D0
…
15,7
…
…
7
D7
位线
读 / 写选通
读/写控制电路
(2) 重合法
A4 A3 A2 A1 A0 0 0 0 X 地 址 译 码 器 X0
32×32 矩阵
4.2
0,0 0,0
…
0,31
0
0
31,0 X 31
Y0
A 9 0A 8 0A 7 0 A 6 0A 5 0
…
…
…
31,31
I/O
0
… 15 …
… 31 …
… 47 …
… 63 …
…
0
…
… …
…
0 译 0 码 63
0 列 0 0 地 0 址 15 0 译 码
… …
WE
15
16
31
32
47
48
63
读写电路 读写电路
I/O1
读写电路
I/O2
读写电路
I/O3
读写电路
I/O4
CS
③ Intel 2114 RAM 矩阵 (64 × 64) 写
I/O2
读写电路
I/O3
读写电路
I/O4
CS
③ Intel 2114 RAM 矩阵 (64 × 64) 写
0 0 行 第一组
0
4.2
第四组 48
第二组 16
第三组 32
0 地 1 0 址
0
… 15 …
… 31 …
… 47 …
… 63 …
…
0 译 0 码 63
0 列 0 0 地 0 址 15 0 译 码
0 0 行 第一组
0
4.2
第四组 48
第二组 16
第三组 32
0 地 1 0 址
0
… 15 …
… 31 …
… 47 …
… 63 …
…
0
…
… …
…
0 译 0 码 63
0 列 0 0 地 0 址 15 0 译 码
… …
WE
15
16
31
32
47
48
63
读写电路
I/O1
读写电路
I/O2
读写电路
I/O3
读写电路
… …
WE
…
读写电路
…
0
…
16
15
31
32
47
48
63
I/O1
读写电路
I/O2
读写电路
I/O3
读写电路
I/O4
CS
③ Intel 2114 RAM 矩阵 (64 × 64) 写
0 0 行 第一组
0
4.2
第四组 48
第二组 16
第三组 32
0 地 1 0来自百度文库址
0
… 15 …
… 31 …
… 47 …
… 63 …
… …
WE
…
读写电路
…
0
…
16
15
31
32
47
48
63
I/O1
读写电路
I/O2
读写电路
I/O3
读写电路
I/O4
CS
② Intel 2114 RAM 矩阵 (64 × 64) 读
0 0 行 第一组
0
4.2
第四组 48
第二组 16
第三组 32
0 地 1 0 址
0
… 15 …
… 31 …
… 47 …
… 63 …
0 0 行 第一组
0
4.2
第四组 48
第二组 16
第三组 32
0 地 1 0 址
0
… 15 …