第4章存储器3
相关主题
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
高端内存区时主板BIOS等ROM使用的专用地址 区，容量为384KB，地址范围：9FFFFH--FFFFFH
扩展 内存区
其中F0000H--FFFFFH,64KB为BIOS区
A0000H--BFFFFH,128KB为显示缓冲区 C0000H--DFFFFH,128KB,硬盘、网卡等缓冲区
高端
内存区 基本
※ 闪速存储器可实现大规模电擦除。 ※ 闪速存储器的擦除功能可迅速清除整个器 件中所有内容。
※ 闪速存储器可以被擦除和重新编程几十万 次而不会失效。
特点：
(1) 固有的非易失性
它不同于静态RAM，不需要备用电池来确保 数据存留，也不需要磁盘作为动态RAM的后备存 储器。
(2) 经济的高密度
Intel的1M位闪速存储器的成本按每位计要比 静态RAM低一半以上。闪速存储器的成本仅比容 量相同的动态RAM稍高，但却节省了辅助（磁盘 ）存储器的额外费用和空间。
2、按字访问 A0＝0,BHE=0,数据在D0－ D15上传输。 对准方式：1个总线周期 非对准方式：2个总线周期， 高8位在奇地址，低8位在偶地 址。
D15—D0
四、32位微机存储器组织
A31－A2 BHE3 BHE2 BHE1 BHE0
D31-D24
D23-D16
D15-D8
D7-D0
D31—D0
特点：
(1) 器件制造厂在制造时编制程序,用户
不能修改。
(2) 用于产品批量生产。
(3) 可由二极管和三极管电路组成。
二极管ROM阵列
VCC
R
1 字 线 2
R
R
R
3
4
位 字 1 4 0 3 1 2 0 1 1
位4
位3
位2
位1
2
3 4
0
0 0
0
1 1
1
0 1
0
1 1
输出数据数
二、可编程ROM (PROM) 特点：
D0－D7
62256
D0－D7
A19 A18 A17 A16 A0—A15 A0－A15 OE CE A0－A15 OE CE A0－A15 OE CE D A0－A15 OE CE A0－A15 OE CE A0－A15 OE CE D
2164
D D7 D1 D0
D
2164
D
D
思考题： 1、在RAM中，哪种存储器集成度高，哪种存储器访问速度最块？一 般在计算机的CACHE系统中，哪种存储器适合组成CACHE？ 2、在EPROM中，哪种存储器集成度高，并简述USB存储器的基本工 作原理？
+VG +V +VD +V G D
E2PROM结构示意图
五、Flash存储器
闪速存储器（ Flash Memory ）是一种新型的 半导体存储器，由于它具有可靠的非易失性、电 擦除性以及低成本（单管），对于需要实施代码 或数据更新的嵌入式应用是一种理想的存储器， 而且它在固有性能和成本方面有较明显的优势。
4字节数据块 10247560 24243030 21000031 00100010 . . . 6F7292FF E3013131 4096位次 SRAM
6F7292FF . . . 21000031
E3013131 10247560 16M DRAM
20FEF8 13F674 000000
2、直接映像方式 原理：主存的一个块区映射到CACHE的一个固定的地方
FFFFFH A0000H 9FFFFH
3、扩展内存
高档CPU的可以扩展到64GB（36位地址）
内存区
00000H
三、16位微机内存的组织
1、按字节访问
A0=0,BHE=1 访问偶地址， 数据在D0—D7上传输。 A0=1,BHE=0 访问奇地址， 数据在D8—D15上传输。 奇地址 D15-D8 A19－A1 BHE A0 偶地址 D7-D0
(1) 出厂时里面没有信息。 (2) 用户根据自己需要对其进行设置(编程)。 (3) 只能使用一次，一旦进行了编程不能擦 除其内信息。
熔丝式PROM的基本存储结构
三、可擦除、可编程ROM（EPROM） 特点：
(1) 可以多次修改擦除。
(2) EPROM通过紫外线光源擦除(编程后，
窗口应贴上不透光胶纸)。
31
23 标记
15 索引 主存32位地址
2 1 0 块内 字节
DRAM/ CACHE选择
地址
主存 12F122FF 023FAB04 …
索引 FFFC FFF8
标记 FF
8位标记 FFFC FFF8 … 0008 0004 0000 索引 FF 01 .. 54 00 00 16KB
数据块 12F122FF F0EE1221 … AABBCCDD FF44EE00 00112233 64KB
4.3 高速缓存技术CACHE
一、概述
1、CACHE系统的3个部分
CACHE模块：快速的SRAM； 主存：DRAM；
CACHE控制器
2、CACHE命中率
二、组织方式
1、全相连方式
原理：主存中的一个区块可以映射到CACHE的任何地方
特点：为映射主存的区块提供的极大的灵活性。
缺点：CPU在确定数据是否在CACHE中时，需要比对每个块区的地址，
A2
A3 A4
X (行) 地 址 译 码 器
X0
W0,0 W0,31
基本存储电路
...
X31 W31,0
W31,31 Y0 … Y31 Y(列)地址译码及I/O控制 A5 A6 A7 A8 A9 数据输入 数据输出
R/W控制
双译码结构示意图
4.1.2 随机存储器
一、静态随机存储器SRAM
特点：
(1) 不需要刷新，简化外围电路。 (2) 内部管子较多，功耗大，集成度低。
第 4章
主要内容：
存储器和高速缓存技术
※存储器的分类和构成原理 ※存储器的扩展 ※微型计算机存储器体系结构 ※高速缓存技术
4.1 存储器分类和结构
4.1.1 存储器分类
1. 内存储器(内存或主存)
功能：存储当前运行所需的程序和数据。 特点：CPU可以直接访问并与其交换信
息，容量小，存取速度快。
2. 外存储器( 外存)
(3) E2PROM电可擦除。
源极
多晶硅浮置栅 S SIO2 P
漏极
D
SIO2
字选线
+++
P
位 线
场 效浮 应置 管栅
N基底
(a) EPROM的基本存储结构
(b) 浮置栅雪崩注入型场效应管结构
EPROM的基本存储电路和FAMOS结构
四、电可擦除可编程ROM（EEPROM）
E2PROM 是一种在线（即不用拔下来）可编 程只读存储器，它能像 RAM 那样随机地进行改 写，又能像 ROM 那样在掉电的情况下所保存的 信息不丢失，即E2PROM兼有RAM和 ROM的双 重功能特点，如图4.18所示。 E2PROM 的另一个优点是擦除可以按字节分 别进行（不像 EPROM擦除时把整个片子的内容 全变为“1”）。
2、高速缓冲技术
※ CACHE的组织方式 ※ CACHE的数据更新方式
一、层次化的存储器体系结构
CPU 寄存器组 片内CACHE
主板CACHE
内存（DRAM，ROM）
主机板
辅助存储器（硬盘、软盘、U盘）
二、内存的基本结构
1、基本内存区
微机启动时，进入实模式，先使用基本内存区， 容量为640KB，从00000H－－9FFFFH，其中 00000H－－003FFH为中断向量表。 2、高端内存区
3、在实模式下，CPU能使用到的最大存储空间是多少？为什么？
4、有一种存储芯片24256（256K×4位），需要组成存储空间为1MB 的存储系统，需要这种芯片多少？并画出与CPU连接的简单示意图。
4.2 微型计算机存储器体系结构
本节次课主要内容： 1、微型计算机系统内存体系结构
※ ※
内存的分布 内存的组织
A0－A14 OE CE
62256
D0－D7 D0—D7
62256
D0－D7
62256
D0－D7
62256
D0－D7
A16
A0—A15
A0－A15 OE CE A0－A15 OE CE A0－A15 OE CE D D D D7 D1 D0 A0－A15 OE CE A0－A15 OE CE A0－A15 OE CE D D D
特点：
(3) 可直接执行
由于省去了从磁盘到RAM的加载步骤，查 询或等待时间仅决定于闪速存储器，用户可充分 享受程序和文件的高速存取以及系统的迅速启动 。
(4) 固态性能
闪速存储器是一种低功耗、高密度且没有移 动部分的半导体技术。便携式计算机不再需要消 耗电池以维持磁盘驱动器运行，或由于磁盘组件 而额外增加体积和重量。用户不必再担心工作条 件变坏时磁盘会发生故障。
X地址译码 V3 V5 A
Vcc
图 中 V 1V2 是 V4
B V6 工作管， V3V4 是 负载管， V5V6 是 V2
V1
Di V7 I/O
控制管， V7V8 也
是控制管，它们 Di V8 为同一列线上的
存储单元共用。
Y地址译码
I/O
六管静态RAM基本存储电路
二、动态随机存储器DRAM 特点：
百度文库
2164
2164
以上存储器系统存在哪些问题？怎样解决？
A19 A18 A17 A16 A15 Y0 2－4 Y1 Y2 译码器 Y3
A0—A14
A0－A14 OE CE
A0－A14 OE CE
A0－A14 OE CE
A0－A14 OE CE
62256
D0－D7 D0—D7
62256
D0－D7
62256
(1) 每次读出后，内容被破坏，要采取恢复
措施，即需要刷新，外围电路复杂。 (2) 集成度高，功耗低。
下图为单管动态RAM的基本存储电路，由MOS晶体管和一个电容CS组成。 行选择信号
T1
CS
刷新放大器
列选择 信号
T2
数据I/O线
单管DRAM基本存储元电路
4.1.3 只读存储器ROM
一、掩膜ROM
如：将主存划分为64KB的块区，块区内地址从0000H－FFFFH，
CACHE容量为64KB，其地址与块区内地址相对应。然后主存每块区定义一个 索引号，如果该块区的数据在CACHE中，则CACHE的标记字段保存这些索引
号。
优点：只需比对索引号即可确定CACHE是否命中，提高了比对速度。 缺点：主存中，同块区（同索引号）相邻的数据不一定在CACHE中，降 低了命中率。
则需要浪费许多的时间。
31 DRAM/ CACHE选择 22位块区地址 000000 FFE2C4 20FEF8 FFFFFC . . . EF526C 13F674 2816位次 SRAM
23
2 1 0
块区地址
主存32位地址
块内 字节 地址 主存 00100010 24243030 FFFFFC FFE2C4 EF526C
只读存储器 ROM 可编程ROM
4. 存储器的译码结构
(1) 单译码方式
单译码方式是一个“N中取1”的译码器，如图 4.4所示。译码器输出驱动N根字线中的一根，每根 字线由M位组成。若某根字线被选中，则对应此线 上的M位信号便同时被读出或写入，经输出缓冲放
大器输出或输入一个M位的字。
p个输入 Ap-1 Ap-2 … A1 N 取 1 译 码 器 D0 M 位 位 线 D1 … D M －1 Wn-1 … W1 W0 输 出 缓 冲 放 大 器 A0 基本存储电路
选中的字线 输出M位
…
N根字线 N=2p 个地址
单译码寻址示意图
(2) 双译码方式
双译码方式采用的是两级译码电路。当字选 择线的根数N很大时，N=2p中的p必然也大，这时 可将p分成两部分，如：N=2p=2q+r=2q×2r=X×Y， 这样便将对N的译码分别由X译码和Y译码两部分 完成。
A0 A1
功能：存储当前不参加运行的程序和数据。 特点： CPU不能直接访问，配备专门设 备才能进行交换信息，容量大，
存取速度慢。
3. 半导体存储器分类
双极型 半 导 体 存 储 器
读写存储器 RAM
静态随机SRAM MOS 动态随机DRAM 掩膜ROM 一次性编程 PROM 可擦除 EPROM 紫外光擦除 UREPROM 电擦除 EEPROM
0000
… AABBCCDD 023FAB04 … … F0EE1221 … 54 0008 0004 0000 FFFC FFF8 0000 … FF44EE00 00112233 FFF8 0004 0000 00 01
源线Us FLASH存储阵列
4.1.4
存储器的扩充
举例：使用62256（32K×8位）芯片和2164 （64K×1位）为 8086CPU组织128KB存储系统。
A16 A15
Y0 2－4 Y1 Y2 译码器 Y3
A0—A14
A0－A14 OE CE
A0－A14 OE CE
A0－A14 OE CE
字线
Dg Sg
Ug
氮氧化物
Ug Sg
控制栅极CG 浮空栅极FG N
－
隧道氧化物
－
＋ P衬底
N
Dg
位线
Ug 0V
控制栅极CG
Ug 12V
控制栅极CG
Sg 12V
浮空栅极FG
－
Sg 0V
N
－
浮空栅极FG
－
N
Dg
＋ P衬底
N
＋ P衬底
N
－
Dg 7V
擦除：从浮空栅移走电子
编程：为浮空栅增加电子
位线Ud 字线Ug
扩展 内存区
其中F0000H--FFFFFH,64KB为BIOS区
A0000H--BFFFFH,128KB为显示缓冲区 C0000H--DFFFFH,128KB,硬盘、网卡等缓冲区
高端
内存区 基本
※ 闪速存储器可实现大规模电擦除。 ※ 闪速存储器的擦除功能可迅速清除整个器 件中所有内容。
※ 闪速存储器可以被擦除和重新编程几十万 次而不会失效。
特点：
(1) 固有的非易失性
它不同于静态RAM，不需要备用电池来确保 数据存留，也不需要磁盘作为动态RAM的后备存 储器。
(2) 经济的高密度
Intel的1M位闪速存储器的成本按每位计要比 静态RAM低一半以上。闪速存储器的成本仅比容 量相同的动态RAM稍高，但却节省了辅助（磁盘 ）存储器的额外费用和空间。
2、按字访问 A0＝0,BHE=0,数据在D0－ D15上传输。 对准方式：1个总线周期 非对准方式：2个总线周期， 高8位在奇地址，低8位在偶地 址。
D15—D0
四、32位微机存储器组织
A31－A2 BHE3 BHE2 BHE1 BHE0
D31-D24
D23-D16
D15-D8
D7-D0
D31—D0
特点：
(1) 器件制造厂在制造时编制程序,用户
不能修改。
(2) 用于产品批量生产。
(3) 可由二极管和三极管电路组成。
二极管ROM阵列
VCC
R
1 字 线 2
R
R
R
3
4
位 字 1 4 0 3 1 2 0 1 1
位4
位3
位2
位1
2
3 4
0
0 0
0
1 1
1
0 1
0
1 1
输出数据数
二、可编程ROM (PROM) 特点：
D0－D7
62256
D0－D7
A19 A18 A17 A16 A0—A15 A0－A15 OE CE A0－A15 OE CE A0－A15 OE CE D A0－A15 OE CE A0－A15 OE CE A0－A15 OE CE D
2164
D D7 D1 D0
D
2164
D
D
思考题： 1、在RAM中，哪种存储器集成度高，哪种存储器访问速度最块？一 般在计算机的CACHE系统中，哪种存储器适合组成CACHE？ 2、在EPROM中，哪种存储器集成度高，并简述USB存储器的基本工 作原理？
+VG +V +VD +V G D
E2PROM结构示意图
五、Flash存储器
闪速存储器（ Flash Memory ）是一种新型的 半导体存储器，由于它具有可靠的非易失性、电 擦除性以及低成本（单管），对于需要实施代码 或数据更新的嵌入式应用是一种理想的存储器， 而且它在固有性能和成本方面有较明显的优势。
4字节数据块 10247560 24243030 21000031 00100010 . . . 6F7292FF E3013131 4096位次 SRAM
6F7292FF . . . 21000031
E3013131 10247560 16M DRAM
20FEF8 13F674 000000
2、直接映像方式 原理：主存的一个块区映射到CACHE的一个固定的地方
FFFFFH A0000H 9FFFFH
3、扩展内存
高档CPU的可以扩展到64GB（36位地址）
内存区
00000H
三、16位微机内存的组织
1、按字节访问
A0=0,BHE=1 访问偶地址， 数据在D0—D7上传输。 A0=1,BHE=0 访问奇地址， 数据在D8—D15上传输。 奇地址 D15-D8 A19－A1 BHE A0 偶地址 D7-D0
(1) 出厂时里面没有信息。 (2) 用户根据自己需要对其进行设置(编程)。 (3) 只能使用一次，一旦进行了编程不能擦 除其内信息。
熔丝式PROM的基本存储结构
三、可擦除、可编程ROM（EPROM） 特点：
(1) 可以多次修改擦除。
(2) EPROM通过紫外线光源擦除(编程后，
窗口应贴上不透光胶纸)。
31
23 标记
15 索引 主存32位地址
2 1 0 块内 字节
DRAM/ CACHE选择
地址
主存 12F122FF 023FAB04 …
索引 FFFC FFF8
标记 FF
8位标记 FFFC FFF8 … 0008 0004 0000 索引 FF 01 .. 54 00 00 16KB
数据块 12F122FF F0EE1221 … AABBCCDD FF44EE00 00112233 64KB
4.3 高速缓存技术CACHE
一、概述
1、CACHE系统的3个部分
CACHE模块：快速的SRAM； 主存：DRAM；
CACHE控制器
2、CACHE命中率
二、组织方式
1、全相连方式
原理：主存中的一个区块可以映射到CACHE的任何地方
特点：为映射主存的区块提供的极大的灵活性。
缺点：CPU在确定数据是否在CACHE中时，需要比对每个块区的地址，
A2
A3 A4
X (行) 地 址 译 码 器
X0
W0,0 W0,31
基本存储电路
...
X31 W31,0
W31,31 Y0 … Y31 Y(列)地址译码及I/O控制 A5 A6 A7 A8 A9 数据输入 数据输出
R/W控制
双译码结构示意图
4.1.2 随机存储器
一、静态随机存储器SRAM
特点：
(1) 不需要刷新，简化外围电路。 (2) 内部管子较多，功耗大，集成度低。
第 4章
主要内容：
存储器和高速缓存技术
※存储器的分类和构成原理 ※存储器的扩展 ※微型计算机存储器体系结构 ※高速缓存技术
4.1 存储器分类和结构
4.1.1 存储器分类
1. 内存储器(内存或主存)
功能：存储当前运行所需的程序和数据。 特点：CPU可以直接访问并与其交换信
息，容量小，存取速度快。
2. 外存储器( 外存)
(3) E2PROM电可擦除。
源极
多晶硅浮置栅 S SIO2 P
漏极
D
SIO2
字选线
+++
P
位 线
场 效浮 应置 管栅
N基底
(a) EPROM的基本存储结构
(b) 浮置栅雪崩注入型场效应管结构
EPROM的基本存储电路和FAMOS结构
四、电可擦除可编程ROM（EEPROM）
E2PROM 是一种在线（即不用拔下来）可编 程只读存储器，它能像 RAM 那样随机地进行改 写，又能像 ROM 那样在掉电的情况下所保存的 信息不丢失，即E2PROM兼有RAM和 ROM的双 重功能特点，如图4.18所示。 E2PROM 的另一个优点是擦除可以按字节分 别进行（不像 EPROM擦除时把整个片子的内容 全变为“1”）。
2、高速缓冲技术
※ CACHE的组织方式 ※ CACHE的数据更新方式
一、层次化的存储器体系结构
CPU 寄存器组 片内CACHE
主板CACHE
内存（DRAM，ROM）
主机板
辅助存储器（硬盘、软盘、U盘）
二、内存的基本结构
1、基本内存区
微机启动时，进入实模式，先使用基本内存区， 容量为640KB，从00000H－－9FFFFH，其中 00000H－－003FFH为中断向量表。 2、高端内存区
3、在实模式下，CPU能使用到的最大存储空间是多少？为什么？
4、有一种存储芯片24256（256K×4位），需要组成存储空间为1MB 的存储系统，需要这种芯片多少？并画出与CPU连接的简单示意图。
4.2 微型计算机存储器体系结构
本节次课主要内容： 1、微型计算机系统内存体系结构
※ ※
内存的分布 内存的组织
A0－A14 OE CE
62256
D0－D7 D0—D7
62256
D0－D7
62256
D0－D7
62256
D0－D7
A16
A0—A15
A0－A15 OE CE A0－A15 OE CE A0－A15 OE CE D D D D7 D1 D0 A0－A15 OE CE A0－A15 OE CE A0－A15 OE CE D D D
特点：
(3) 可直接执行
由于省去了从磁盘到RAM的加载步骤，查 询或等待时间仅决定于闪速存储器，用户可充分 享受程序和文件的高速存取以及系统的迅速启动 。
(4) 固态性能
闪速存储器是一种低功耗、高密度且没有移 动部分的半导体技术。便携式计算机不再需要消 耗电池以维持磁盘驱动器运行，或由于磁盘组件 而额外增加体积和重量。用户不必再担心工作条 件变坏时磁盘会发生故障。
X地址译码 V3 V5 A
Vcc
图 中 V 1V2 是 V4
B V6 工作管， V3V4 是 负载管， V5V6 是 V2
V1
Di V7 I/O
控制管， V7V8 也
是控制管，它们 Di V8 为同一列线上的
存储单元共用。
Y地址译码
I/O
六管静态RAM基本存储电路
二、动态随机存储器DRAM 特点：
百度文库
2164
2164
以上存储器系统存在哪些问题？怎样解决？
A19 A18 A17 A16 A15 Y0 2－4 Y1 Y2 译码器 Y3
A0—A14
A0－A14 OE CE
A0－A14 OE CE
A0－A14 OE CE
A0－A14 OE CE
62256
D0－D7 D0—D7
62256
D0－D7
62256
(1) 每次读出后，内容被破坏，要采取恢复
措施，即需要刷新，外围电路复杂。 (2) 集成度高，功耗低。
下图为单管动态RAM的基本存储电路，由MOS晶体管和一个电容CS组成。 行选择信号
T1
CS
刷新放大器
列选择 信号
T2
数据I/O线
单管DRAM基本存储元电路
4.1.3 只读存储器ROM
一、掩膜ROM
如：将主存划分为64KB的块区，块区内地址从0000H－FFFFH，
CACHE容量为64KB，其地址与块区内地址相对应。然后主存每块区定义一个 索引号，如果该块区的数据在CACHE中，则CACHE的标记字段保存这些索引
号。
优点：只需比对索引号即可确定CACHE是否命中，提高了比对速度。 缺点：主存中，同块区（同索引号）相邻的数据不一定在CACHE中，降 低了命中率。
则需要浪费许多的时间。
31 DRAM/ CACHE选择 22位块区地址 000000 FFE2C4 20FEF8 FFFFFC . . . EF526C 13F674 2816位次 SRAM
23
2 1 0
块区地址
主存32位地址
块内 字节 地址 主存 00100010 24243030 FFFFFC FFE2C4 EF526C
只读存储器 ROM 可编程ROM
4. 存储器的译码结构
(1) 单译码方式
单译码方式是一个“N中取1”的译码器，如图 4.4所示。译码器输出驱动N根字线中的一根，每根 字线由M位组成。若某根字线被选中，则对应此线 上的M位信号便同时被读出或写入，经输出缓冲放
大器输出或输入一个M位的字。
p个输入 Ap-1 Ap-2 … A1 N 取 1 译 码 器 D0 M 位 位 线 D1 … D M －1 Wn-1 … W1 W0 输 出 缓 冲 放 大 器 A0 基本存储电路
选中的字线 输出M位
…
N根字线 N=2p 个地址
单译码寻址示意图
(2) 双译码方式
双译码方式采用的是两级译码电路。当字选 择线的根数N很大时，N=2p中的p必然也大，这时 可将p分成两部分，如：N=2p=2q+r=2q×2r=X×Y， 这样便将对N的译码分别由X译码和Y译码两部分 完成。
A0 A1
功能：存储当前不参加运行的程序和数据。 特点： CPU不能直接访问，配备专门设 备才能进行交换信息，容量大，
存取速度慢。
3. 半导体存储器分类
双极型 半 导 体 存 储 器
读写存储器 RAM
静态随机SRAM MOS 动态随机DRAM 掩膜ROM 一次性编程 PROM 可擦除 EPROM 紫外光擦除 UREPROM 电擦除 EEPROM
0000
… AABBCCDD 023FAB04 … … F0EE1221 … 54 0008 0004 0000 FFFC FFF8 0000 … FF44EE00 00112233 FFF8 0004 0000 00 01
源线Us FLASH存储阵列
4.1.4
存储器的扩充
举例：使用62256（32K×8位）芯片和2164 （64K×1位）为 8086CPU组织128KB存储系统。
A16 A15
Y0 2－4 Y1 Y2 译码器 Y3
A0—A14
A0－A14 OE CE
A0－A14 OE CE
A0－A14 OE CE
字线
Dg Sg
Ug
氮氧化物
Ug Sg
控制栅极CG 浮空栅极FG N
－
隧道氧化物
－
＋ P衬底
N
Dg
位线
Ug 0V
控制栅极CG
Ug 12V
控制栅极CG
Sg 12V
浮空栅极FG
－
Sg 0V
N
－
浮空栅极FG
－
N
Dg
＋ P衬底
N
＋ P衬底
N
－
Dg 7V
擦除：从浮空栅移走电子
编程：为浮空栅增加电子
位线Ud 字线Ug