微处理器结构与设计--第12次课-2013-05-22_68401895

在Cache中数据定位
• Question1: 怎样知道一个数据项是否在cache中？ • Question2:如果在cache中，又怎样能找到？ • Cache 中的每个数据单元都有固定的位置并编址 • 编址的方法称为直接映射：即 （Block address）modulo (Number of cache block in the cache) • Cache中数据项的个数通常是2的幂次方 • 因此直接映射的方式就是取地址的低位部分
1
Cache的寻址过程
1
产生Miss, 导致load
装入
15
微电子学研究所李树国
1
Cache寻址的过程
2
产生Miss, 导致load
装入
16
微电子学研究所李树国
1
Cache寻址的过程
3
命中
4
命中
17
微电子学研究所李树国
1
Cache寻址的过程
产生Байду номын сангаасiss, 导致load
5
装入
18
微电子学研究所李树国
• 存储器组织结构概念（Memory hierarchy)
– 使用多级不同速度和容量的存储器，存储器与处理 器距离越远，则存储时间越长和容量就越大。
3
微电子学研究所李树国
主存储器(main memory)，cache，磁盘
• • • • • • 主存储器（main memory）由DRAM来实现 紧挨着处理器的存储器称之为cache，由SRAM来实现 离处理器最远，访问时间最长，容量最大的由磁盘来实现 DRAM与SRAM相比成本低，容量大，访问时间长 SRAM具有成本高，容量小，访问时间短 磁盘容量巨大，成本最低，访问时间长
block 6 微电子学研究所李树国
存储器访问的概念
• hit（命中）
– 在当前级的存储器中找到目标
• Miss (缺失）
– 在当前级存储器中没找到
• Hit rate （命中率）
– 在cache中命中（hit）的比例
• Miss rate（缺失率）
– 在一个存储层次结构中未找到的比例
• Hit time (命中时间)
写cache的处理方法
写cache时的处理策略
• Write－through处理策略
– 发生写缺失时，给缺失的块分配地址，在写入数据 和继续执行之前，把这个块的其余数据取到cache 中。这种策略称之为fetch-on-miss(缺失取）， fetch-on-write（写时取），allocate-on-miss（缺失 分配） – Write-around(写绕回)策略
• 写时绕过cache，直接写入主存储器(DRAM) 。这种策略 的前提条件建立在程序读cache的数据块之前，必须先 从主存储器(DRAM)中读数据块写到cache。
31
微电子学研究所李树国
微处理器结构与设计
存储器组织结构
第12次课 2013.05.22
1
微电子学研究所李树国
存储器结构的建立及其原理
• 人们总是渴望一个无限量的快速存储器， 可以存储你想知道的任何信息。 • 存储器组织结构类似于图书馆书库结构 • 程序的局部性原理
– 时间的局部性
• 如果一个数据块被访问，则在短时间内这个数据块 很可能被再访问
• 请求字优先方法：
– 请求的字被优先传送到Cache，而块中其它的字其后以请求 字的地址为起始地址，延续传送直到块的开始地址。 – 这种方法同样对数据cache的传送受到局限
27 微电子学研究所李树国
读指令缺失（Read Miss） 的处理步骤 • 发送PC-4的值给主存储器 • 指示主存储器(DRAM)读，并等待主存储器 完成 • 将主存储器(DRAM)返回的数据写cache的数 据单元，并把地址的高位填入到cache的tag 字段，同时置相应的有效位valid • 恢复处理器的执行，重取指令，这次就会 命中。
• 每个block容量是(2m×32)+32-(n+m+2)+1（valid） • 因此，整个cache的容量
– 为2n×（2m×32+32-(n+m+2)+1）
• 2009年3月，我给作者纠过一个错，原来书为
– 2n×（m×32+32-(n+m+2)+1）应改为 – 2n×（2m×32+32-(n+m+2)+1）（作者的第四版已经改过）
4
微电子学研究所李树国
Memory hierarchy的基本结构
5
微电子学研究所李树国
存储器访问的概念
• 存储器的组织结构包含多级 存储器，但数据的复制仅发 生在相邻的2级之间。 • 通常，上一级存储器比下一 级存储器容量小，速度快。 • Block 块（或行）：
– Block是两级存储器中交换的 的最小信息单元，其中或存 信息或不存信息
• •
故某cache需要的总存储空间: 1K×（128+19）＝147K bit
24
因此，每个Block有非数据位18+1=19位
每个Block有tag: 32-(10+2+2)=18 bits 每个Block有1个valid位
微电子学研究所李树国
例2
一个拥有64个blocks，每个block有16 bytes，对字节地址1200 ，其映射的 块号是多少？ 解：计算块号（Block address） modulo （number of cache blocks） 每个Block的字节的地址范围
• MIPS有32位的地址 • 设cache有2n个block，每个block有2m个word（或者2m+2 bytes）
– tag的位长bits：32-(n+m+2)
• n位用来在cache中寻址block， • m位用来在block中寻址word • 2 位用来在word中寻址byte Tag位，即地址的高位部分
13
微电子学研究所李树国
问题： 由于从大空间到小空间的映射，会导致 多个地址映射到cache中同一个单元，怎 样区分呢？
解决方案： • 增加标志位tag
• 增加有效位V （valid）
– Tag标志位中含有数据项的高位地址 – 有效位V表示数据项的地址是否有效 – 在处理器上电reset或初始化时，用v指明tag 地址位的有效或无效
缺失时间（miss penalty）组成：从相邻存储器级中取出该块的时 间＋把该块装入到Cache的时间 缺失时间＝取第一个字（word）的延迟（latency）＋传送块内其 它字(word)的时间
26 微电子学研究所李树国
缺失率的改进措施
• 尽早启动法：
– 一旦块中所请求的字取回到cache，处理器就立即启动恢复 运行，而不必等待整个块传送完毕； – 采用上述方法对指令cache采用效果较好。因为指令的执行 多是串行的，若是每个周期传送一条指令，处理器的执行 就会持续下去。 – 这个方法对数据cache效果不好。因为所要求的数据字不可 能包含在同一个block中，当一个请求其它block块字时，由 于当前的block块正在传送，于是，处理器不得不停顿。
微电子学研究所李树国
28
写cache时问题
• 仅写cache，而不写主存储器(DRAM)就会导致Cache和 主存储器(DRAM)的数据不一致。 • Write-Miss：如果在cache中找不到要写的地址，就会 发生写缺失（Write-Miss） • Write-through策略:
– 每一次的写，不管发生缺失与否，都会导致一次写主存储器 (DRAM) – 当发生写缺失时，首先，从主存储器(DRAM)取回相应的 block放置到cache中，然后，再把缺失的字写入到cache的块 中，同时用缺失字的全地址把该字写入到主存储器。即同时 写Cache和主存储器(DRAM) 。（question？为什么2次写） – 当写不发生写缺失时， 也要先写回cache，同时也直接写入 到主存储器(DRAM)中，以保持cache和主存储器(DRAM)的数 据的一致性。与发生写缺失不同的是，它节约了从主存储器 (DRAM)取回block的时间。
29 微电子学研究所李树国
• 为解决直接写主存储器(DRAM)的延迟，使用writebuffer
– Write-through会导致处理器的性能下降，如 例如，store指令，其CPI在不发生写缺失时是1个周期，而 “写”操作的额外花费却需要100个周期进行写主存储器 (DRAM) 。在SPEC2000中store指令的出现比例10％，于是 得，store的CPI为： 1＋100×10％＝11，显然，store指令 CPI降低了10倍 – 先把数据写入write-buffer，不等写入到主存储器(DRAM)是 否完成，就恢复处理器的执行。 – 只有当主存储器(DRAM)写入完毕，才能释放write-buffer – 不管写主存储器(DRAM)速度多快，都有可能导致处理器停 顿。因为处理器的写操作以Burst的模式产生。 – 通常增加write-buffer的深度，使之能容纳多个条目，就会 降低处理器的停顿。
低地址
Byte Address Byte per block × Bytes per block
高地址
Byte Address Byte per block × Bytes per block + ( Bytes per block − 1)
所以
Byte Address 1200 = 75 Byte per block = 16
8
微电子学研究所李树国
Checkyourself