计算机组成原理第三章存储器与存储系统资料
合集下载
计算机组成原理 第3章_存储系统
四、主性能的主存储器：
1、EDRAM芯片又称增强型DRAM芯片，它是在DRAM芯片上集 成了一个SRAM实现的小容量高速缓冲存储器（cache），从而 DRAM芯片从而的性能等到显著改进,可以实现猝发式读取。 1M ×4位EDRAM芯片结构框图 见图3.18 2、 EDRAM内存条 见书图3.19 3、主存物理地址的存储空间分布见图3.20 思考题1 ：奔腾CPU的数据总线宽度为64位，地址总线宽度32位，
三、DRAM存储器：
1、四管动态存储元：写操作、读操作、刷新操作。
2、单管动态存储元：写入时，字选择为“1”，T1管导通，写入信 息由位线（数据线）存入电容C中；读出时，字选择为“1”，存储 在电容C上的电荷，通过T1输出到数据线上，通过读出放大器即可 得到存储信息。
3、 DRAM的刷新方式：集中式、分散式、异步式，见图3.14 4、存储器控制电路：
3、存储器的分级结构：CPU能直接访问的存储器称为内存储器， 它包括高速缓冲存储器和主存储wenku.baidu.com。CPU不能直接访问外存储器， 外存储器的信息必须调入内存储器后才能为CPU进行处理。
高速缓冲存储器：高速缓冲存储器（简称cache），它是计算机系 统中的一个高速小容量半导体存储器。 主存储器：简称主存，是计算机系统的主要存储器，用来存入计算 机运行期间的大量程序和数据。它能和cache交换数据和指令。 外存储器：简称外存，它是大容量辅助存储器。目前主要使用磁盘 存储器、磁带存储器和光盘存储器。
计算机组成原理第三章课件
RAM结构与地址译码—位结构或双译码方式
（1） 结构： (A) 容量：N（字）×b（位）的RAM，把每个字的同一位组织在一个 存储片上，每片是N×1；再把b 片并列连接，组成一个N×b的存储体，就 构成一个位结构的存储器。 (B) 在每一个N×1 存储片中，字数Ｎ被当作基本存储电路的个数。 若把N＝２n 个基本存储电路排列成Nx行与Ny列的存储阵列，把CPU送来的n 位选择地址按行和列两个方向划分成nx 和ny 两组，经行和列方 向译码器， 分别选择驱动行线Ｘ与列线Ｙ。 (C) 采用双译码结构，可以减少选择线的数目。 （2）三度存储器：三个功能端
静态MOS存储器
BS0 16 地址 选 1 地 址 译 码 器 W0 字线 W1 ：：
FF
BS1
FF
FF
A0
A1
FF
……
FF
FF
A2
FF W15 FF FF
A3
读写电路
读写电路
读写电路
读选通 b7 读出 写入 写入 b1 读出 写入 b0 读出 写选通
字结构或单译码方式的RAM
静态MOS存储器
字线 V 位/读出线 BS1 A T4 T5 B T3 T0 T1 读/写“1”
6管MOS存储电路
静态MOS存储器
基本存储元—8管静态MOS存储元 A、目的：地址的双重译码选择，字线分为X选择线与Y选择 线 B、实现：需要在６管 MOS 存储元的A 、B节点与位线上再加 一对地址选择控制管T7 、T8 ，形成了8管MOS存储元。
计算机组成原理课件——第3章 存储系统1
第3章存储系统1
本章内容
存储系统的基本概念
随机存取存储器
只读存储器
高速存储器
cache
虚拟存储器
3.1 存储器概述
计算机硬件系统
输入设备输出设备入出接口和总线
外存设备主存储器
高速缓存
控制器
运算器
存储器作用
存储器是计算机中用来存放程序和数据的部件，是Von Neumann结构计算机的重要组成。
1937年，图灵提出存储程序概念，图灵机使计算机走向通用。
程序和数据的特点
◆源程序、汇编程序、机器语言程序
◆各种类型的数据
◆共同点：二进制数串
存储器要求
能够有两个稳定状态来表示二进制中的“0”和“1”
容易识别
两个状态能方便地进行转换
几种常用的存储介质
磁介质、触发器、电容、光盘
与其它部件之间的关系
是计算机中存储正处在运行中的程序和数据(或一部分) 的部件，
通过地址、数据、控制三类总线与CPU 或与其它部件连接
Read
Data Bus k 位Address Bus n 位
Write
Ready
按照存储介质
半导体存储器，磁介质存储器，光存储器
按照存储器与CPU的耦合程度
内存（主存＋cache），外存
按存储器的读写功能
读写存储器（RWM, Read/Write Memory），只读存储器（ROM，Read-Only Memory） 按掉电后存储的信息可否保持
易失性（挥发性）存储器，
非易失性（不挥发）存储器
按照数据存取的随机性
随机存取存储器（RAM：Random Access Memory）顺序存取存储器（SAM：Sequential Access Memory）直接存取存储器（DAM ：Direct Access Memory ） 按访问的串并行性
第3章 存储系统(四)
四川警安职业学院标准教案纸
图3-8 P沟道EPROM结构示意图
管子用于存储矩阵时，一个基本存储元电路如图3-8(b)所示，这种电路所组成的存储矩阵”。当写入“0”时，在D和S极之间加上25V高压，另外加上编程脉冲
所选中的单元在这个电压作用下，D，S之间被瞬时击穿，于是有电了通过绝缘层注入到硅栅。
因为硅谷栅被绝缘层包围，故注入的电子无处泄漏，硅谷栅变负，于是就形成了导电沟道。
0”。
图3-9 2716 型EPROM 结构方框图
出于存储器材片容量为2K×8位，故用11条地址线，7条用于行译码，4条用于列译码。
EPROM还可以工作在功耗下降方式。此时功耗525mW下降到
对机器工作十分有利。这可以在PD/PGM输入端输入一个TTL的高电平信号来实现，此时
工作在高阻状态。在正常工作情况下，CS端与PD/PGM端是连在一起的，因此，没有选取中的片子就工作
计算机组成原理第三章 主存储器和存储系统0
随机存储器 RAM 在程序的执行过程中可读可写
静态 RAM
动态 RAM
MROM
只读存储器 ROM 在程序的执行过程中只读
PROM
EPROM
EEPROM
（2）存取时间与物理地址有关（串行访问）
顺序存取存储器 磁带
直接存取存储器 磁盘
三、存储器的层次结构
1. 存储器三个主要特性的关系
CPU
寄存器
缓存
CPU
（4）可擦除可编程序只读存储器 EPROM（erasable PROM）：紫外线擦除后可再次写入。
（5）可用电擦除的可编程序只读存储器 EEPROM（electrically EPROM）：可用电改写。
1. 主存的基本组成
数据总线
…
…
存储体
读
写
电
路
…
驱动器
…
控制电路
译码器
…
MAR
地址总线
读
写
MDR
读放
DOUT
写选择
DIN
读选择
（2）静态 RAM 芯片举例
存储容量 1K×4位
① Intel 2114 外特性
/
..
..
..
/
/
Intel 2114
/
GND
静态 RAM
动态 RAM
MROM
只读存储器 ROM 在程序的执行过程中只读
PROM
EPROM
EEPROM
（2）存取时间与物理地址有关（串行访问）
顺序存取存储器 磁带
直接存取存储器 磁盘
三、存储器的层次结构
1. 存储器三个主要特性的关系
CPU
寄存器
缓存
CPU
（4）可擦除可编程序只读存储器 EPROM（erasable PROM）：紫外线擦除后可再次写入。
（5）可用电擦除的可编程序只读存储器 EEPROM（electrically EPROM）：可用电改写。
1. 主存的基本组成
数据总线
…
…
存储体
读
写
电
路
…
驱动器
…
控制电路
译码器
…
MAR
地址总线
读
写
MDR
读放
DOUT
写选择
DIN
读选择
（2）静态 RAM 芯片举例
存储容量 1K×4位
① Intel 2114 外特性
/
..
..
..
/
/
Intel 2114
/
GND
计算机组成原理：第三章 主存储器和存储系统1
A14
A15
MREQ
A0
…
…
A13
A12
A11
A10
A9
G1
G2A
G2B
C
B
A
&
Y4
…
PD/Progr
2K ×8位
ROM
…
…
…
D7
D4
D3
D0
Y5
WE
CPU与存储芯片的连接图
…
1K ×4位
RAM
…
…
1K ×4位
RAM
例2： 设CPU有16根地址线，8根数据线，并用MREQ作访存控制信号（低电平有效），用WE
、高速缓冲存储器、虚拟存储器等。
1、存储器制造技术的发展
（1） FPM DRAM（Fast Page Mode DRAM）：快页模式DRAM。
（2）EDO DRAM（Extended Data Out DRAM）：扩展数据输出DRAM。
（3）SDRAM （Synchronous DRAM）：同步主存。
地址译码
地址译码
地址译码
MAR
MAR
MAR
计算机中大容量的主存，可由
多个存储体组成，每个体具有各自
的地址寄存器、读/写电路和数据寄
存器，称为存储模块。
它们能各自以同等的方式与
计算机组成原理(第三章new)
（1）若采用单译码法产生地址译码，则地址译码器输出为 ）若采用单译码法产生地址译码， 4096根线，用以选择4096个存储单元。 根线，用以选择 个存储单元。 根线 个存储单元
12位 位 地址
. . .
译 码 器
. . .
4096 个输出
译码器） （12/4096译码器） 译码器
位地址分为X、 两 （2）若采用双地址译码法，将12位地址分为 、Y两 ）若采用双地址译码法， 位地址分为 组，每组6位。 即：4096=212=26×26=64×64。 每组 位 × 。 这样，利用 译码器输出与 译码器输出与Y译码器输出的交叉 这样，利用X译码器输出与 译码器输出的交叉 选择，同样可以确定出 个存储单元。 选择，同样可以确定出4096个存储单元。而两个译码 个存储单元 器的输出，总共仅有： 64+64=128根线。 根线。 器的输出，总共仅有： 根线 （显然大大减少了译码器的输出线数！) 显然大大减少了译码器的输出线数！ 减少了译码器的输出线数
存储介质主要为：半导体器件和磁性材料。 存储介质主要为：半导体器件和磁性材料。 存储器中最小的构成单位为“存储元” 存储器中最小的构成单位为“存储元”，它可存储 一位二进制代码，其通常由一个双稳态逻辑电路或 一位二进制代码，其通常由一个双稳态逻辑电路或 双稳态逻辑电路 一个磁化元构成。 一个磁化元构成。 若干个“存储元”组成一个存储单元； 若干个“存储元”组成一个存储单元； 存储单元 大量存储单元组成一个存储器。 大量存储单元组成一个存储器。 存储器 Q Q
计算机组成原理 第三章 存储器与存储系统
9
计算机组成原理
第三章 存储器及存储系统
3.2.3
主存储器的基本操作
地址总线 k 位
MAR
MDR
数据总线 n 位 Read Write MAC 控制总线
10
主存容量 2k 字 字长 n 位
MEM
CPU
主编 薛胜军教授
计算机组成原理
第三章 存储器及存储系统
3.3 半导体存储器芯片 3.3.1 静态MOS存储器 1．静态MOS存储元
1 5 .5 s
(c )
23
主编 薛胜军教授
计算机组成原理
第三章 存储器及存储系统
(3）异步式刷新方式 将以上两种方式结合起来，便形成异步刷新方式。如 设存储器结构为128128的矩阵，读/写周期t=0.5μs，刷 新间隔为2ms，那么，在2ms内就有2000/0.5=4000个t。 将4000个周期分散到128行中，得4000／128＝31.25。前 30个周期用来读写，后一个周期用于刷新。可保证在2ms 时间内将所有的行刷新一遍。
16 1 A0 A1 地 址 反 相 器 2 1 1 2 驱 动 器 2
…
A5
…
X 译 码 器
… …
64
… …
64
64× 64=4096 存储矩阵
(
6
)
1
„„
计算机组成原理第三章第1讲存储器概述
导入
思考：
上一章详细讲解了现实世界中的基本 信息类型怎样数字化的保存在计算机中， 具体地，二进制下的两种基本状态在计算 机中以什么样的硬件形式表现？如果要保 存，以什么样的信息记录方式存储？
计算机存储体系解决了信息的保存问 题。
3.1存储器概述
存储的基本单位：
• 存储位元：最小存储单位，保存一个bit • 存储单元：基本存储单位，若干个位组成 • 存储器：许多个存储单元组成
3.1存储器概述
一、分类
• 按存储介质分类：
磁表面 半导体存储器 光存储器
• 按存取方式分类：
随机存取：内存 顺序存取：磁带，磁盘
• 按存储内容可变性：ROM，RAM
RAM：SRAM，DRAM ROM：掩模ROM/PROM/EPROM/EEPROM
读表3.1
3.1存储器概述
• 按信息易失性：
• 一般，一个字可以包含若干个字节
3.1.3主存储器的技术指标
存Leabharlann Baidu容量：指一个存储器中可以容纳的存 储单元总数。
• 1KB=210B
• 1MB=220B • 1GB=230B • 1TB=240B
位 bit 比特 b 字节 Byte 字节 B
3.1.3主存储器的技术指标
• Kilobyte(KB)=1024B相当于一则短篇故事的内容。 • Megabyte(MB)=1024KB能保存一则短篇小说的内容。 • Gigabyte(GB)=1024MB相当于一部标清长电影容量。 • Terabyte(TB)=1024GB相当于一家大型医院中所有的X光图
思考：
上一章详细讲解了现实世界中的基本 信息类型怎样数字化的保存在计算机中， 具体地，二进制下的两种基本状态在计算 机中以什么样的硬件形式表现？如果要保 存，以什么样的信息记录方式存储？
计算机存储体系解决了信息的保存问 题。
3.1存储器概述
存储的基本单位：
• 存储位元：最小存储单位，保存一个bit • 存储单元：基本存储单位，若干个位组成 • 存储器：许多个存储单元组成
3.1存储器概述
一、分类
• 按存储介质分类：
磁表面 半导体存储器 光存储器
• 按存取方式分类：
随机存取：内存 顺序存取：磁带，磁盘
• 按存储内容可变性：ROM，RAM
RAM：SRAM，DRAM ROM：掩模ROM/PROM/EPROM/EEPROM
读表3.1
3.1存储器概述
• 按信息易失性：
• 一般，一个字可以包含若干个字节
3.1.3主存储器的技术指标
存Leabharlann Baidu容量：指一个存储器中可以容纳的存 储单元总数。
• 1KB=210B
• 1MB=220B • 1GB=230B • 1TB=240B
位 bit 比特 b 字节 Byte 字节 B
3.1.3主存储器的技术指标
• Kilobyte(KB)=1024B相当于一则短篇故事的内容。 • Megabyte(MB)=1024KB能保存一则短篇小说的内容。 • Gigabyte(GB)=1024MB相当于一部标清长电影容量。 • Terabyte(TB)=1024GB相当于一家大型医院中所有的X光图
计算机原理第三章存储器
A19 ： A0
CS
A19 … A0
1M×1
WE
⑧ I/O
D7
D6 ： D0
A19 … A0 1M×1
⑦ I/O
A19 … A0
…
1M×1
① I/O
〔例２〕用1K×4的SRAM存储芯片 构造1K×8的存储器。
A9 ： A0
CS
A9 … A0
1K×4
Байду номын сангаас
WE ② D3 … D0
D7 ：
D4 D3 ：
D0
解：（1）需要26根地址线。
（2）有24根地址线
（3）共用8片。
（4）连线图如下图所示。
〔例６〕半导体存储器容量为7K×8位，其中固化区为4k×8 位，可选用 EPROM芯片：2K×8/片。随机读/写区为3K×8， 可选SRAM芯片：2K×4/片和1K×4/片。地址总线为A15~A0，
§3.1 存储器概述
3.1.1 存储系统的层次结构
CPU
解决速度 解决容量
Cache 主存储器 M 外存储器
分层存储体系结构
对存储器最基本的要求：容量大、速度快、 价格低。
1. 主存储器，又叫内存，属于主机范畴。 存放当前CPU需要执行的程序和需要处理的数据。 特点：（1）随机访问，（2）工作速度快，（3）具有一定的存储容 量。
CS
A19 … A0
1M×1
WE
⑧ I/O
D7
D6 ： D0
A19 … A0 1M×1
⑦ I/O
A19 … A0
…
1M×1
① I/O
〔例２〕用1K×4的SRAM存储芯片 构造1K×8的存储器。
A9 ： A0
CS
A9 … A0
1K×4
Байду номын сангаас
WE ② D3 … D0
D7 ：
D4 D3 ：
D0
解：（1）需要26根地址线。
（2）有24根地址线
（3）共用8片。
（4）连线图如下图所示。
〔例６〕半导体存储器容量为7K×8位，其中固化区为4k×8 位，可选用 EPROM芯片：2K×8/片。随机读/写区为3K×8， 可选SRAM芯片：2K×4/片和1K×4/片。地址总线为A15~A0，
§3.1 存储器概述
3.1.1 存储系统的层次结构
CPU
解决速度 解决容量
Cache 主存储器 M 外存储器
分层存储体系结构
对存储器最基本的要求：容量大、速度快、 价格低。
1. 主存储器，又叫内存，属于主机范畴。 存放当前CPU需要执行的程序和需要处理的数据。 特点：（1）随机访问，（2）工作速度快，（3）具有一定的存储容 量。
《计算机组成原理3》
《计算机组成原理》串讲资料（三）
第三章 存储系统
一、名词解释：
历年真题：
（2001年）2.DRAM：动态随机访问存储器，利用电容电荷存储信息。
（2001年）6.逻辑地址：程序员编程所用的地址以及CPU通过指令访问主存时所产生的地址。
（2001年）10.随机存取方式：可按地址访问存储器任一编址单元，其访问时间相同且与地址无关。
六年以来就考了这3个名称解释，而且近4年都没有考，所以第三章的名称解释不是考试的重点，这里给大家列出了名词解释大家要熟悉一下，这都是本章的基本概念，有利于做选择题及填空题。
1.RAM：随机访问存储器，能够快速方便的访问地址中的内容，访问的速度与存储位置无关。
2.ROM：只读存储器，一种只能读取数据不能写入数据的存储器。
3.SRAM：静态随机访问存储器，采用双稳态电路存储信息。
4.DRAM：动态随机访问存储器，利用电容电荷存储信息。
5.EDO DRAM：增强数据输出动态随机访问存储，采用快速页面访问模式并增加了一个数据锁存器以提高数据传输速率。
6.PROM：可编程的ROM，可以被用户编程一次。
7.EPROM：可擦写可编程的ROM，可以被用户编程多次。靠紫外线激发浮置栅上的电荷以达到擦除的目的。
8.EEPROM：电可擦写可编程的ROM，能够用电子的方法擦除其中的内容。
9.SDRAM：同步型动态随机访问存储器，在系统时钟控制下进行数据的读写。
10.快闪存储器：一种非挥发性存储器，与EEPROM类似，能够用电子的方法擦除其中的内容。
11.相联存储器：一种按内容访问的存储器，每个存储单元有匹配电路，可用于是cache中查找数据。
计算机组成原理第章存储系统
3. 2随机读写存储器(RAM)
3.2.2.3 DRAM读周期
3. 2随机读写存储器(RAM)
3.2.2.3 DRAM读周期
(i)行地址到，RAS有效(标志读周期开始)，读有效 (ii)列地址到，CAS有效 (iii)地址信号无效，允许ABUS发生变化 (iv)输出准备、数据输出； (v)RAS无效、CAS无效、读信号无效，数据输出维持
控制与数据总线的输入输出。
3. 2随机读写存储器(RAM)
3.2.1.3 SRAM的读写周期
读周期
3. 2随机读写存储器(RAM)
3.2.1.3 SRAM的读写周期
读周期
(i)地址有效 (ii)片选有效 (iii)数据输出 (iv)片选禁止，数据输出维持 (v)地址信号停止
3. 3只读存储器(ROM)
3.3.1 ROM
4 2716读周期
3. 2只读存储器(ROM)
3.3.1 ROM
5 2716后备周期
减小功耗，在PD/PGM端输入高电平使EPROM输出端高 阻。如果将CS与PD/PGM连在一起，那么没有访问时就 出于后备状态。
3. 3只读存储器(ROM)
3. 2随机读写存储器(RAM)
3.2.2.4 DRAM写周期
3. 2随机读写存储器(RAM)
3.2.2.4 DRAM写周期
计算机组成原理-第3章_存储系统
组成部分：
地址多路开关：选择分时送出行地址、列地址及刷新 地址。
刷新定时器：提供刷新请求。
刷新地址计数器：采用RAS刷新时，需要刷新地址计 数器。
仲裁电路：读写请求和刷新请求同时产生时，裁决谁 优先。
定时发生器：向DRAM提供RAS、CAS及WE，实现读 写和刷新操作。
6、存储器容量的扩充
1、字长位数扩展 给定的芯片字长位数较短，不满足设计要求的存储器字
高速缓冲存储器：又称“cache”，由TTL半导体材料组成。存
取时间为几ns到十几ns，容量在几KB到几百KB。存放当前正在 执行程序的部分程序或数据。
•小容量、快速存储器
•位于CPU和内存之间，属于CPU
•可放在CPU内部，也可作为单独的模块
主存储器：简称“主存”，由MOS半导体存储器组成，存放处 于活动状态的程序和有关数据。包括OS的常驻部分和当前在运 行的程序和要处理的数据。容量在几百KB到几百MB，存取时 间为几十到几百ns。
4、DRAM的刷新
刷新周期：从上一次对整个存储器刷新结 束到下一次对整个存储器全部刷新一遍为止， 这一段时间间隔称为~。
• 集中式 • 分散式
集中刷新方式
指的是DRAM的所有行在每一个刷新周期中都被刷
新，把刷新间隔分为两部分，前一部分进行读/写周 期或维持周期，后一部分只进行刷新操作。因为刷新
地址多路开关：选择分时送出行地址、列地址及刷新 地址。
刷新定时器：提供刷新请求。
刷新地址计数器：采用RAS刷新时，需要刷新地址计 数器。
仲裁电路：读写请求和刷新请求同时产生时，裁决谁 优先。
定时发生器：向DRAM提供RAS、CAS及WE，实现读 写和刷新操作。
6、存储器容量的扩充
1、字长位数扩展 给定的芯片字长位数较短，不满足设计要求的存储器字
高速缓冲存储器：又称“cache”，由TTL半导体材料组成。存
取时间为几ns到十几ns，容量在几KB到几百KB。存放当前正在 执行程序的部分程序或数据。
•小容量、快速存储器
•位于CPU和内存之间，属于CPU
•可放在CPU内部，也可作为单独的模块
主存储器：简称“主存”，由MOS半导体存储器组成，存放处 于活动状态的程序和有关数据。包括OS的常驻部分和当前在运 行的程序和要处理的数据。容量在几百KB到几百MB，存取时 间为几十到几百ns。
4、DRAM的刷新
刷新周期：从上一次对整个存储器刷新结 束到下一次对整个存储器全部刷新一遍为止， 这一段时间间隔称为~。
• 集中式 • 分散式
集中刷新方式
指的是DRAM的所有行在每一个刷新周期中都被刷
新，把刷新间隔分为两部分，前一部分进行读/写周 期或维持周期，后一部分只进行刷新操作。因为刷新
计算机组成原理 第三章存贮系统1
计算机组成原理
3.1存储器概述 存储器概述
存贮系统
主存储器的技术指标： 主存储器的技术指标： 存储容量： 存储容量：在一个存储器中可以容纳的存储 单元总数 存取时间： 存取时间：从启动到完成一次存储器操作所 主存的速度为ｎｓ 经历的时间 主存的速度为ｎｓ 存取周期： 存取周期：连续启动两次操作所需间隔的最小时 间 ｎｓ 存储器带宽：单位时间里存储器所存取的信息量, 存储器带宽：单位时间里存储器所存取的信息量, 字节/ 位/秒，字节/秒
计算机组成原理
3.1存储器概述 存储器概述
二.存储器的分级结构
存贮系统
为了解决对存储器要求容量大，速度快，成本低 三者之间的矛盾，目前通常采用多级存储器体系结 构，即使用高速缓冲存储器、主存储器和外存储器。 参见P72图3.1 高速缓冲存储器（Cache）：高速存取指令和数据 ， ： 存取速度快，但存储容量小。 存取速度快，但存储容量小。 主存储器： 存放计算机运行期间的大量程序和数据， 存放计算机运行期间的大量程序和数据， 存取速度较快， 存取速度较快，存储容量不大 外存储器： 存放系统程序和大型数据文件及数据库， 存放系统程序和大型数据文件及数据库， 存储容量大， 存储容量大，位成本低
计算机组成原理
3.1 存储器概述
存贮系统
高速缓冲存储器（ 高速缓冲存储器（Cache）：高速存取指令和 ） 存取速度快，但存储容量小。 数据 ，存取速度快，但存储容量小。 主存储器： 主存储器：主存存放计算机运行期间的大量程 序和数据，存取速度较快， 序和数据，存取速度较快，存储容量不大 外存储器： 外存储器： 外存存放系统程序和大型数据文 件及数据库，存储容量大， 件及数据库，存储容量大，位成本低
计算机组成原理(第三版)第 3 章 存储器及存储系统
静态存储器 （SRAM）
（3）SRAM存储器的特点
INFO DEPT@ZUFE HANGZHOU.CHINA
20
（1）SRAM存储位元
• “1” 状 态：T1 截止， T2导通 • “0”状 态： T2 截止， T1导通
X地址 译码线 Vcc T3 A T5 T1 T2 D T8 B T6 T4
D T7
第 3 章 存储器及存储系统
INFO DEPT@ZUFE HANGZHOU.CHINA
1
本章学习内容
• 存储器的分类及层次结构
• 半导体存储器的工作原理以及与CPU的连接 • 高速缓冲存储器Cache的工作原理 • 虚拟存储器的工作原理
INFO DEPT@ZUFE HANGZHOU.CHINA
2
3.1 存储体系概述
...
...
A0 A1
行地 址缓 冲器
行 地 址 译 码 器
存储阵列 2048×2048×4
...
数据输入 缓冲器 数据输出 缓冲器
D0 D1 D2 D3
30
DRAM的读/写过程
读周期 RAS CAS 地址 R/W DOUT DIN 有效数据 有效数据 行地址 在下降沿读行地址 在下降沿读列地址 写周期
16
3.2 主存储器
• 主存储器按其功能可分为RAM和 ROM。
计算机组成原理_第三章
第三章 存储器及存储系统<br>3.1 存储器概述<br><br>
3.1.1<br>存储器分类<br>半导体存储器 集成度高 体积小 价格便宜 易维护 速度快 容量大 体积大 速度慢 比半导体容量大 数据不易丢失<br>按照 存储 介质 分类<br>磁表面存储器<br>激光存储器<br><br>
随机存储器 主要为高速缓冲存储器和主存储器 存取时间与存储元的物理位置无关 (RAM)<br>按照 存取 方式 分类<br>串行访问存 储器 SAS 只读存储器 (ROM)<br>存取时间与存储元的物理位置有关 顺序存取器 磁带 直接存储器 磁盘 只能读 不能写 掩模ROM: 生产厂家写<br>可编程ROM(PROM): 用户自己写 可擦除可编程ROM EPROM :<br><br>
易失性<br>半导体读/写存储器<br>按照 可保 存性 分类<br>存储器<br>非易失性 存储器<br>包括磁性材料<br>半导体ROM<br>半导体EEPROM<br><br>
主存储器<br>按照 作用 分类<br>辅助存储器<br>缓冲存储器 控制存储器<br><br>
相关主题
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
另一个与存取时间指标相近的速度指标是存取周期 （Memory Cycle Time），用TＭ表示，TＭ表示存储器 作连续访问操作过程中一次完整存取操作所需的全部时 间。所以存取周期是指连续启动两次独立的存储器操作 （如连续两次读操作）所需间隔的最小时间。通常存取 周期略大于存取时间，即TＭ> TＡ。
主编 薛胜军教授
4
计算机组成原理
3.1.2 存储器的分级结构
第三章 存储器及存储系统
中央处理器能直接访问的存储器称为内部存储器，它包括高 速缓冲存储器和主存储器。中央处理器不能直接访问外存储器， 外存储器的信息必须调入内存储器后才能为中央处理器进行处 理。
1．高速缓冲存储器（Cache） 2．主存储器 3 ．外存储器
主编 薛胜军教授
7
计算机组成原理
第三章 存储器及存储系统
2. 存取时间 信息存入存储器的操作叫写操作，从存储器取出信
息的操作叫读操作，读/写操作统称作“访问”。从存 储器接收到读（或写）申请命令到从存储器读出（或写 入）信息所需的时间称为存储器访问时间（Memory
Access Time）或称存取时间，用TＡ表示。 3. 存取周期
计算机组成原理
第三章 存储器及存储系统
第三章 存储器及存储系统
主编 薛胜军教授
1
计算机组成原理
第三章 存储器及存储系统
3.1 存储器概述
3.1 .1 存储器分类
1. 按存储介质分类 （1） 半导体存储器
（2） 磁表面存储器。
（3） 激光存储器
主编 薛胜军教授
2
计算机组成原理
第三章 存储器及存储系统
3．静态MOS存储器芯片实例（Intel 2114)
A3 A4 A5
输入数 …
输入数
VCC GND
A6
据控制 …
据控制
A7
A8
……
I/O1
I/O2
输入数
列 I/O 电路
据控制
I/O3
列选择缓冲
I/O4 A0 A1 A2 A3
CS
&
& WE
14
主编 薛胜军教授
计算机组成原理
第三章 存储器及存储系统
主编 薛胜军教授
3.3.2动态MOS存储器
1．四管动态存储元
T9 预先
字选择线(X)
第三章 存储器及存储系统
ED T10 预先
T5 A T1
B T6 T2
CD D
T7 (I/O)
位选择线(Y)
18
CD D
T8 (I/O)
主编 薛胜军教授
计算机组成原理
2．单管动态存储元
字选线
第三章 存储器及存储系统
T1 C
数据线
CD
2. 按存取方式分类 （1）随机存储器（RAM，Random Access Memory）
（2）串行访问存储器（SAS，Serial Access Storage） 串行存储器又可分为顺序存取存储器（SAM， Serial Access Memory）和直接存取存储器 （DAM，Direct Access Memory）。 （ 3 ） 只 读 存 储 器 （ ROM ， Read-Only Memory）
主编 薛胜军教授
5
计算机组成原理
CPU 寄 存 器 组
第三章 存储器及存储系统
Cache 高速缓冲 存储器
主机
6
主外 存存
主编 薛胜军教授
计算机组成原理
第三章 存储器及存储系统
3.2 主存储器
3.2.1 主存储器的技术指标
主存储器的性能指标主要是存储容量、存取时间和存取 周期。 1. 存储容量
在一个存储器中可以容纳的主存储器的单元总数通常称 为该存储器的存储容量。存储容量通常用字节，符号为 B（Byte）作单位。
主编 薛胜军教授
3
计算机组成原理
第三章 存储器及存储系统
3．按信息的可保存性分类 断电后信息就消失的存储器称为非永久记忆的存储器。
断电后仍能保持信息的存储器称为永久性记忆的存储器。
4．按在计算机系统中的作用分类 根据存储器在计算机系统中所起的作用，存储器可分为
主存储器（内存）、辅助存储器（外存）、缓冲存储器、 控制存储器等。
主编 薛胜军教授
8
计算机组成原理
第三章 存储器及存储系统
3.2.2 主存储器的基本结构 它由存储体加上一些外围电路构成。外围电路包括地址 译码驱动器、数据寄存器和存储器控制电路等。
地址 n 位 (CPU)
地 址 译 码 2n 驱 动 器
存储体
…
(CPU) R/W 控制线路
9
m位
数据寄存器 m位 (CPU)
（行）
7b 锁存器
（列）
第三章 存储器及存储系统
输出锁 存器和 缓冲器
DOUT
RAS
D
19
主编 薛胜军教授
计算机组成原理
3．动态MOS RAM芯片实例
64 条行 选择线的 译码器
Hale Waihona Puke Baidu
32×128 存储元 128 输出放大器 32×128 存储元
128 条列选择线的 译码器和 I/O 门
64 条行 选择线的 译码器
32×128 存储元 128 输出放大器 32×128 存储元
7b 锁存器
16
A0 A1
…
A5
1
1
地 址 反 相 器
…
X 译 码 器
2
… …
驱 动 器
2
… …
6
2 1
64×64=4096 存储矩阵
()
64
64 1 …… 64
I/O 电路 Y 译码器
输出驱动
输出
1 2 …… 64
地址反相器(6)
控制电路
输入
…
A6 A7
A11
13
读/写 片选
主编 薛胜军教授
计算机组成原理
第三章 存储器及存储系统
15
计算机组成原理
4．存储器的读操作
第三章 存储器及存储系统
地址 CS
D OUT
t RC t
A
t CO
tCX
t OTD
t OHA
主编 薛胜军教授
16
计算机组成原理
4．存储器的写操作
地址
CS
WE
tAW
第三章 存储器及存储系统
tWC
tW
tWR
DOUT
tDTW
tDW
tDH
DIN
主编 薛胜军教授
17
计算机组成原理
主编 薛胜军教授
计算机组成原理
3.2.3 主存储器的基本操作
第三章 存储器及存储系统
CPU
MDR MAR
地址总线 k 位
数据总线 n 位
Read Write MAC 控制总线
10
主存容量 2k 字
字长 n 位 MEM
主编 薛胜军教授
计算机组成原理
3.3 半导体存储器芯片 3.3.1 静态MOS存储器 1．静态MOS存储元
X 地址 译码线
第三章 存储器及存储系统 VCC
T3
T4
T5 A
B T6
T1
T2
D
D
T7
T8
(I/O)
接 Y 地址译码线
11
(I/O)
主编 薛胜军教授
计算机组成原理
第三章 存储器及存储系统
Source
Grid
Drain
N-
N-
P+基体
主编 薛胜军教授
12
计算机组成原理
2．静态MOS存储器的组成
第三章 存储器及存储系统
主编 薛胜军教授
4
计算机组成原理
3.1.2 存储器的分级结构
第三章 存储器及存储系统
中央处理器能直接访问的存储器称为内部存储器，它包括高 速缓冲存储器和主存储器。中央处理器不能直接访问外存储器， 外存储器的信息必须调入内存储器后才能为中央处理器进行处 理。
1．高速缓冲存储器（Cache） 2．主存储器 3 ．外存储器
主编 薛胜军教授
7
计算机组成原理
第三章 存储器及存储系统
2. 存取时间 信息存入存储器的操作叫写操作，从存储器取出信
息的操作叫读操作，读/写操作统称作“访问”。从存 储器接收到读（或写）申请命令到从存储器读出（或写 入）信息所需的时间称为存储器访问时间（Memory
Access Time）或称存取时间，用TＡ表示。 3. 存取周期
计算机组成原理
第三章 存储器及存储系统
第三章 存储器及存储系统
主编 薛胜军教授
1
计算机组成原理
第三章 存储器及存储系统
3.1 存储器概述
3.1 .1 存储器分类
1. 按存储介质分类 （1） 半导体存储器
（2） 磁表面存储器。
（3） 激光存储器
主编 薛胜军教授
2
计算机组成原理
第三章 存储器及存储系统
3．静态MOS存储器芯片实例（Intel 2114)
A3 A4 A5
输入数 …
输入数
VCC GND
A6
据控制 …
据控制
A7
A8
……
I/O1
I/O2
输入数
列 I/O 电路
据控制
I/O3
列选择缓冲
I/O4 A0 A1 A2 A3
CS
&
& WE
14
主编 薛胜军教授
计算机组成原理
第三章 存储器及存储系统
主编 薛胜军教授
3.3.2动态MOS存储器
1．四管动态存储元
T9 预先
字选择线(X)
第三章 存储器及存储系统
ED T10 预先
T5 A T1
B T6 T2
CD D
T7 (I/O)
位选择线(Y)
18
CD D
T8 (I/O)
主编 薛胜军教授
计算机组成原理
2．单管动态存储元
字选线
第三章 存储器及存储系统
T1 C
数据线
CD
2. 按存取方式分类 （1）随机存储器（RAM，Random Access Memory）
（2）串行访问存储器（SAS，Serial Access Storage） 串行存储器又可分为顺序存取存储器（SAM， Serial Access Memory）和直接存取存储器 （DAM，Direct Access Memory）。 （ 3 ） 只 读 存 储 器 （ ROM ， Read-Only Memory）
主编 薛胜军教授
5
计算机组成原理
CPU 寄 存 器 组
第三章 存储器及存储系统
Cache 高速缓冲 存储器
主机
6
主外 存存
主编 薛胜军教授
计算机组成原理
第三章 存储器及存储系统
3.2 主存储器
3.2.1 主存储器的技术指标
主存储器的性能指标主要是存储容量、存取时间和存取 周期。 1. 存储容量
在一个存储器中可以容纳的主存储器的单元总数通常称 为该存储器的存储容量。存储容量通常用字节，符号为 B（Byte）作单位。
主编 薛胜军教授
3
计算机组成原理
第三章 存储器及存储系统
3．按信息的可保存性分类 断电后信息就消失的存储器称为非永久记忆的存储器。
断电后仍能保持信息的存储器称为永久性记忆的存储器。
4．按在计算机系统中的作用分类 根据存储器在计算机系统中所起的作用，存储器可分为
主存储器（内存）、辅助存储器（外存）、缓冲存储器、 控制存储器等。
主编 薛胜军教授
8
计算机组成原理
第三章 存储器及存储系统
3.2.2 主存储器的基本结构 它由存储体加上一些外围电路构成。外围电路包括地址 译码驱动器、数据寄存器和存储器控制电路等。
地址 n 位 (CPU)
地 址 译 码 2n 驱 动 器
存储体
…
(CPU) R/W 控制线路
9
m位
数据寄存器 m位 (CPU)
（行）
7b 锁存器
（列）
第三章 存储器及存储系统
输出锁 存器和 缓冲器
DOUT
RAS
D
19
主编 薛胜军教授
计算机组成原理
3．动态MOS RAM芯片实例
64 条行 选择线的 译码器
Hale Waihona Puke Baidu
32×128 存储元 128 输出放大器 32×128 存储元
128 条列选择线的 译码器和 I/O 门
64 条行 选择线的 译码器
32×128 存储元 128 输出放大器 32×128 存储元
7b 锁存器
16
A0 A1
…
A5
1
1
地 址 反 相 器
…
X 译 码 器
2
… …
驱 动 器
2
… …
6
2 1
64×64=4096 存储矩阵
()
64
64 1 …… 64
I/O 电路 Y 译码器
输出驱动
输出
1 2 …… 64
地址反相器(6)
控制电路
输入
…
A6 A7
A11
13
读/写 片选
主编 薛胜军教授
计算机组成原理
第三章 存储器及存储系统
15
计算机组成原理
4．存储器的读操作
第三章 存储器及存储系统
地址 CS
D OUT
t RC t
A
t CO
tCX
t OTD
t OHA
主编 薛胜军教授
16
计算机组成原理
4．存储器的写操作
地址
CS
WE
tAW
第三章 存储器及存储系统
tWC
tW
tWR
DOUT
tDTW
tDW
tDH
DIN
主编 薛胜军教授
17
计算机组成原理
主编 薛胜军教授
计算机组成原理
3.2.3 主存储器的基本操作
第三章 存储器及存储系统
CPU
MDR MAR
地址总线 k 位
数据总线 n 位
Read Write MAC 控制总线
10
主存容量 2k 字
字长 n 位 MEM
主编 薛胜军教授
计算机组成原理
3.3 半导体存储器芯片 3.3.1 静态MOS存储器 1．静态MOS存储元
X 地址 译码线
第三章 存储器及存储系统 VCC
T3
T4
T5 A
B T6
T1
T2
D
D
T7
T8
(I/O)
接 Y 地址译码线
11
(I/O)
主编 薛胜军教授
计算机组成原理
第三章 存储器及存储系统
Source
Grid
Drain
N-
N-
P+基体
主编 薛胜军教授
12
计算机组成原理
2．静态MOS存储器的组成
第三章 存储器及存储系统