声光显示智力竞赛16路抢答器毕业设计论文

毕业设计 [论文] 题目：声光显示智力竞赛16路抢答器
系别：电气与电子工程系
专业：
姓名：李阳
学号：
指导教师:
河南城建学院
2011年5月24 日
河南城建学院毕业设计（论文）摘要
摘要
抢答器是一种应用非常广泛的设备,无论是在学校、工厂、军队还是益智性电视节目都会举办各种各样的智力竞赛, 都会用到智力抢答器。

目前市场上已有各种各样的智力竞赛抢答器, 但绝大多数是早期设计的, 以模拟电路、数字电路或者模拟电路与数字电路相结合的产品。

这部分抢答器已相当成熟, 但功能越多的电路相对来说就越复杂, 且成本偏高, 故障高, 显示方式简单( 有的甚至没有显示电路) , 无法判断提前抢按按钮的行为, 不便于电路升级换代。

近年来随着单片机的应用不断深入,基于单片机控制的抢答器的设计越来越被人们广泛的接受，C51 语言的成熟和单片机本身的汇编语言的融合即混合编程使得它比一般的汇编语言有更好的可读性。

本次设计中将采用AT89S51单片机为主控核心，在设有16个抢答键的抢答电路模块、控制电路模块和LED显示电路模块的共同作用下,可供16人同时抢答。

主持人按下开始按钮后，哪一个先抢答，则在数码管上显示选手编号，同时给出声音提示并封锁输入，其他选手再抢答则无效。

具有定时抢答功能,抢答时间可由主持人设定。

在设定时间内抢答有效,定时器停止工作。

定时时间已到,无人抢答,本次抢答无效。

关键词:抢答器智力；单片机；抢答器；数码显示
ABSTRACT
Contest device is a very extensive equipment, whether in schools, factories, the army is TV programs will conduct all kinds of intelligence contest, can use vies to implement. Already on the market at present various quizzes responder, but great majority is early design to analog circuits, digital circuit or analog circuits and digital circuit combination of products. This part of the contest is quite mature, but already relatively more circuit function of the complex, and higher cost, fault high, show way simple (some didn't even show circuit), press the button to judge the behavior of early rob, do not facilitate circuit upgraded. In recent years, with the application of SCM unceasingly thoroughly, based on single chip microcomputer control the design more and more be responder widespread acceptance of mature and C51 language, the microcontroller itself assembly language fusion hybrid programming makes it is than the general assembly languages have better readability.
This design will be used for controlling AT89S51 core, with 16 contest key in the contest circuit module, control circuit module and LED display circuit module, which under the common function of 16 people also contest. Host press the start button, which first contest, is in the digital tube is presented, and demonstrated contestant Numbers and sealed input, sound reminders other contestants is invalid. Responder again Have regular contest function, vies to answer first time set by the host. In setting time vies to answer first effectively, the timer stop working. The time has come regularly, no contest, this contest null and void.
Keywords: vies to implement intelligence; SCM; Contest manometers; Digital display
目录
1.摘要 (I)
2.绪论 (1)
2.1课题研究的意义及动态、比较 (1)
2.1.1 课题研究的意义 (1)
2.1.2 课题研究的动态 (1)
2.1.3 课题研究比较 (2)
2.2 课题研究的主要内容 (3)
2.3 拟解决的关键性问题 (3)
2.4 方案论证与比较 (4)
3.硬件电路设计 (5)
3.1 系统框图 (5)
3.3 功能模块设计 (6)
3.3.1 时钟电路设计 (12)
3.3.2 复位电路设计 (13)
3.3.3 抢答电路设计 (14)
3.3.4 报警电路设计 (20)
4.软件设计 (21)
4.1 Keil C51语言简介 (21)
4.2 程序流程图 (21)
4.3 程序设计 (22)
4.3.1 主程序设计 (23)
4.3.2 时钟电路程序设计 (23)
4.3.3 抢答电路程序设计 (23)
4.3.4显示电路程序设计 (24)
4.3.5 控制电路程序设计 (25)
结论 (27)
致谢 (28)
参考文献 (29)
附录 (30)
绪论
随着我国经济和文化事业的发展，在很多公开竞争场合要求有公正的竞争裁决，诸如证券、股票交易及各种智力竞赛等,因此出现了抢答器。

早期的抢答只由几个三极管、可控硅、发光管等组成，能通过发光管的指示分辨出选手号码。

抢答器一般是由很多电路组成的，线路复杂，可靠性不高，功能也比较简单，特别是当抢答路数很多时，实现起来就更为困难。

随着发展，抢答器的制作不断的改进，现在大多数抢答器使用了单片机(如MCS-51)和数字集成电路，也增加了写功能，比如可以显示选手的号码，提前抢答或超时间的抢答的计时，选手得分的显示等功能。

利用数字集成电路实现智力抢答器的设计是以中规模的数字集成电路为主的，但是这种集成电路的集成度不高，所以需要的芯片便相应的较多，而且由于采用逻辑芯片受外界条件影响大，容易产生较大失真，难于调试。

而用单片机设计的抢答器解决了以往设计方法中的不足之处，比如增强了时序控制的灵活性，同时由于输入输出端口丰富，可以在本设计的基础上稍加修改就可以设计具有更多组输入的抢答器。

同时也使我们更加了解了单片机的工作原理以及在智能化场合的应用，并且使我们深刻的掌握了自己的相关专业知识。

基于单片机的智力抢答器的设计包括硬件设计和软件设计两部分，硬件设计可以用Proteus设计完成，软件设计可以用Keil C51完成，设计完成后还可以通过Proteus和Keil C51联机进行仿真。

2.1课题研究的意义及动态、比较
2.1.1 课题研究的意义
学校、电视台等单位经常举办智力竞赛，抢答计分器是必要设备。

举办方多数采用让选手通过举答题板的方法判断选手的答题权，这在某种程度上会因为主持人的主观误断造成比赛的不公平性。

在许多比赛活动中，为了准确、公平、公正、直观地判断出第一抢答者，通常需要一台抢答器，通过数码显示管、灯光及音响等多种手段指示出第一抢答者。

所以，研究智力抢答器具有较强的实际意义。

巩固所学的知识，学会通过各种途径查找资料；能够把所学的理论知识联系实际，解决实际问题；掌握抢答器的工作原理及其设计方法；对Keil C51语言有了更深层次的掌握，对单片机的设计流程也有了更系统的学习。

2.1.2 课题研究的动态
抢答器的发展是比较快的，从一开始的光具有抢答锁定功能的一个电路，到现在的具有倒计时、定时、自动（或手动）复位、报警（即声响提示，有的以音乐的方式来体现）、屏幕显示、按键发光等多种功能的技术合并，这就可以说明其多种功能及发展的快速。

对于智力竞赛16路抢答器设计我们目前可以采取模拟电路方法、数字电路电路、模拟电路和数字电路相结合的设计、PLC的方法、EDA的
方法、基于单片机的方法。

目前由于随着信息科技技术和控制技术的快速发展各种控制系统越来越偏向于智能化，小型化，低功耗，快速稳定而准确。

20世纪90年代，国际上电子和计算机技术较先进的国家，一直在积极探索新的电子电路设计方法，并在设计方法、工具等方面进行了彻底的变革，取得了巨大成功。

在电子技术设计领域，可编程逻辑器件（如CPLD、FPGA）的应用，已得到广泛的普及，这些器件为数字系统的设计带来了极大的灵活性。

这些器件可以通过软件编程而对其硬件结构和工作方式进行重构，从而使得硬件的设计可以如同软件设计那样方便快捷。

这一切极大地改变了传统的数字系统设计方法、设计过程和设计观念，促进了EDA技术的迅速发展。

因此越来越多的系统设计概念偏向于EDA（电子设计自动化）,EDA技术就是以计算机为工具，设计者在EDA软件平台上，用硬件描述语言HDL完成设计文件，然后由计算机自动地完成逻辑编译、化简、分割、综合、优化、布局、布线和仿真，直至对于特定目标芯片的适配编译、逻辑映射和编程下载等工作。

EDA技术的出现，极大地提高了电路设计的效率和可*性，减轻了设计者的劳动强度。

它克服了使用单片机设计系统自身I/O端口不足的同时，也克服了使用模拟电路和数字电路设计系统时硬件电路比较复杂和成本比较高的问题。

智力抢答器作为一种电子产品，早已广泛应用与各种智力和竞赛场合，但目前所使用的抢答器有的电路比较复杂不便于制作，可靠性低，实现起来很困难；有的就用一些专用的集成块，而专业集成块的购买又比较困难。

抢答器由单片机以及外围电路组成可以使得外围电路非常简单，但是功能并不比一般的抢答器少。

抢答器可分为电子抢答器和电脑抢答器，而电子抢答器根据其搭配的配件不同，又可分为非语音非计分抢答器和语言计分抢答器。

非语音非计分抢答器构造很简单，就是一个抢答器的主机和一个抢答按钮组成，在抢答过程中选手是没有计分的显示屏。

语言计分抢答器时有一个抢答器的主机和主机的显示屏和选手的计分显示屏组成。

电脑抢答器又分为无线电脑抢答器和有线电脑抢答器。

无线电脑抢答器的构成是由：主机和抢答器专用的软件和无线按钮；无线电脑抢答器利用电脑和投影仪，可以把抢答气氛活跃起来，一般多使用于电台等大型的活动。

线电脑抢答器也是由主机和电脑配合起来，电脑在和投影仪配合起来，利用专门研发的配套的抢答器软件，可以十分完美的表现抢答的气氛。

2.1.3 课题研究比较
众所周知，任何一件东西有其优点自然也会尤其缺点，用单片机设计16路智力抢答器自然也一样，有其优点也有其缺点。

单片机设计系统时比较简单，硬件电路省去了很多复杂的电路，不像模拟电路和数字电路一样，设计起来比较复杂，而且也不容易像模拟电路和数字电路中的逻辑芯片受外界条件影响大，容易产生
较大失真，难于调试。

并且由于目前市场上的单片机已经发展很成熟，而且被大批量的生产，市场价格比较便宜，所以设计成本低廉。

单片机越来越普遍的应用，使得我们对单片机有一种熟悉感，再加上我们目前接触和学习较多的也是单片机。

这给我们使用单片机来设计系统时提供了很大的人为方面的便利。

由于单片机有其固定的端口（40引脚），所以我们在设计比较大的系统时可能会出现I/O端口不足的情形，这给我们设计系统时带来了很大的不便。

如果我们要继续使用单片机来设计，就需要扩展芯片的功能，使其有足够的引脚来满足系统设计的要求，比如说8255A的扩展。

I/O端口不足，需要用到其他芯片扩展，也增加了系统设计的成本。

其次，在利用单片机进行设计时，我们要利用C语言或汇编语言编写单片机各控制电路的程序来实现在我们设计中的各项功能，可是在利用C语言或汇编语言编写单片机各控制电路的程序时，就要求我们要对各个程序的设计有较好的理解，否则我们的设计将无法实现，这样就加大了我们再设计中的编程难度。

2.2 课题研究的主要内容
在抢答未开始时任何抢答均无效，抢答开始可显示最先抢答代表队的编号,同时给出声光提示,并封锁输入的数据,在系统清零前禁止其他选手抢答。

具有定时抢答功能,抢答时间可由主持人设定。

在设定时间内抢答有效,定时器停止工作，定时时间已到,无人抢答,本次抢答无效，其主要技术参数如下：
(1) 可同时供16 个代表队参加比赛；
(2) 给节目主持人一个控制开关,用来控制系统清零和抢答开始；
(3) 具有声光报警功能；
(4）有数码显示功能。

2.3 拟解决的关键性问题
声光显示智力竞赛16路抢答器设计的关键性问题主要有总的硬件电路的设计，软件程序的设计以及设计中核心控制单片机型号的选取。

总的硬件设计具体包括4*4矩阵键盘设计，控制电路设计，LED显示电路设计；软件程序的设计包括4*4矩阵键盘程序设计，控制电路设计程序设计，报警电路程序设计等。

主持人按开始键后，抢答器开始20秒倒计时。

20秒之内有人抢答，则在LED 数码管上显示该代表队编号并封锁输入，并且有声光提示，而其他选手再次抢答无效。

在下一轮的抢答开始前，主持人可以利用开始按键再次20秒倒计时，这样个代表队就可以进行下一轮抢答。

此时按下开始键，复位键有效。

当设计运行出现错误或需要返回到初始时刻时，主持人可以通过利用复位键按键进行复位。

主持人可以通过控制设计程序预先设定抢答时间和限时时间。

2.4方案论证与比较
方案一:采用纯数字逻辑电路实现
优点是：不用编程、思路简单、便于调试和掌握。

缺点是：传统的方案实现定时抢答器的设计是以中规模的数字集成电路为主的。

这种集成电路的集成度不高，所以需要的芯片便相应的较多。

定时（如30秒）需要一个独立的定时电路，类似的报警音频发生，显示译码，数据锁存等，这些均为一些与主控制电路分离的专设分立电路，因此硬件电路较为复杂，所以产品体积就相应较大，携带起来不方便，而且中规模集成成品以后很难扩展功能（例如：扩展多个定时：30秒，60秒，90秒），因为它只能用于固定模式，所以不适用于现代发展的需要。

此外，由于采用逻辑芯片受外界条件影响大，容易产生较大失真，难于调试。

方案二:采用单片机实现
优点是：硬件简单、功能齐全、，操作方便、成本较低、灵敏可靠。

用单片机内部时钟定时，功能也可根据需要自行扩展。

内部译码器的嵌入，更是减少了CPU 负担及软件编写的复杂性。

利用单片机进行控制不但电路图简单，而且适用于多种条件下，还可方便扩展。

综合比较，本设计采用方案二。

3.硬件电路设计
3.1 系统框图
AT89S51单片机要实现主持人按开始键后，抢答器开始20秒倒计时。

20秒之内有人抢答，则在LED 数码管上显示该代表队编号并封锁输入，其他选手抢答无效。

此时按下开始键，复位键有效。

在开始抢答之前，主持人可预先设定抢答时间和限时时间。

系统具有声光提示功能。

由我们分析可以看到，核心部分还是AT89S51单片机，基于AT89S51单片机的系统框图如图3.1所示：
图 3.1 系统框图
3.2 系统分析
智力抢答器设计采用AT89S51单片机进行设计，在AT89S51单片机的4个8位的I/O 中，一个口(如P0口)控制七段数码管的显示，一个口(如P2口)驱动数码管即接数码管的DP 接口，另一个口(如P3口)作为控制电路，控制抢答器的开始、停止、抢答时间的调节及限时时间的调节，最后一个口(P1口)则作为输入口也就是抢答器按钮，而往往我们在设计电路的时候，抢答器按钮一般设计成键盘形式，由于在本课程设计的要求中要求有16个代表队抢答，所以剩下的最后一个8位的I/O 如果设计成独立键盘(要求每个端口控制一个按钮)的形式，8位的I/O 并不满足16组抢答的要求，所以这里我们采用4×4矩阵键盘的设计方案,满足了16个代表队抢答的要求。

从上面的分析可以看到，我们并不需要用8255进行键盘扩展，只需将它设计成矩阵键盘就可以达到要求。

也不存在单片机本身输入输出口不足的情况。

A T89S51 主持人按键 复位电路 电源电路 声光显示
数码提示 选手按键
智能抢答系统接口的硬件设计主要包括时序控制电路、复位电路、抢答电路、
显示电路、报警电路、控制电路几部分。

按键分两个部分:一部分按键对应选手的
号码,即当在规定的时间内第一个按键,对应号码就会在显示屏上显示。

另外一个
按键为复位键,由主持人操控,键按下则清屏并开始计时。

同时可用数码显示器来
完成显示功能。

具体操作过程为:开始新的一轮答题时,主持人按复位键,初值为
20秒的定时器开始倒计数,并在数码管上显示。

若此时有选手按下按键答题,则单
片机扫描输入该选手的号码,并输出控制数码管显示该号码,同时封锁其他选手按
键;若一轮抢答过程中,无人按键答题,定时时间到则蜂鸣器响报警,并禁止任何选
手按键。

3.3 功能模块设计
智力抢答器设计功能模块的核心为AT89S51单片机。

在进行各功能模块设计之
前先来简单了解一下AT89S51的功能。

AT89S51是Ateml 公司生产的一款目前非常流行的系列单片机，它是一个低功
耗，高性能CMOS 8位单片机，片内含4k Bytes ISP(In-system programmable)的
可反复擦写1000次的Flash 只读程序存储器，器件采用ATMEL 公司的高密度、非易
失性存储技术制造，兼容标准MCS-51指令系统及80C51引脚结构，芯片内集成了通
用8位中央处理器和ISP Flash 存储单元，功能强大的微型计算机的AT89S51可为许
多嵌入式控制应用系统提供高性价比的解决方案。

此外，AT89S51设计和配置了振
荡频率可为0Hz 并可通过软件设置省电模式。

空闲模式下，CPU 暂停工作，而RAM 定
时计数器，串行口，外中断系统可继续工作，掉电模式冻结振荡器而保存RAM 的数
据，停止芯片其它功能直至外中断激活或硬件复位。

同时该芯片还具有PDIP 、TQFP
和PLCC 等三种封装形式，以适应不同产品的需求。

AT89S51单片机结构框图见3.2：
图3.2 AT89S51单片机结构框图
AT89S51主要性能参数：
与MCS-51产品指令系统完全兼容
振荡电路 CPU 看门狗
（WDT ） 4KB
Flash 128Byte RAM 和SFR 2*16 定时\计数器 32路可编程
I\O 接口 可编程串行口(UART) 中断逻辑 控制电路
●4K字节在系统编程（ISP）Flash 闪速存储器
●1000次擦写周期
● 4.0-5.5V的工作电压范围
●全静态工作模式：0HZ-33MHZ
●三级程序加密锁
●128字节内部RAM
●32个可编程I/O口线
●2个16位定时/计数器
●6个中断源
●全双工串行UART通道
●低功耗空闲和掉电模式
●中断可从空闲模式唤醒系统
●看门狗（WDT）及双数据指针
●掉电标示和快速编程特性
●灵活的在系统编程（ISP-字节或页写模式）
AT89S51单片机是由处理器，存储器，I/O口以及特殊功能寄存器SFR等部分组成。

其存储器在物理上设计成存储器和数据存储器两个独立的空间，程序存储器主要用于存放单片机系统的执行程序和常数表格。

AT89S51单片机内部有4KB 的flash，当程序小于4KB时，内部的Flash可用作程序存储器；当程序大于4KB时，就需要外扩程序存储器，最大可达64KB。

AT89S51单片机有一个/EA引脚，当使用外扩的程序存储器时，要求/EA为低电平。

程序存储器大致可分成三个区域：第一块为开始的3个字节（0000—0002H），一般存放一条2字节（SJMP）或3字节（LJMP）的调转指令，单片机复位时，PC=0000H，即单片机总是从程序存储器中的0000H开始执行程序的；第二块是中断矢量区，地址为0003—002AH，每个中断矢量占8个字节，五个中断服务程序入口地址共占40字节。

第三块是主程序区，地址从002BH 开始直到0FFFFH，存放程序或常数表格。

当单片机系统不使用中断时，主程序也可以从0000H开始存放，程序存储器通过MOVC指令访问。

数据存储器在物理上可分为两种，即内部数据存储器和外部数据存储器。

内部数据存储器位于单片机内部，AT89S51单片机内部共有128字节的存贮单元（RAM），用MOV指令访问；而外部数据存储器是单片机系统外部扩展的存储器，可以有多达64KB的存贮单元，访问外部数据存储器时，用MOVX指令。

另外，AT89S51单片机内部还有一组专用功能寄存器（SFR，Special Function Registers）离散地分布在80H—0FFH之间。

特殊功能寄存器(SFR)也称为专用功能寄存器，主要用于控制、管理单片机内部各种部件如算术逻辑部件、I／O口、串行口（UART）、定时／计数器、中断系统等功能模
块的工作，用户通过编程专用功能寄存器设定对应模块的工作方式。

数据存储器分布如图3.3所示：
图3.3 数据存储器分布图图3.4 128字节数据存储器分块图内部数据存储器共128字节（00H—7FH），在物理上又可以分为3个不同的区域，如图3.4所示。

（1）工作寄存器区：地址00H ～ 1FH为“工作寄存器区”分成四组，每组8个单元，从低地址到高地址分别被称作R0、R1、…、R7。

（2）位寻址区：20H—2FH的16个单元称为“位寻址区”，一般的RAM单元，存取的单位为字节，即只能对字节进行读写，而位寻址区中，单片机可以直接对位进行操作。

位寻址区既可作为普通的RAM区用，也可以作为位寻址空间。

（3） RAM区：30H ～7FH共80个字节称为RAM区，RAM区一般作为普通的数据缓冲区和堆栈区使用。

外部数据存储器：当内部RAM不够用，就需要扩展外部数据存储器，原则最大可扩展64KB。

按照访问方式的不同，外部数据存储器也可分成二块，最低的256字节（0000H—00FFH）既通过DPTR寻址，也可能通过R0和R1间接寻址，而0100H—
0FFFFH只能通过DPTR 间接寻址。

实际使用中，可以通过分页技术使外部数据存储器的容量远远超过64KB；另一种方法是使用非并行接口的存储器芯片，如使用I2C接口的存储器芯片或SPI接口的存储器芯片，可使数据存储器的容量扩至数百兆。

单片机的外部数据存储器和端口是统一编址的，也就是说，如果某一个单元作了端口，就不能再作为存储器单元，反之，如果某一个单元作为存储器单元，就不能再作为端口。

特殊功能寄存器(SFR)：AT89S51单片机共有22个特殊功能寄存器，各特殊功能寄存器和RAM统一编址，离散地分布在80H ～0FFH之间，访问这些特殊功能寄存器
仅允许使用直接寻址方式，对 80H ～ FFH 之间未定义的单元进行读操作时，将得到一个随机数，写操作无任何意义。

特殊功能寄存器(SFR)中，如果字节地址末位是0或8 ，则该寄存器还可进行位寻址。

AT89S51引脚图见图3.5：
图3.5 AT89S51引脚图
引脚功能说明：
Vcc:接+5V电源正端
GND:接+5V电源地端
P0口：P0口是一组8位漏极开路型双向I/O口，也即地址/数据总线复用口。

作为输出口时，每位能驱动8个TTL逻辑门电路，对端口写“1”可作为高阻抗输入端用。

在访问外部数据存储器或程序存储器时，这组口线分时转换地址（低8位）和
数据总线复用，在访问期间激活内部上拉电阻。

在Flash编程时，P0口接收指令字节，而在程序校验时，输出指令字节，校验时，要求外接上拉电阻。

P1口：P1是一个带内部上拉电阻的8位双向I/O口，P1的输出缓冲级可驱动（吸收或输出电流）4个TTL逻辑门电路。

对端口写“1”，通过内部的上拉电阻把端口拉到高电平，此时可作为输入口。

作输入口使用时，因为内部存在上拉电阻，某个引脚被外部信号拉低时会输出一个电流（IIL）。

P1口的5、6、7引脚具有第二功能，主要用于ISP在线编程。

Flash编程和程序校验期间，P1接收低8位地址。

P1口具有第二功能引脚说明图见表3.1：
表3.1 P1口引脚第二功能：
端口引脚第二功能能
P1.5 MOSI（用于ISP编程）
P1.6 MISO（用于ISP编程）
P1.7 SCK（用于ISP编程）
P2口：P2口是一个带有内部上拉电阻的8位双向I/O口，P2的输出缓冲级可驱动（吸收或输出电流）4个TTL逻辑门电路。

对端口写“1”，通过内部的上拉电阻把端口拉到高电平，此时可作输出口，作输入口使用时，因为内部存在上拉电阻，某个引脚被外部信号拉低时会输出一个电流（IIL）。

在访问外部程序存储器或16位地址的外部数据存储器（例如执行MOVE @DPTR 指令）时，P2口送出高8位地址数据。

在访问8位地址的外部数据存储器（如执行MOVX @Ri指令）时，P2口线上的内容（也即特殊功能寄存器（SFR））区中P2寄存器的内容），在整个访问期间不改变。

Flash编程或校验时，P2亦接收高位地址和其他控制信号。

P3口：P3口是一组带有内部上拉电阻的8位双向I/O口。

P3口输出缓冲级可驱动（吸收或输出电流）4个TTL逻辑门电路。

对P3口写入“1”时，它们被内部上拉电阻拉高并可作为输出端口。

作输入端时，被外部拉低的P3口将用上拉电阻输出电流（IIL）。

P3口除了作为一般的I/O口线外，更重要的用途是它的第二功能，如下表3.2所示：。