数字逻辑电路(本)

数字逻辑电路（本）
1、数制转换： 1）（78.8）16＝（)10 2）（0.375)10＝（)2 3）（65634.21)8＝（)16 4）121.02）16＝（)4
2、写出下列各数的原码、反码和补码。

+0.00101，－0.10000，－0.11011，+10101，－10000，－11111 3、代码转换：
已知[x ]原＝10101011，求[x ]反 已知[x ]反＝10101011，求[x ]补 已知[x ]补＝10101011，求[x ]原
4、已知下列机器数，写出它们的真值。

[x 1]原＝11010，[x 2]反＝11001，[x 3]补＝11001，[x 4]补＝10000 5、设[x ]补＝01101001，[y ]补＝10011101，求：
补]21
[x 、补]41[x 、补]21[y 、补]41[y
[－x ]补、[－y ]补
6、根据原码和补码定义回答下列问题： （1）已知[x ]补＞[y ]补，是否有x ＞y ？
（2）设－2n ＜x ＜0，x 为何值时，等式[x ]补＝[x ]原成立。

7、设x 为二进制整数， [x ]补＝11x 1x 2 x 3x 4x 5，若要x ＜－16，则 x 1～x 5应满足什么条件？ 8、完成下列代码之间的转换： （1）（0101 1011 1101 0111.0111)8421BCD ＝（ ）10； （2）（359.25)10＝（ ）余3； （3）（1010001110010101)余3＝（ ）8421BCD 。

9、试写出下列二进制数的典型Gray 码： 101010，10111011。

10、用逻辑代数公理和定理证明：
①B A B A B A B A +=⊕ ②)B A (⊕⊙B A AB =
③C AB C B A C B A ABC A ++=⋅ ④C A C B B A C A C B B A ++=++ ⑤1B A B A B A AB =+++
11、将下列函数转化成为最小项表达式和最大项表达式 ①F （A 、B 、C 、D ）=)D C )(C B A )(B A )(C B A (++++++ ②F （A 、B 、C ）=C A C B A BC A C AB +++
③F （A 、B 、C 、D ）=)B AC )(C B (D D BC ++++ ④F （A 、B 、C 、D ）=ABCD D C B A D B A B C +++ 12、利用公式法和卡诺图法化简下列函数：
① F （A 、B 、C 、D ）C B AC D C A B A +++=
② F （A 、B 、C 、D ）=∑m （2、3、4、5、10、11、12、13）
③ F （A 、B 、C 、D ）=∏M （2、4、6、10、11、12、13、14、15） ④ F （A 、B 、C 、D ）=)B AD )(C B (D D BC ++++
13、将下列函数简化，并用“与非”门和“或非”门实现该电路并判断有无竞争冒险现
象，并予以消除。

① F （A 、B 、C ）=∑m （0、2、3、7）
② F （A 、B 、C ）=∏M （3、6）
③ F （A 、B 、C 、D ）=C B C A D C A B A +++ ④ F （A 、B 、C 、D ）=++C A AB CD B
14、假定X = AB 代表一个两位二进制正整数，用“与非”门设计满足如下要求的逻辑
电路（Y 也用二进制数表示）。

（1）Y = X 2 （2）Y = X 3
15、设计一个一位 8421BCD 码十进制数乘以5的组合逻辑电路，电路的输出也为8421BCD 十进制数。

16、设计一个组合电路，输入为一位并行的8421BCD 码十进制数，输出为该一位十进
制数4舍5入的舍入进位。

17、自选门电路设计一比较两个四位二进制数A 和B 的电路，要求当A =B 时，输出F
＝1。

18、设计一个能接收两位二进制Y = y 1y 0，X = x 1x 0，并输出Z = z 1z 2的逻辑电路。

当Y = X
时，Z = 11，当Y >X 时，Z = 10，当Y <X 时，Z = 01。

用“与非”门实现该逻辑电路。

19、已知[x ]原＝x 0x 1x 2，试设计一个逻辑电路，以原码作为输入，要求：当AB ＝01时，其输出反码；当AB ＝10时，其输出补码。

20、设计一个8421BCD 码十进制数对9的变补电路。

要求：写出真值表；给出最简逻
辑表达式；画出电路图。

21、用与非门设计一个将2421码转换成8421BCD 码的转换电路。

22、用与非门设计一个将余3码转换成七段数字显示器代码的转换电路。

23、设计一个组合逻辑电路，其输入为三位二进制数 A = A 2A 1A 0，输出也为一个三位二
进制数Y = Y 2Y 1Y 0。

当A 的值小于2时，Y = 0；当2 ≤A ＜5时，Y = A + 3；A ＞5 时，Y = A -3。

要求用与非门实现该电路。

24、一组合电路有四个输入：A 、B 、C 、D （表示4位二进制数，A 为最高位，D 为最
低位），两个输出X 和Y 。

当且仅当该数被3整除时X =1，当且仅当该数被4整除时，Y =1。

求出X 、Y 的逻辑函数，画出最简逻辑电路。

25、试设计一个水位报警控制器，水位高度用四位二进制数表示。

当水位上升到0.5米
时，白指示灯开始亮；当水位上升到0.6米时，黄指示灯开始亮：当水位上升到0.8米时，红指示灯开始亮，其它灯灭；水位不可能上升到1米。

试用或非门设计此报警器的控制电路。

26、用全加器及适当的门电路设计一个五人表决器。

27、用两片138译码器设计一个“四舍五入”电路，该电路输入为一位十进制的8421
码，当其值大于或等于5时输出F 的值为1，否则F 的值为0。

28、用153数据选择器设计逻辑电路，该电路输入为1位十进制的2421码，当输入的
数字为素数时，输出F 为1，否则F 为0。

29、用加法器设计一个代码转换电路，将1位十进制数的余3码转换成2421码。

30、用153数据选择器设计一代码转换电路，将4位二进制数转换成格林码。

31、某一电路有一个输入端x 和一个输出端Z 。

当x 连续出现3个“0”或2个“1”时，
输出Z =1，且第4个“0”或第3个“1”使输出Z =0。

试作出该电路的同步时序逻辑电路的原始状态表。

32、下图为一个串行加法器逻辑框图，试作出其状态图和状态表。

x
33、某同步时序逻辑电路的状态图如下图所示。

使用JK 触发器实现该逻辑电路。

34、设计一个1011序列检测器，已知典型输入输出序列为： 输入：0 0 1 0 1 1 0 1 1 1 0 1 0 1 1 1 1 0 输出：0 0 0 0 0 1 0 0 1 0 0 0 0 0 1 0 0 0 35、设计一个代码检测器，电路从低位到高位串行输入余3码，当输入出现非法数字时，
电路输出为0，否则输出为1。

36、设计一个同步时序逻辑电路，该电路能对两个二进制数X = x 1,x 2…,x n 和Y = y 1,y 2,…,y n
进行比较。

其中，X ，Y 为串行输入。

比较从x 1，y 1开始，依次进行到x n ，y n 。

电路有两个输出端Z x ，Z y 。

若比较结果X >Y ，则Z x 为1，Z y 为0；若X <Y ，则Z y 为1，Z x 为0；若X = Y ，则Z x 和Z y 都为1。

要求用尽可能少的状态数作出状态图和状态表，并用尽可能很少的逻辑门和触发器来实现。

37、设计一个具有下述特点的计数器：
（1）计数器有两个控制输入C 1和C 2，C 1用以控制计数器的模数，而C 2用以控制计
数器的加减；
（2）如C 1＝0，则计数器为模3计数；如C 1＝l ，则计数器为模4计数； （3）如C 2＝0，则计数器为加1计数；如C 2＝1，则计数器为减1计数。

38、设计一个一位6进制同步计数器。

39、设计一个一位5进制异步计数器。

40、设计一个二位二进制＋／－可逆计数器。

41、试用J －K 触发器设计一个六进制异步加法计数器。

42、试用D 触发器设计一个七进制异步加法计数器。

43、设计一个脉冲异步时序电路，该电路有三个输入端x 1、x 2、x 3，一个输出端Z 。

当
且仅当输入序列x 1—x 2—x 3出现时，输出Z 由0变成为1，仅当又出现一个x 2脉冲时，输出Z 才由1变为0。

44、请说明同步时序电路、脉冲型异步时序逻辑电路和电平型异步时序电路各自的特点。

45、请说明脉冲型异步时序逻辑电路和电平型异步时序电路对输入有何要求和限制。

46、请说明电平型异步时序电路中的稳定状态和不稳定状态的概念。

47、请说明什么是流程表，如何建立流程表。

48、请说明电平型异步时序电路中竞争与冒险产生的原因，什么是临界竞争、非临界竞
争，什么是时序冒险，如何消除时序冒险。

49、请说明什么是电平型异步时序电路的本质冒险，如何判断本质冒险。

0/0
说明：
状态变量为y 2y 1 输入/输出为x /Z
50、试总结同步时序逻辑电路的特点，它与组合逻辑电路有什么不同？
51、说明同步时序逻辑电路分析和设计的步骤，其中各步骤要解决的问题和应该注意的
问题是什么？ 52、什么是等价状态？什么是相容状态？如何判断状态的等价或相容？ 53、什么是电路的自恢复功能？如何检查电路的自恢复功能？ 54、什么是组合电路，说明组合电路的分析和设计的基本过程。

55、举例说明什么是Mealy 型电路和Moore 型电路，并说明其在分析和设计时的过程。

56、什么是同步时序电路，说明其分析和设计的基本过程。

57、什么是脉冲型异步时序电路，说明其分析和设计的基本过程，并说明其对输入的要
求。

58、什么是电平型异步时序电路，说明其分析和设计的基本过程，并说明其对输入的要
求及与组合电路的区别。

59、举例说明利用ROM 进行组合电路设计的基本方法。

60、什么是PAL ，举例说明利用PAL 进行时序逻辑电路设计的基本方法和注意事项。

61、说明RS 触发器的功能及状态方程。

62、说明D 触发器的功能及状态方程。

63、说明JK 触发器及T 触发器的功能及状态方程。

64、什么是等效状态，并说明对完全给定状态表化简的基本过程。

65、什么是相容状态，并说明对不完全给定状态表化简过程。

66、给出RS 、D 、JK 和T 触发器的激励表。

67、试分析下图所示的同步时序逻辑电路，试写出该电路的激励函数和输出函数表达式，
作出状态图和状态表，并说明该电路的逻辑功能。

68、试分析下图所示的同步时序逻辑电路，试写出该电路的激励函数和输出函数表达式，
作出状态图和状态表，并说明该电路的逻辑功能。

69、分析下图所示的同步时序电路。

”
“1” CP
70
71、试分析下图所示脉冲型异步时序逻辑电路。

72、试分析下图所示的脉冲型异步时序逻辑电路。

73、分析下图所示的脉冲异步时序电路。