专用集成电路设计-复习(zlw)

UD D
CMOS反相器：
UD D
UG P
UD D V2 V1 Uo
U DD
A
－1
N管 、 P管 同 时 恒流 导通
V2 Uo V1U
i
PMOS
N管 载 止 , P管 导 通 N管 恒 流 导 通 , P管 线 性 导 通
C
Ui
Uo
NMOS
D N管 线 性 导 通 , P管 恒 流 导 通 E
(c)
2019/4/4
2019/4/4
1
1.1.3、集成电路发展的特点
特征尺寸越来越小 ； 芯片尺寸越来越大；
单片上的晶体管数越来越多；
时钟速度越来越快；
电源电压越来越低 （<1.0V）；
布线层数越来越多 ； 输入/输出(I/O)引脚越来越多。
2019/4/4
2
第一章 概论
1.2 专用集成电路设计要求
设计周期短、正确率高； 硅片面积小、 特征尺寸小； 可测性好； 速度快；
D
NMOS
UTHP －u G S O UTHN
uG S
PMOS
－iD
图3 - 5 MOS管的转移特性
2019/4/4
18
3.2.2 MOS管的输出特性
漏极电压UDS对漏极电流ID的控制作用基本 上分两段，即线性区和饱和区。线性区和恒
流区是以预夹断点的连线为分界线。
ID 线性区 饱和区(恒流区) UG S＝5 V
CD B 衬底 CSB
CGB
(a) 寄生电容示意图； (b) 寄生电容电路符号示意图
(a)
(b )
栅极电容由三部分组成：CG=CGS+CGD+CGB
2019/4/4
16
3.1.3 MOS管常用符号
NMOS D G G S (a ) NMOS D G G B D PMOS S G B PMOS S G NMOS D B G PMOS S B
2019/4/4
28
半导体存储器的分类（按功能和存取方式）
ROM—只读存储器（Read-Only Memory）：只读不写
固定ROM
可编程ROM（PROM） 可擦除ROM（EPROM） 电可擦除可编程ROM（E2PROM）
ROM
（根据数据写入方式)
RAM—随机存取存储器（Random Access Memory）： 可 以在任意时刻对任意存储单元进行读写操作。
z
A B
X A
1 Z
B
2
2、在上面的基础上，如何用传输门组成的4选1电路？
2019/4/4
25
CMOS传输门和反相器结构
Uo
CMOS传输门：
UG N
5
NMOS
Uo CL PMOS
4 N管通 3
双管导通
P管通
Ui
UG N UG P
1
B
UD D
2 1 0 U o UG N＝5 V UG P＝0 V UTH N＝|UTHP|＝0 .9 V 2 3 4 5 Ui
UD D UD D UD D
(a)、 NMOS反相器
V2 Uo Ui V1 (a ) Ip
Rn2
Ui=0，Uo=UDD； V2
Uo Rn1 U DD Rn1 Rn2
Ui=1，Uo是分压的结果。
Ui Uo V1 (b )
Rn1
这种电路称之为“有比电路”。有比电路有静态电流流过。
6
2019/4/4
按生产目的分 专用集成电路(ASIC) 全定制方法
按实现方法分
半定制方法
可编程逻辑器件
有通道门阵列 门阵列 半定制集成电路
2019/4/4
无通道门阵列（门海）
标准单元 积木块
14
2.4.2 MOS电容
一个接有负载的MOS逻辑门输出端的总的
负载电容包括三部分：
(1) 栅极电容：与该逻辑门输出端相连各管的
每个大圆片加工成本
降低成本， 必须采取以下措施：
批量要大， 总产量大， 则第一项就可忽略，成本降低；
提高成品率； 提高每个大圆片上的芯片数，要尽量缩小芯片尺寸(面积)。
2019/4/4
11
第一章 概论 成本与芯片面积几乎是2～3 次方的比例关系， 要减小芯片面积，需要：
优化逻辑设计； 优化电路设计； 优化器件设计；
(3 - 13)
在恒流区，栅源电压UGS对ID的控制能力用参数 gm表 示，称之为“跨导”：
I D W gm nCox U GS L ID
(U GS U TH ) (3 - 14a)
(3 - 14b) (3 - 14c)
22
W 2 nCox L 2ID U GS U TH
第一章 概论
1.1.4、摩尔定律 一个有关集成电路发展趋势的著名预言。 1960年， 美国Intel公司创始人之一
G.Moore博士预言集成电路的发展遵循
指数规律。1965年，在《电子学杂志》 发表
Gordon E.Moore
博士-1965年
“摩尔定律”可以简述为：每18个月，同一面积芯片上 可以集成的晶体管数量将翻一番，而价格下降一半。
UG S＝2 .5 V
UG S＝1 .5 V O
2019/4/4
UD S
19
3.2.3 MOS管的电流方程
UDS＜UGS－UTH 1、考虑一个漏源都接地的 NMOS，在UGS≥UTH时，开始 漏区(N＋) 源区(N＋) UDS＜UGS－UTH (线性区) 出现反型层沟道电荷：(线性区) Qd=Cox( UGS电流 -UTH )，Cox表示 电流 单位长度的总电容。图a 源区(N＋) 漏区(N＋)
输入电容。
(2) 扩散区电容：与该逻辑门输出端相连的 漏区电容。 (3) 布线电容：该逻辑门输出端连到其它各门 的连线形成的电容。
2019/4/4
15
MOS器件中完整的寄生电容如下图：
栅极 沟道 源极 CS B 衬底 耗尽 层
CG S CG B CG D
栅氧 化层 漏极 CD B
CGD G CGS D S
式中： UTHO—UBS=0 时的阈值电压；γ—体效应系数。 引入背栅跨导gmb来表示UBS对漏极电流的影响， 其定义为：
g mb
2019/4/4
I D U BS
23
4.1.1 单管MOS开关
结论是：当开关控制电压(UG)使MOS管导通时，NMOS、
PMOS传输信号均存在阈值损失，只不过NMOS发生在传 输高电平时，而 PMOS 发生在传输低电平时。图 4-3 给出 了阈值损失的波形示意图。
1 1 2 2 Pd fCU DD CU DD f f
(1 - 5)
电源电压和电路电容一定时，速度与功耗成正比。
2019/4/4
10
第一章 概论
1.2.3、关于“价格”-----成本
集成芯片的成本计算公式：
CT
设计成本 总产量
Cp CD + 成品率×每个大圆片芯片数 N y n
2019/4/4
3.2.6 体效应与背栅跨导gmb的定义 当UBS<0 时，沟道与衬底间的耗尽层加
厚，导致阈值电压 UTH 增大，沟道变窄，沟道
电阻变大，ID减小，人们将此称为“体效应”、
“背栅效应”或“衬底调制效应”。考虑体效 应后的阈值电压UTH为：
UTH UTHO 2U BS
(3 - 15)
UGS<UTHN (截止区)
(3-4a)
UDS<UGS-UTHN(3-4b) (线性区) UDS>UGS-UTHN(3-4c) (恒流区)
2019/4/4
21
3.2.5 MOS管的跨导gm
恒流区电流方程在忽略沟道调制影响时为平方律方程， 即
ID
nCox W
2 L
2 U U GS TH
源区(N＋)
a
2019/4/4
反型层
反型层
漏区(N＋) 电流
UDS＞UGS－UTH (恒流区)
源区(N＋)
0 x
漏区(N＋)
L
b
电流
UDS＞UGS－UTH (恒流区)
20
NMOS管在截止区、线性区、恒流区的电流方程 如式(3-4)所示：
I DN
0 nCox W 2 [2(U GS U THN )U DS U DS ] 2 L nCox W 2 U GS U THN (1 nU DS ) 2 L
2、若漏极电压大于0，由于沟道电势从源极的0V变化到 源区(N＋) 漏区 (N＋TH ) 变化到 漏极的 U UGS -U 源区(N ＋)DS，则栅与沟道的局部电压从 漏区(N＋) UDS＝UGS－UTH UDS＝UGS－UTH UGS-UTH-UDS。因此沿轨道 x点处电荷 (预夹断) (预夹断) 电流 Qd(x)=WCox电流 ( UGS-UTH-Ux )，图b
(d )
01 O U THN
－1
U iT
F 26 U U DD－|U THP | Ui DD
复习：
偏置
UD D
PMOS 输出
…
A1 A2
全互补CMOS电路
An
NMOS 逻辑块
A
伪NMOS电路
管子个数= 输入变量数×2
UD D 预充电管
管子个数 =) 输入变量数+1 (a
管
F ABC
CL N逻辑块
低功耗（低电压）；
低成本。
2019/4/4
3
第一章 概论
1.2.1 、关于“速度”
芯片的工作速度用芯片的最大延迟时间表示，延迟时间Tpd表 示为：
Tpd Tpdo U DD
Cw C g Ip
（1-1）
式中：T pdo ——晶体管本征延迟时间； Cg ——扇出栅电容(负载电容)； Ip ——晶体管峰值电流。
F ABC
管子个数= 输入变量数+2 动态CMOS电路
逻辑块
CLK
2019/4/4
求值管
27
2. 通用逻辑阵列（GAL）器件 GAL器件区别于PAL器件的两个主要方面： 一、 GAL 器件具有一种灵活的、可编程的称 之 为 输 出 逻 辑 宏 单 元 （ OLMC—Output Logic Micro Cell）的输出级结构； 二、GAL器件普遍采用了EEPROM的浮栅工 艺技术作为编程部件，具有可擦除、可重新 编程的能力。
第一章 概论 2、无比电路
UD D UD D Rp
(b) 、 CMOS反相器 Ui=0，Uo=UDD；
V2 Ui Uo V1 (b ) Ui
DD
Uo ＝UD D Rn
Ui=1，Uo=0。
一管导通必有另一管截止， 输出电平不 分压( UOH= UDD)的电路称为“无比电路”。
2019/4/4
7
第一章 概论
UG Ui NMOS Uo PMOS Uo
2019/4/4
UDD
UDD
UDD 0 (UDD－UTH ) UDD 0
UDD
(UDD－UTH )

0 |UTHP |
图 4-3 阈值损失波形示意图
24
4. CMOS传输门的应用
数据选择器
1、传输门组成的2选1电路 X是时钟信号，A、B是输入，Z是输出。
x
0 1
S (b ) NMOS D G
D PMOS S
S (c)
D
S (d )
D
图3 - 4 MOS管常用符号
2019/4/4
17
3.2.1 MOS管的转移特性
图3-5给出增强型NMOS管和PMOS管工作在恒流区的转移 特性， 其中UTHN(UTHP)为开启电压， 即阈值电压。 PMOS的导通现象类似于NMOS，但其所有的极性都是相反 的。栅源电压足够“负”，在氧化层和N 衬底表面就会形成 一个由空穴组成的反型层。 i
图1 - 4 大圆片上的芯片
优化版图设计。
2019/4/4
12
1.3 集成电路的分类
电路的功能 （数字、模拟、数模混合）
规模（集成度）
结构形式和材料 （单片、膜）
有源器件及工艺类型（双极、MOS、BiMOS）
生产目的和实现方法
2019/4/4
13
通用集成电路(如CPU、 存储器等)
式中： Co ——晶体管输出电容； f ——信号频率 工作频率越高、各种电容越大、电源电压越高，功耗越大。 功耗和电源电压平方成正比，减小电压对减小功耗有重大意义。
减小各种电容（减小器件尺寸、缩短连线长度）,减小功耗。
2019/4/4
9
3、速度功耗积
引入“速度功耗积”来表示速度与功耗的关系。 用信号周期表示速度， 则速度功耗积为：
3、功耗分类
（1）、静态功耗：指电路停留在一种状态时的功耗。
有比电路的静态功耗为：
PdQ =ＩP×UDD 无比电路的静态功耗为： PdQ =0 (1 - 2)
(1 - 3)
2019/4/4
8
第一章 概论
（2）、动态功耗：动态功耗指电路在两种状态(“0”和
“1”)转换时对电路电容充放电所消耗的功率。 无比电路的动态功耗为： Pd =f (Cg +Cw +Co )U2DD (1 - 4)
UDD ——最大电源电压； Cw ——内连线电容；
2019/4/4
4
第一章 概论
1.2.2、关于“功耗”
芯片的功耗与电压、 电流大小有关， 与器件类 型、 电路型式也关系密切。 就MOS集成电路而言， 有NMOS电路、 PMOS 电路和CMOS电路之分。
2019/4/4
5
第一章 概论 1、有比电路