DSP与单片机通信的多种方案设计

DSP与单片机通信的多种方案设计
将和构成双CPU处理器平台，可以充分利用DSP对大容量数据和复杂算法的处理能力，以及单片机接口的控制能力。

而DSP与单片机之间迅速正确的通信是构建双CPU处理器的关键问题。

下面就此问题分离设计串行SCI、SPI和并行HPI三种衔接方式。

1 串行通信设计与实现
1 1 SCI串行通信设计
1.1.1 多通道缓冲串行口MCBSP原理
TMS320VC5402(简称VC5402)提供了2个支持高速、全双工、带缓冲、多种数据格式等优点的多通道缓冲串行口McBSP。

MCESP分为数据通路和控制通路。

①数据通路负责完成数据的收发。

CPU或DMAC能够向数据发送寄存器DXR写入数据，DXR中的数据通过发送移位寄存器XSR输出到DX引脚。

DR引脚接收数据到接收移位寄存器RSR，再复制到接收缓冲寄存器RBR，最后复制到数据接收寄存器DRR。

这两种数据多级缓冲方式使得数据搬移和片外数据通信能够同时举行。

②控制通路负责
内部时钟产生，帧同步信号产生，信号控制和多通道挑选。

另外．还
具有向CPU发送中断信号和向DMAC发送同步大事的功能。

MCBSP时钟和帧同步信号通过CLKR、CLKX、FXR、FSX引脚举行控制，接收器和发送器可以互相自立地挑选外部时钟和帧同步信号，也可以挑选由内部
采样率发生器产生时钟和帧同步信号。

帧同步脉冲有效表示传输的开头。

1.1.2 SCI串行接口设计
设置VC5402的McRSP输出时钟和帧同步信号由内部采样率发生器产生，内部数据时钟CLKG和帧同步信号FSG驱动发送时钟CLKX和帧同步FSX(CLKXM=l，FSXM=l，FSGM=1)，输入时钟也由内部采样率发生器产生，内部数据时钟CLKG驱动接收时钟CLKR(CLKRM=1)，同时由CPU时钟驱动采样率发生器(CLKSM=1)。

考虑到AT89C51(简称C51)串口发送
数据帧中第l位为起始位，因此可以利用该位驱动输入帧同步信号FSR，
第1页共6页。