集成触发器及其应用实验报告
集成触发器及其应用电路设计
华中科技大学电子线路设计、测试与实验》实验报告实验名称：集成运算放大器的基本应用院（系）：自动化学院地点：南一楼东306实验成绩：指导教师：汪小燕2014 年6 月7 日、实验目的1）了解触发器的逻辑功能及相互转换的方法。
2）掌握集成JK 触发器逻辑功能的测试方法。
3）学习用JK 触发器构成简单时序逻辑电路的方法。
4）熟悉用双踪示波器测量多个波形的方法。
（5）学习用Verliog HDL描述简单时序逻辑电路的方法，以及EDA技术、实验元器件及条件双JK 触发器CC4027 2 片；四2 输入与非门CC4011 2 片；三3 输入与非门CC4023 1 片；计算机、MAX+PLUSII 10.2集成开发环境、可编程器件实验板及专用电缆三、预习要求（1）复习触发器的基本类型及其逻辑功能。
（2）掌握D触发器和JK触发器的真值表及JK触发器转化成D触发器、T触发器、T 触发器的基本方法。
（3）按硬件电路实验内容（4）（5），分别设计同步3 分频电路和同步模4 可逆计数器电路。
四、硬件电路实验内容（1）验证JK触发器的逻辑功能。
（2）将JK触发器转换成T触发器和D触发器，并验证其功能。
（3）将两个JK触发器连接起来，即第二个JK触发器的J、K端连接在一起，接到第一个JK触发器的输出端Q两个JK触发器的时钟端CP接在一起，并输入1kHz 正方波，用示波器分别观察和记录CP Q、Q的波形（注意它们之间的时序关系），理解2分频、4分频的概念。
（4）根据给定的器件，设计一个同步3分频电路，其输出波形如图所示。
然后组装电路，并用示波器观察和记录CP Q、Q的波形。
（5）根据给定器件，设计一个可逆的同步模4 计数器，其框图如图所示。
图中，M为控制变量，当M=0时，进行递增计数，当M=1时，进行递减计数；Q、Q为计数器的状态输出，Z为进位或借位信号。
然后组装电路，并测试电路的输入、输出波形。
五、实验结果及分析5.1三分频电路得到激励方程:K1J0K01Q11输出方程：Q1n1Q；Q0rQ°n1Q1Q按照上述分析，得到实验电路图如下：(2)按照上述设计电路，插板实验得到示波器的图形如下:（3）结果分析从图上可以看出，同步三分频电路较好的将原输入信号的频率减为原来的1/3，且实现了状态真值表的功能。
数电实验报告触发器及其应用(共10篇)
数电实验报告触发器及其应用(共10篇)1、实验目的：掌握触发器的原理和使用方法，学会利用触发器进行计数、存储等应用。
2、实验原理：触发器是一种多稳态数字电路，具有存储、计数、分频、时序控制等功能。
常见的触发器有RS触发器、D触发器、T触发器、JK触发器等。
RS触发器是由两个交叉互连的反相器组成的，它具有两个输入端R(复位)和S(置位)，一个输出端Q。
当输入R=1，S=0时，Q=0;当输入R=0，S=1时，Q=1;当R=S=1时，无法确定Q的状态，称为禁态。
JK触发器是将RS触发器的两个输入端合并在一起而成，即J=S，K=R，当J=1，K=0时，Q=1;当J=0，K=1时，Q=0;当J=K=1时，Q反转。
JK触发器具有启动、停止、颠倒相位等功能。
D触发器是由单个输入端D、输出端Q和时钟脉冲输入端组成的，当时钟信号上升沿出现时，D触发器的状态发生改变，如果D=1，Q=1;如果D=0，Q=0。
T触发器只有一个输入端T和一个输出端Q，在每个时钟脉冲到来时，T触发器执行T→Q操作，即若T=1，则Q取反；若T=0，则Q保持不变。
触发器可以组成计数器、分频器、存储器、状态机等各种数字电路，被广泛用于计算机、控制系统等领域。
3、实验器材：数码万用表、示波器、逻辑分析仪、CD4013B触发器芯片、几个电阻、电容、开关、信号发生器等。
4、实验内容：4.1 RS触发器测试利用CD4013B芯片来测试RS触发器的功能，在实验中将RS触发器的输入端分别接入CD4013B芯片的端子，用示波器观察输出端的波形变化，并记录下输入输出关系表格，来验证RS触发器的工作原理。
具体实验步骤如下：将CD4013B芯片的端子按如下接线方式连接：RST1,2脚接入+5V电源，C1个100nF的电容与单位时间5 ns的外部时钟信号交替输入接口CLK，以模拟器件为master时，向器件提供单个时钟脉冲。
测试时选择适宜的数据输入，R1和S2另一端程+5V，S1和R2另一端连接接地GND,用万用表测量各端电压，电容缓存的电压。
集成触发器实验报告
电子电路试验报告
姓名：专业：班级：学号：
一、试验名称
集成触发器功能及其应用。
二、试验目的
掌握用与非门组成的基本RS触发器的特征；掌握集成JK触发器、D触发器的逻辑功能和使用方法；熟悉各种触发器的应用。
三、试验任务
用74LS73设计一个异步四进制计数器，并用双踪示波器观察输入输出波形。
四、试验任务原理
第一步：建立原始状态表和状态图。
第二步：简化状态（实际是状态合并）
第三步：状态分配（即状态编码）
第四步：选择触发器，求激励方程和状态转移方程
第五步：检查电路是否具有自启动特性
五、实现试验的电路图及其结果
试验电路图：实现的是6进制的计数器。
波形图：
六、思考题
（1）为解决主从JK触发器的一次变化问题，对CP脉冲有何要求？
答：对CP的要求是宽度较窄的正脉冲，且在CP=1期间，输入信号J，K不发生变化
七、试验心得与体会
通过这次电子电路试验，我对触发器有了了解，触发器是一种具有记忆功能的电路，可作为二进制存储单元使用。
触发器有置位端和复位端，只有当它们同时为1的时候，触发器才能正常工作，否则进行复位、置位、维持的功能，这些是我在这次试验中所学到的。
触发器及其应用 数电实验报告
1.测试D触发器的逻辑功能：
（1）将74LS74的DSDR端分别加低电平，观察并记录Q端的状态；
（2）令DSDR端为高电平，D端分别接高、低电平，用单脉冲做CP，观察记录当CP为0，上升，1,下降时Q段状态的变化；
（3）当DSDR为高电平，CP=0(或CP=1)，改变D端状态，观察Q端的状态是否变化；
姓名：
班级：
学号：
实验名称
触发器及其应用
实验目的
1、D触发器的功能测试。
2、了解触发器的两种触发方式( 脉冲电平触发和脉冲边沿触发)及触发特点。
3、掌握触发器之间的相互转换方法。
4、熟悉触发器的实际应用。
实验设备
数字电路实验箱
双踪示波器，
数字万用表
74LS00，74LS20,74LS74，74LS76,74LS86
可以得到如下关系式：
连接电路如图：
波形如下：
故障排除
实验过程中，得不到较为理想的电路图，电路图较为模糊，把电路从新连接解决了此类问题。
心得体会
这次试验，认识了触发器的基本原理，我更熟悉了电路的连接，设计电路的能力也得到了提高。在这次实验中，我了解到了触发器的应用，并经过实践加深了对其原理的理解
（4）得到74LS74D触发器的功能测试表
2.构成分频器
参照课本P55图构成2分频和4分频器。在CP1端加入1kHZ的连续方波，并用示波器观察波形
3.设计时序脉冲控制器，用示波器观察并记录CP及Z的波形
实验分频器 （2）4分频器
3.时序脉冲器 设计电路过程如下：
真值表
数字电子技术实验五触发器及其应用（学生实验报告）
数字电⼦技术实验五触发器及其应⽤（学⽣实验报告）实验三触发器及其应⽤1．实验⽬的(1) 掌握基本RS、JK、D和T触发器的逻辑功能(2) 掌握集成触发器的逻辑功能及使⽤⽅法(3) 熟悉触发器之间相互转换的⽅法2．实验设备与器件(1) ＋5V直流电源(2) 双踪⽰波器(3) 连续脉冲源(4) 单次脉冲源(5) 逻辑电平开关(6) 逻辑电平显⽰器(7) 74LS112（或CC4027）；74LS00（或CC4011）；74LS74（或CC4013）3．实验原理触发器具有 2 个稳定状态，⽤以表⽰逻辑状态“1”和“0”，在⼀定的外界信号作⽤下，可以从⼀个稳定状态翻转到另⼀个稳定状态，它是⼀个具有记忆功能的⼆进制信息存贮器件，是构成各种时序电路的最基本逻辑单元。
(1) 基本RS触发器图4-5-1为由两个与⾮门交叉耦合构成的基本RS触发器，它是⽆时钟控制低电平直接触发的触发器。
基本RS触发器具有置0 、置1 和保持三种功能。
通常称S为置“1”端，因为S＝0（R＝1）时触发器被置“1”；R为置“0”端，因为R＝0（S＝1）时触发器被置“0”，当S=R=1时状态保持；S＝R＝0时，触发器状态不定，应避免此种情况发⽣，表4-5-1为基本RS触发器的功能表。
基本RS触发器。
也可以⽤两个“或⾮门”组成，此时为⾼电平电平触发有效。
图4-5-1 基本RS触发器(2) JK触发器在输⼊信号为双端的情况下，JK触发器是功能完善、使⽤灵活和通⽤性较强的⼀种触发器。
本实验采⽤74LS112双JK触发器，是下降边沿触发的边沿触发器。
引脚功能及逻辑符号如图4-5-2所⽰。
JK触发器的状态⽅程为Q n+1＝J Q n＋K Q nJ和K是数据输⼊端，是触发器状态更新的依据，若J、K有两个或两个以上输⼊端时，组成“与”的关系。
Q与Q为两个互补输出端。
通常把 Q＝0、Q＝1的状态定为触发器0 状态；⽽把Q＝1，Q＝0定为 1 状态。
图4-5-2 74LS112双JK触发器引脚排列及逻辑符号下降沿触发JK触发器的功能如表4-5-2注：×— 任意态↓— ⾼到低电平跳变↑— 低到⾼电平跳变Q n （Q n ）— 现态 Q n+1（Q n+1）— 次态φ— 不定态JK 触发器常被⽤作缓冲存储器，移位寄存器和计数器。
集成触发器及应用
1. 实验目的
触发器的逻辑功能。 （1）掌握基本RS、JK、D和T触发器的逻辑功能。 掌握基本 、 、 和 触发器的逻辑功能 （2）掌握集成触发器的使用方法和 掌握集成触发器的使用方法和 试方法。 逻辑功能的测 试方法。 （3）熟悉触发器之间相互切换的方法。 熟悉触发器之间相互切换的方法。 （4）掌握触发器的应用。 掌握触发器的应用。
2. 实验仪器及器件
（1）实验设备：数字电子技术实验箱1台。 实验设备：数字电子技术实验箱1 （2）实验器件：TTL芯片 74LS112、74LS74、74LS00、 实验器件： 芯片 74LS112、74LS74、74LS00、 74LS138各两只 各两只。 74LS138各两只。
3. 实验原理
用模8 --八线译码器 74LS138）构成一个流水灯电路。 八线译码器（ 用模8计数器和 三--八线译码器（74LS138）构成一个流水灯电路。 Q2=A2， Q1=A1， Q0=A0 控制译码器轮流译码
5. 实验预习
(1)复习有关触发器内容。 复习有关触发器内容。 (2)列出各触发器功能测试表格。 列出各触发器功能测试表格。 (3)熟悉本实验所用门电路及触发器的型号及其管脚排列。 熟悉本实验所用门电路及触发器的型号及其管脚排列。 (4)RS、D、JK、T、T′ 触发器的逻辑功能和触发方式。 )RS、 JK、 触发器的逻辑功能和触发方式。 (5)按实验内容要求设计线路，拟定实验方案。 按实验内容要求设计线路，拟定实验方案。
Q T触发器：当 T=1 时， 触发器： 触发器
n +1
Q n +1 = T Q n + T Q n
触发器； ，触发器具有翻转功能，即为 T’ 触发器； 触发器具有翻转功能， 触发器具有保持功能。 触发器具有保持功能。
multisim实验四实验报告
multisim实验四实验报告仲恺农业⼯程学院实验报告纸__⾃动化学院_（院、系）__⼯业⾃动化__专业__144_班_电⼦线路计算机仿真课程实验四：触发器及其应⽤仿真实验⼀、实验⽬的1.掌握集成JK触发器和D触发器的逻辑功能及其使⽤⽅法。
2.熟悉触发器之间相互转换的设计⽅法。
3.熟悉Multisim中逻辑分析仪的使⽤⽅法。
⼆、实验设备PC机、Multisim仿真软件。
三、实验内容1.双JK触发器74LS112逻辑功能测试（1）创建电路创建如下图所⽰电路，并设置电路参数。
图4-1 74LS112逻辑功能测试（2）仿真测试①J1和J5分别74LS112的异步复位端输⼊，J2和J4分别为J、K数据端输⼊，J3为时钟端输⼊，X1和X2指⽰74LS112的输出端Q和Q_的状态。
②异步置位和异步复位功能测试。
闭合仿真开关拨动J1为“0”、J5为“1”，其他开关⽆论为何值，则74LS112被异步置“1”，指⽰灯X1亮，X2灭。
理解异步置位的功能。
拨动J1为“1”、J5为“0”，其他开关⽆论为何值，则74LS112被异步清“0”，指⽰灯X1灭，X2灭，理解异步复位的功能。
③74LS112逻辑功能测试⾸先拨动J1和J5，设定触发器的初态。
接着，拨动J1和J5均为“1”，使74LS112处于触发器⼯作状态。
然后，拨动J2-J4，观察指⽰灯X1和X2亮灭的变化，尤其注意观察指⽰灯令亮灭变化发⽣的时刻，即J3由“1”到“0”变化的时刻，从⽽掌握下降沿触发的集成边沿JK触发器的逻辑功能。
如下图所⽰：图4-2 JK触发器逻辑功能测试设定触发器的初态为Q = 1。
将J2置1后，再将J3置1，可以观察到此时触发器状态并⽆改变。
将J3清0，观察到输出Q = 1。
同样的，将J2清0，同时将J4置1，在J3由1->0的时刻，可以观察到Q = 0。
2.JK触发器构成T触发器（1）创建电路创建如图所⽰电路，并设置电路参数。
图4-3 74LS112构成T触发器（2）仿真测试①闭合仿真开关。
触发器实验报告
触发器实验报告一、实验目的1.1 探索触发器的基本原理触发器，简单来说，就是一个能在特定条件下改变状态的电路。
它就像一扇门，只有当你用力去推的时候，才会打开。
我们的目标是搞清楚这些“门”是如何工作的。
1.2 理解触发器在电路中的应用触发器的应用范围可广泛了。
无论是数据存储，还是控制逻辑，触发器都扮演着关键角色。
它们就像是信息的守门员，决定了什么能进，什么得被拒绝。
二、实验设备2.1 实验工具这次实验，我们用的是基本的逻辑电路组件。
包括电源、开关、LED灯，还有万用表。
这些东西就像是我们的小工具箱，缺一不可。
2.2 触发器模块我们选择了D型触发器，因其结构简单，易于理解。
它的工作原理就像是一个小孩的玩具，按一下按钮就会亮灯，放开就灭。
我们把它接入电路，准备好迎接它的“表现”。
2.3 安全措施在进行实验之前，安全可不能马虎。
我们确保电源关闭，检查所有连接，确保一切正常。
毕竟，安全第一，任何小失误都可能引发“大麻烦”。
三、实验过程3.1 连接电路首先，我们根据电路图连接所有元件。
小心翼翼地将电缆接入D型触发器。
电缆像是我们的手，仔细地操控每一个连接。
看到电路成形，心中有种莫名的期待。
3.2 测试触发器一切准备好后，开启电源。
按下开关，LED灯瞬间亮起。
那一刻，仿佛看到了触发器在欢呼。
又按一下，灯灭了，状态变化真是瞬息万变。
就像生活，时刻都在变化，让人惊喜。
3.3 数据记录我们开始记录每次实验的结果。
数据像是我们收集到的“宝藏”，每一组数字都有它的故事。
这种追踪过程，就像是在解谜，寻找背后的秘密。
四、实验结果4.1 状态变化通过几轮实验，我们观察到触发器在不同输入条件下的状态变化。
每一次按下开关，触发器都准确无误地改变状态，表现得相当稳定。
这让我想起一句话：“坚持就是胜利”。
4.2 误差分析当然，实验中也不是没有波折。
偶尔会出现状态不一致的情况。
这就引发了我们的讨论，究竟是接线问题，还是外部干扰。
最终，我们发现是接触不良导致的，改正后，一切恢复正常。
电工电子实验 集成触发器及应用
若干
1块 1块 1块
9-28
三、实验内容
1．异步二进制加法计数器逻辑功能测试(74LS74) ；
2．异步二进制减法计数器逻辑功能测试(74LS76)；
3．二进制计数、译码、显示电路(74LS74、 74LS138) ； 4．十进制计数器及译码显示（74LS90、74LS47）； 5 ．任意进制计数器逻辑功能测试（74LS90、74LS47）。
10-28
74LS138
11-28
74LS138
12-28
74LS90
13-28
14-28
74LS47
15-28
74LS47
16-28
波形的记录
17-28
2.掌握任意进制计数器的设计方法。
3. 掌握译码和显示电路的工作原理和应用方法。
8-28
二、实验仪器与器件 1.数字试验箱 2.数字万用表 1台 1台
3.示波器
4.JK触发器74LS76
1台
若干
5.D触发器74LS74
6.译码器芯片74LS138 7.七段译码器芯片74LS47 8.集成计数器芯片74LS90
实验3.18 集成触发器及应用一 Nhomakorabea实验目的
1．掌握基本RS，JK，D触发器的逻辑功能。 2．学习触发器逻辑功能的测试、转换及应用。
0-28
二、实验仪器与器件：
1.数字试验箱 2.函数信号发生器 1台 1台
3.示波器
4.集成与非门74LS00
1台
2块
5.JK触发器74LS76
6.D触发器74LS74
1块
1块
1-28
三、实验内容
1. 基本RS触发器功能测试(74LS00) 2. JK触发器逻辑功能测试(74LS76) 3. D触发器逻辑功能测试(74LS74)
集成触发器功能测试及应用
六. 创新实验内容
利用集成D触发器74LS74设计一个十进制加法计数
器（同步和异步均可），画出实验电路图，自拟实验步
骤和测试方法。
七.实验报告要求
1. 整理实验数据及表格，说明触发器的逻辑功能 及触发特点并说明防抖动电路的工作原理。 2. 画出示波器观察计数器的输出波形图，说明计 数器输出波形与CP脉冲的关系。 3. 分析同步计数器与异步计数器的工作特点并记 录延迟时间的测试结果。 4. 总结实验过程中遇到的问题及解决问题的方 法。 5. 回答思考题。
74LS74的触发边沿。
表2
R 0 1 1 1 1 1 S 1 0 1 1 1 1 D × × 0 0 1 1 Qn × × 0 1 0 1 Q n+1
图3
3. 集成JK触发器74LS112组成的计数器测试 74LS112是下降沿触发的双JK触发器，具有置数和清零 功能，其管脚排列如图4 。
图4
（ 1 ）由集成与非门 74LS00 组成的电路如图 1 所示，根据输 入信号R、S的不同的输入状态的变化，测试触发器输出 Q 和 Q 的状态，并填入表1 。
Q Q Q Q
表1
S 1 1 Q Q
R
G1 & & G2 R
1 S1
R (a) 图1
S (b)
注意观察当R、S输入触发信号同时由00变化到11时，输出和 状态变化情况；观察当R、S输入触发信号不同时由00变化到 11时，输出和状态变化情况。体会触发器状态“不定”和 “不变”的含义。
八. 思考题
1. 异步时序逻辑电路的缺点是什么？ 2. 如何采用D触发器构成JK触发器？试画出电路图。 3. 试设计一时序脉冲产生电路，要求输出Y0、Y1、Y2、Y3 与输入时钟CP脉冲满足图7 所示的时序关系。 4. 试设计一单脉冲产生电路，要求按下按键开关，输出 脉冲为上升沿；按下按键开关不动，输出脉冲为高电平； 松下按键开关，输出脉冲为下跳沿；松下按键开关，输出 脉冲为低电平。要求该电路防抖动、且有一定的带负载能力。
4 集成触发器及其应用电路设计74HC74
3．输出端不能短路(线与)！ 4．多余输入端处理方法— 不能悬空
CMOS与非门、与门：接+5V，并联 CMOS或非门、或门：接地，并联
VCC 4B 4A 4Y 3B 3A 3Y 14 13 12 11 10 9 8
&
&
&
&
1234567 1A 1B 1Y 2A 2B 2Y GND
1. CP CH1，Q0 CH2。触发信源选谁？
必须选频率低的通道为触发信源
错误：信源=CH1
1 2 3 45 6 7 8 9
CP
1
01010101
Q0
2
正确：信源=CH2
1 2 3 45 6 7 8 9
显示情况
CP
1
01010101
Q0
2
2. 观测3个以上的波形，应该如何操作？
应依次将所有波形与频率最低的波形同屏比较！
74LS00 四 2 输入与非门
14 13 12 11 10 9 8 VDD 4B 4A 4Y 3Y 3B 3A
CC4011 四 2 输入与非门 1A 1B 1Y 2Y 2A 2B VSS 1234567
MC14011 CD4011
14 13 12 11 10 9 8 VDD 3C 3B 3A 3Y 1Y 1C
幅度灵敏度
触发电平位置
TRIGGER 与触发有关的操作
LEVEL
触发控制钮
1. LEVEL（电平） —— 改变触发电平值 正确操作：应使触发电平设在信号振幅范围内
2. MENU（菜单） —— 显示触发功能菜单
3. SET LEVEL TO 50%（设为50％） —— 将触发电平设在信号振幅范围的中点
电子电工实验报告8集成触发器及应用
电工电子实验报告集成触发器及应用一、实验目的1.掌握集成触发器的逻辑功能。
2.熟悉用触发器构成计数器的方法。
3.掌握集成触发器的基本应用。
二、主要仪器设备及软件硬件：直流稳压电源，电工电子综合实验箱，函数信号发生器，示波器，笔记本电脑软件：NI Multisim 14三、实验原理（或设计过程）1.集成触发器的种类和特点触发器是组成时序逻辑电路的基本单元，集成触发器主要有3大类，锁存触发器、D触发器和JK触发器。
（1）D锁定触发器目前常使用的D锁存触发器有四锁定触发器74LS75，功能表如下锁定触发器具有以下三个特点：①锁定触发器不会出现不定状态，输入信号只需要一个，使用方便。
②锁定触发器在CP=“0”时，状态不因输入信号发生变化。
③锁定触发器是电平触发的触发器，在CP=“1”，D端状态不允许变化。
（2）维持堵塞D触发器维持阻塞D触发器克服了空翻现象，因而维持阻塞D触发器可以用来作计数器和位移寄存器。
（3）JK触发器①主从JK触发器目前主要的主从JK触发器74LS72单JK触发器和74LS112双JK触发器.②边沿JK触发器边沿触发器不仅可以克服空翻现象，而且仅仅在时钟CP的上升沿或下降沿才对输入信号起响应。
2.集成触发器的应用触发器在构成包含时间关系的数字电路中是必不可少的，它广泛用来构成计器、寄存器、移位寄存器，还可用来构成单稳、多谐等电路。
（1）二进制计数器触发器可以构成各种计数器。
每一个触发器都接成计数状态。
对D触发器，将其D端与Q非输出端相接就构成计数状态，因D触发器是上升沿触发，所以用它们构成二进制计数器时，应将每位Q非输出端与高一位CP端相连。
如图使用TTL集成D触发器和JK触发器构成的三位二进制计数器（2）并行累加器累加器适用于多个数相加求和的一种电路。
（3）堆成脉冲至对称脉冲的奇数分频四、实验电路图五、实验内容和实验结果用74LS74设计二位二进制加法计数器状态转移表：测试结果：六、实验小结通过这次实验，我们掌握集成触发器的逻辑功能，熟悉用触发器构成计数器的方法，掌握集成触发器的基本应用。
实验七集成触发器的应用
实验七集成触发器的应用实验基本RS触发器和D触发器一、实验目的1.熟悉并验证触发器的逻辑功能。
2.掌握RS和D触发器的使用方法和逻辑功能的测试方法。
二、实验预习要求1．预习触发器的相关内容。
2．熟悉触发器功能测试表格。
三、实验原理触发器是一个具有记忆功能的二进制信息存储器件，是构成多种时序电路的最基本逻辑单元。
触发器具有两个稳定状态，即"0"和"1"，在一定的外界信号作用下，可以从一个稳定状态翻转到另一个稳定状态。
1．基本RS触发器图3、1为由二个与非门交叉藕合构成的基本RS触发器。
基本RS触发器具有置"0"、置"1"和"保持"三种功能。
通常称为置"1"端，因为=0时触发器被置"1"；为置"0"端，因为=0时触发器被置"0"，当==1时状态保持。
基本RS触发器也可以用二个"或非门"组成，此时为高电平触发器。
图3、1基本RS触发器2、 D触发器D触发器的状态方程为：Qn+1=D。
其状态的更新发生在CP脉冲的边沿，74LS74（CC4013），74LS175（CC4042）等均为上升沿触发，故又称之为上升沿触发器的边沿触发器，触发器的状态只取决于时针到来前D端的状态。
D触发器应用很广，可用做数字信号的寄存，移位寄存，分频和波形发生器等，其逻辑符号如下：图3、2 双D触发器图3、3 D触发器逻辑符号四、实验仪器设备1、仿真软件。
2、74LS74（CC4013），74LS00（CC4011）。
五、练习内容及方法1．测试基本RS触发器的逻辑功能按图3、1连接电路，用两个与非门组成基本RS触发器，输入端、接逻辑开关的输出插口，输出端、接逻辑电平显示输入接口，按表3、1的要求测试，并记录；表3、1 RS触发器的逻辑功能2．测试D触发器的逻辑功能。
集成触发器及其应用实验报告
实验六：集成触发器及其应用一、实验目的1. 掌握基本 RS 、D 和 JK 触发器的逻辑功能及测试方法。
2. 熟悉 D 和 JK 触发器的触发方法。
3. 了解触发器之间的相互转换。
二、实验设备和环境1. 数字电路实验箱1个 3. 示波器1台 三、消耗材料和工具1．数字万用表1个2. 集成电路 与非门74LS001片双D 触发器74LS74 1片 双JK 触发器74LS112 1片3. 其它元器件：连接线若干四、实验原理 触发器是基本的逻辑单元，它具有两个稳定状态，在一定的外加信号作用下可以由一种稳定状态转变为另一稳定态；无外加信号作用时，将维持原状态不变。
因为触发器是一种具有记忆功能的二进制存贮单元，所以是构成各种时序电路的基本逻辑单元。
1. 基本 RS 触发器由两个与非门构成一个 RS 触发器如图 2.5.1(a) 所示。
其逻辑功能如下：(1) 当 S = R =1 时，触发器保持原先的 1 或 0 状态不变。
(2) 当 S = 1，R = 0 时，触发器被复位到“0”状态。
(3) 当 S = 0，R = 1 时，触发器被置位于“1”状态。
(4) 当 S = R = 0，尔后若 S 和 R 同时再由“0”变成“1”，则 Q 的状态有可能为 1，也可能为 0触发器的特性方程如下：2. D 触发器D 触发器是由 RS 触发器演变而成的。
逻辑符号如图 2.5.2 所示，其功能表见表 2.5.1，由功能表可得Q n+1=D (2.5.2)常见的 D 触发器的型号很多，TTL 型的有 74LS74(双D )、74LS175 (四 D )、74LS174 (六 D )、74LS374(八 D ) 等。
CMOS 型的有CD4013 (双 D )、CD4042nn Q R S Q +=+174LS112G N D 123456715131211109816141K 1Q 1CP d R 1d S 1Q 11J 2K 2CP 2Q d R 2d S 2Q 22J 1D 1CP 74LS74G N D 5671312111098141Q d R 1d S 1Q 12D2CP 2Q d R 2d S 2Q 21234V CC V CC(四D ) 等。
实验三 集成触发器及其应用2
实验七 集成触发器及其应用一、实验目的：1、学习用与非门组成基本RS 触发器、验证基本RS 触发器的逻辑功能2、熟悉D 触发器及JK 触发器的外形和引线排列，弄清它们的触发方式和逻辑功能3、学习简单时序逻辑电路的设计和调试方法二、实验设备及芯片74LS00四2输入与非门. 74LS74上升沿触发的D 边沿触发器74LS112 下降沿触发的JK 边沿触发器三、预习要求1、复习各种触发器的逻辑功能及不同结构的电路形式、触发方式2、复习各种触发器的应用，如由触发器构成计数器、寄存器等的有关内容3、根据实验内容画出逻辑图和所必要的实验方案及表格四、实验内容及步骤1、用与非门组成一个基本RS 触发器如图2-7所示，并用万用表测试其逻辑功能，同学自己拟定测试方案和能够反映RS 触发器功能的数据记录表格2、验证D 触发器的逻辑功能（1）直接置位端D R 和D S 的功能检测，同学自己拟定测试方案和能够反映D R 和D S 功能的数据记录表格（2）D 触发器功能的测试，注意时钟信号的输入改变，同学自己拟定测试方案和能够反映D 触发器功能的数据记录表格图2-2 74LSll2型双JK 触发器引脚图2-3 JK 触发器逻辑图2-5 74LS74的引脚排列图2-4 D 触发器的逻辑符号3、验证JK 触发器的逻辑功能（1）直接置位端D R 和D S 的功能检测，同学自己拟定测试方案和能够反映D R 和D S 功能的数据记录表格（2）JK 触发器功能的测试，注意时钟信号的输入改变，同学自己拟定测试方案和能够反映JK 触发器功能的数据记录表格* 4、用D 触发器设计一个四位移位寄存器，画出设计电路图，并拟定数据记录表格表7-6 表7-五、实验报告1、整理实验数据，画出实验电路图，并对实验数据进行分析2、通过实验，总结不同触发器使用的注意事项* 3、用JK触发器和与非门设计一个5进制计数器。
实验十四集成触发器及其应用
实验十四 集成触发器及其应用一、实验目的1．掌握基本RS 、JK 、D 和T 触发器的逻辑功能。
2．掌握集成触发器的使用方法和逻辑功能的测试方法。
3．熟悉触发器之间的相互转换方法。
二、实验原理触发器是构成时序逻辑电路的基本逻辑单元。
它有“0”和“1”两个稳定状态，只有在触发信号的作用下，才能从原来的稳定状态翻转为新的稳定状态。
因此。
触发器是一种具有记忆功能的电路，可作为二进制存储单元使用。
触发器种类很多，按其功能可分为基本RS 触发器、JK 触发器和D 触发器等，按电路的触发方式又可分为电平触发器和边沿触发器等。
基本RS 触发器是各种触发器中最基本的组成部分，它能储存一位二进制信息，但有一定约束条件。
如图14.1所示，用与非门组成的基本RS 触发器的R 、S 不能同时为“0”，否则当R 、S 端的“0”电平同时撤消后，触发器的状态不定。
因此R = S = 0的情况不允许出现。
边沿触发型JK 触发器和D 触发器抗干扰性能好，应用广泛。
图14.2所示为JK 触发器和D 触发器的逻辑符号。
图中R D 是直接置“0”端，S D 是直接置“1”端，当R D 或S D 加“0”信号时，触发器状态不受时钟脉冲CP 及控制输入端状态的影响。
在R D = S D =1时，触发器输出的状态取决于输入的状态，但触发器翻转的时间受时钟脉冲CP 的控制。
若CP 端有小圆圈，则表示该触发器在CP 脉冲的下降沿翻转，若CP 端没有小圆圈，则表示该触发器在CP 脉冲的上升沿翻转。
若JK 和D 有两个以上的输入端时，则各输入端子间是“与”的关系。
表14.1所示为基本RS 、JK 、D 触发器的状态表。
三、实验仪器和设备1．74LS00集成与非门 1片 2．74LS112双JK 触发器 1片QQQQ（a ） （b ） 图14.1 基本RS 触发器的组成和符号图14.2 边沿触发的 JK 触发器和D 触发器符号D D（a ）Q QD D （b ）3．74LS74双D触发器1片4．数字万用表1台5．数字实验箱1台6．双踪示波器1台7．函数发生器1台表14.1四、预习要求1．复习基本RS、JK、D和T触发器的逻辑功能。
数字电路实验报告集成触发器及应用
姓名：xxxxxxxxxxxxxxx学号：xxxxxxxxxx .学院：计算机与电子信息学院专业：计算机类.班级：xxxxxxxxxxxxxxxxxx时间：2019年10月18 日.指导教师：xxxxxxxx .实验名称：集成触发器及应用.一、实验目的1、掌握RS、JK、D触发器的基本逻辑功能测试方法；2、掌握时序电路的设计；二、实验原理触发器是构成时序电路的基本逻辑单元。
它具有两个稳定状态，即“0”状态和“1”状态。
只有在触发信号作用下，才能从原来的稳定状态转变为新的稳定状态。
因此触发器是一种具有记忆功能的电路，可作为二进制存储单元使用。
触发器种类很多，按其功能可分为基本RS触发器、JK触发器、D触发器和T触发器等；按电路的触发方式又可分为电位触发器型、主从型、维阻型、边沿触发器型等。
基本RS触发器是各种触发器中最基本的组成部分，它能存贮一位二进制信息，但有一定约束条件。
例如用与非门组成的RS触发器的R'、S'不能同时为“0”，否则当R’、S’端的“0”电平同时撤销后，触发器的状态不定。
因此只R'=S'=0的情况不允许出现，也就是RS=0约束条件。
基本RS触发器的用途之一是作无抖动开关。
例如在图4-1所示的电路中，当开关S 接通时，由于机械开关在扳动的过程中，存在接触抖动，使得F点电压从+5V直接跃降到0V一瞬间（几十毫秒），会发生多次电压抖动，相当产生连续多个脉冲信号。
如果利用这种电路产生的信号去驱动数字电路，则可能导致电路发生误动作。
图4-1这在某些场合是绝对不允许的，为了消除机械开关的抖动，可在开关S与输入端A之间接入一个RS触发器（见图4-2所示）,就能使F端产生很清晰的阶跃信号。
那么这种带RS触发器的开关通常称为无抖动开关（或称为逻辑开关）。
而把有抖动的开关称为数据开关。
图4-2TTL集成触发器主要有三种类型：锁存器、D触发器和JK触发器。
锁存器是电位型触发器。
03实验 集成触发器及其应用
具有记忆功能的二进制存贮器件，是构成 时序电路的基本逻辑单元。
触发器特点： 1.有两个能够保持的稳定状态，分别用来表示逻辑0和逻辑1。 2. 在适当输入信号作用下，可从一种状态翻转到另一种状态； 在输入信号取消后，能将获得的新状态保存下来。 触发器分类： 按触发方式分：电位触发方式、主从触发方式及边沿触发方式 按逻辑功能分：R-S触发器、D触发器、J-K触发器和T触发器
四、实验任务
P108任务1、2、3、 选做4、5
（边沿信号输入；D触发器处于翻转状态）
五、实验报告要求
1、画出实验电路图，画出波形图，
并标上对应的地址码和输入输出端。 2、按实验要求列表记录实验数据和 真值 表，对实验结果进行分析。 3、对实验中发现的问题进行讨论。
六、实验预习要求
实验九:MSI移位寄存器及其应用
实验三 集成触发器及其应用
一、实验目的
1、掌握基本RS、JK、D和T触发器的 逻辑功能； 2、掌握集成触发器的使用方法和逻辑 功能的测试方法； 3、熟悉触发器之间的相互转换的方法； 4、了解触发器的脉冲工作特性。
二、实验原理
组合电路： 不含记忆元件、无反馈 、输出与原来状态无关 时序电路： 含记忆元件 触发器： 、有反馈、输出与原来状态有关
边沿型触发器
（1）、工作原理 主从触发器：CP=1,若J、K变化，触发器的状态与真值表不对应 对激励信号要求严格。 边沿触发器：上升沿触发或下降沿触发，激励端的信号在触发 时间的前后几个延迟时间内保持不变，便可以稳定地根据激励 输入翻转。
（2）、维持-阻塞D触发器 （一）逻辑符号
D：输入 ＣＰ：时钟控制，上升沿触发 ＲＤ、ＳＤ：异步置０、置１ Ｑ、Q ：输出
触发器的应用