计算机组成原理

会唔会不11314机器数：在计算机内部使用的，连同数的符号一起数码化的数称为机器数。

指令系统：一台计算机所能执行的全部指令称为该机的指令系统或指令稽核。

绝对值最大负数-------2^(2^m-1)*(-1)绝对值最小负数2^(-2^m)*(-2^(-1))非零最小正数2^(-2^m)(2^(-1))最大正数2(2^m-1)(1-2^(-n))数据通路结构：将有关部件连接起来，为这些部件之间的信息传送提供通路的硬件结构称为数据通路结构。

CUP内部或微型计算机内部的数据通路结构多采用总线结构。

主设备：申请并掌握总线控制权的设备称为主设备。

从设备：响应主设备请求，并与之通信的设备称为从设备。

总线周期：通过总线传送一次数据所用的时间称为总线周期，在同步方式下，一个总线周期可能包含若干个时钟周期。

破坏性读出：存储器在完成读操作后，其存储的内容发生了变化与原存内容不同称为破坏性读出。

最大刷新周期：对动态存储器芯片上的所有的存储单元全部刷新一遍，所允许的最大时间间隔称为最大刷新周期。

刷新周期：对动态存储器芯片，每次刷新一行所需时间为一个刷新周期。

自愿中断：自愿中断称为程序自中断，即软中断，这是程序有意安排的，但可插入程序的任意位置，以中断方式引出服务程序，实现某种功能。

可屏蔽中断：CPU可以通过送屏蔽字来禁止和开放中断，中断请求能否响应由CPU开/关中断决定。

非屏蔽中断：中断请求的提出不受屏蔽字影响，中断请求响应与CPU的开/关中断状态无关。

2.中断方式和DMA 方式有何异、同点？各应用于哪些场合？答：相同点：都具有随机性。

不同点：中断方式通过执行程序处理较低速或复杂随机事件，CPU 通常在一条指令结束时响应中断请求；DMA 方式通过硬件进行高速、简单、批量数据传送，CPU 通常在一个总线周期结束时响应DMA 请求。

3.动态存储器存储信息的原理与静态存储器有何不同？集中、分散、异步三种刷新方式如何安排刷新周期？答：前者依靠电容电荷存储信息，后者依靠触发器存储信息。

集中方式将所有刷新周期集中安排在2 毫秒的间隔内；分散方式将各刷新周期分散安排到各存取周期中；异步方式将各刷新周期分散安排在2 毫秒的间隔内。

5.中断屏蔽技术常用在哪些场合？试举两例说明。

答：例1，用中断屏蔽技术动态改变设备优先级，比如屏蔽优先级较高的请求，使优先级较低的请求能得到优先响应。

例2，用中断屏蔽技术实现多重中断，比如在一次中断服务中，屏蔽同级或低级请求，开放高级请求，使得该次中断过程能嵌入更高级别的中断。

6. 在系统总线中，什么情况下宜采用同步控制方式？什么情况下宜采用异步控制方式？答：当总线上的设备速度差异不大，传送时间确定，或传送距离较近时，宜采用同步控制方式。

当总线上的设备速度差异较大，传送时间不确定，或传送距离较远时，宜采用异步控制方式。

1.简述微程序控制方式的基本思想。

答：一条微指令包含若干微命令，控制一步操作；一段微程序包含若干微指令，解释执行一条机器指令；微程序事先存放在控存中。

3.在DMA 方式的初始化阶段，CPU 通过程序传送哪些初始化信息？答：传送方向、主存缓冲区首址、交换量、外设寻址信息。

4.与转子相比，中断方式的主要特点是什么？试举两例说明。

答：具有随机性。

例1：有意调用，随机请求与处理的事件，如调用打印机；例2：随机发生的事件，如处理故障或按键。

6.在单级中断方式下，中断服务程序应完成哪些工作？答：保存现场信息，进行具体的中断处理，恢复现场信息，开中断并返回。

7．指令操作码是用来指令什么的？答：指令操作码用来告诉CPU需要执行哪一条指令。

它表示该指令应进行什么性质的操作。

8．存储器间接寻址指令中给出的是谁所在的存储器地址？CUP访存几次？答：给出间址单元的地址（操作数地址的地址），两次访问M。

9．顺序执行指令PC的值怎么获得PC+1？答：顺序执行指令PC 即PC+1,转移时，调用后续指令的地址从MDR中的地址+现有的PC地址。

10．数据传送指令是用来实现什么的之间的数据传送？答：CPU寄存器、主存储器、I/O接口存储器11．指令编码将指令分为哪两个部分？在直接寻址中直接给出的是什么东西？答：指令编码是将指令分成（操作码）和（操作数地址码）,直接给出数据操作地址12. 在什么样的是微命令（相容，相斥）？答：计算机组成原理基础要点(3) 在同一微周期中不可能同时出现的微命令，称之为互斥的微命令。

在同一微周期中可以同时出现的微命令，称之为相容的微命令。

13.cache（命中率，地址，格式）？●在一个程序执行期间：设Nc表示cache完成存取的总次数，Nm表示主存完成存取的总次数，h定义为命中率，则有：h=Nc/(Nc+Nm);●若tc表示命中时的cache访问时间，tm表示未命中时的主存访问时间，1-h表示未命中率，则cache/主存系统的平均访问时间ta为：ta=htc+(1-h)tm14．控制器（读，分析，执行）指令？拟出下述指令流程及操作时间表。

（1） MOV(R0),(SP)+;FT: M→IR PC+1→PCST: SP→MARM→MDR→CSP+1→SPDT: R0→MARET: C→MDRMDR→MPC→MAR(2) MOV(R1)+,X(R0);FT: M→IR PC+1→PCST:PC→MARM→MDR→CC+R0→MARM→MDR→CPC+1→PCDT:R1→MARR1+1→R1ET:C→MDRMDR→MPC→MAR(3)MOV R2,(PC)+;FT: M→IR PC+1→PCST:PC→MARM→MDR→CPC+1→PCET:C→R2PC→MAR(4)MOV –(SP),(R3);FT:M→IR PC+1→PCST:R3→MARM→MDR→CDT:SP-1→SPSP→MARET：C→MDRMDR→MPC→MAR(12)COM(R1)+;FT:M→IR PC+1→PCDT:R1→MARM→MDR→DR1+1→R1ET:D→MDRMDR→MPC→MAR(13) NEG -(R2);FT:M→IR PC+1→PC DT:R2-1→R2R2→MARM→MDR→DET:D + 1 →MDRMDR→MPC→MAR(17)JMP R0;FT:M→IR PC+1→PCET:R0→PCPC→MAR(18)JMP X(PC);FT:M→IR PC+1→PCET: PC→MARM→MDR→CC+PC→PCPC→MAR(8)OR R2,(R0)+FT: M→IR PC+1→PCST: R0→MARM→MDR→CR0+1→R0ET: CⅤR2→R2PC→MAR（12）COM（R1）+FT：M→IR PC+1→PCDT：R1→MARM→MDR→DR1+1→R1ET：D￣ --→MDRMDR→M（16）JMP SKPFT:M→IR PC+1→PCET:PC+1→PC、MAR(20)JSR(R1)FT:M→IR PC+1→PCST:R1→MARM→MDR→CET:SP-1→SP、MARPC→MDRMDR→MC→PC、MAR可能考题：MOV (R0),(R1)FT: M→IRPC+1→PCST: R1→MARM→MDR→CDT: R0→MARET: C→MDRMDR→MPC→MARADD (R1),(R0)FT:M→IR,PC+1→PC ST:R0→MARM→MDR→CDT:R1→MARM→MDR→CET:C+D→MDRMDR→MPC→MAR存储器与CPU的链接题2：CPU有16根地址线（A15-A0），8根数据总线（D7-D0），MREQ作访问存储器的控制电平（低电平有效），W E作为读写控制电平（W E=0时，写允许；W E=1时，读允许）。

现有芯片：1K*4（RAM），4K*8（RAM），2k*8（ROM）以及3-8译码器，试画出CPU 与存储器链接。

要求：1)贮存地址分配如下：6000H-67FFH为系统程序区；6800H-6BFFH为用户工作区2)合理选择芯片，说明各选几片？3)详细画出存储器的片选逻辑。

①67FFH-6000H=7FFH=111 1111 1111 =1211-即系统程序区0~1211-共有2K的容量同理得到用户工作区由1K的容量②系统程序区主要用ROM，固化区主要是EPROM则由于8根数据总线（D7-D0）,所以要为8位，且容量为2k，即选用1片2k*8（ROM）。

用户工作区主要用RAM，由于8根数据总线（D7-D0），要为8位，且RAM只有两种选择1K*4（RAM），4K*8（RAM），所以我们选择两片1K*4（RAM），分别放在高四位和低四位。

在地址分配时，应该注意低位放置大容量的芯片，高位放置小容量的芯片。

A15 A14 A13 A12 A11 A10 A9………A00 1 1 0 0 0 0 ………0 6000h………………0 1 1 0 0 1 1 (1)0 1 1 0 1 0 0 0………………0 1 1 0 1 0 1 (1)0 1 1 0 1 1 0 0………………0 1 1 0 1 1 1 ………1 67ffh。