数电chapter 8
合集下载
第08章 门电路与组合逻辑电路 PPT课件
逻辑与 A 0 0 A1 A A A A A A 0
一、逻辑代数基础
1．逻辑代数运算法则
反演律 AB A B A B A B
吸收律 A AB A
A（A B） A
A AB A B (A B) (A C) A BC
遵守交换律、结合律、分配律 反演律（摩根律） 、吸收律等
（2）CMOS传输门电路
相当于理想开关
传输门的开通与关断取决于控制信号C和 C ，在 C 输入端加了符号“○”，C 喻意C 低电平有效，即C ＝0就允许信号传输。
低电平 有效
高电平 有效
3．集成门电路使用的一些实际问题
TTL门电路多余输入端的处理
①接高电平；②接低电平；③并联；④剪短悬空
与门， 与非门
双极型 三极管 半导体集成门电路：
单极型 场效应管
1．TTL门电路 Transistor-transistor Logic
属于双极型集成门 电路，主要以TTL 与非门电路为基础
典型TTL与非门电路的结构、功能和逻辑符号
Y A BC
C1
T1：多发射极晶体 管，构成与门电路
TTL与非门工作原理
与逻辑真值表
表达式：Y＝A·B N A B Y
1
0
000 0 101 0
0
A&
210 0
Y 311 1
B
2．或逻辑和或门电路
或逻辑（OR logic）：当决定某 一事情的几个条件中，只要有一 个或一个以上条件具备，这件事 就会发生。
A
+
Y-
B
“1”—接通或灯亮; “0”—断开或灯灭
或逻辑真值表 NAB Y 000 0 101 1 210 1 311 1
数字电子技术第八章
VREF 取“负”则得 VO为“正”
《数字电子技术基础》第六版
实例：AD7520
《数字电子技术基础》第六版
8.2.6 具有双极性输出的DAC 当输入数字量有±极性时， 希望输出的模拟电压也对应为±。 一、原理 例：输入为3位二进制补码。最高位为符号位，正数为0， 负数为1 补码输入 对应的 要求的
输出电压： VO RF i RF ( I 3 I 2 I1 I 0 ) VREF VREF VREF VREF RF ( d3 d 2 2 d1 3 d 0 ) R 2R 2 R 2 R V 3 2 1 0 REF ( 2 d 2 d 2 d 2 d0 ) 3 2 1 4 2
8 2 1 0 ( d 2 d 2 d 2 ) 2 1 0 3 2 000 VO 0V 001 VO 1V 111 VO 7V 100 VO 4V
*将符号位反相后接至高位输入 *将输出偏移使输入为100时，输出为0
2.偏移 4V , 使输入 100 时， VO 0
111
7 =14/15（V） 6 =12/15（V） 5 =10/15（V） 4 = 8/15（V） 3 = 6/15（V） 2 = 4/15（V） 1 = 2/15（V） 0 = 0 (V）
13/15V 6 =6/8（V） 11/15V 5 =5/8（V） 9/15V 4 =4/8（V） 7/15V 3 =3/8（V） 5/15V 2 =2/8（V） 3/15V
001 010 011 100 101 110
《数字电子技术基础》第六版
8.5 抽样保持电路
！加大输入电阻 ！减小输出电阻 ！Av=1
《数字电子技术基础》第六版
《数字电子技术基础》第六版
完整版数字电子技术基础全套课件 8
?
B2 B1 B0?
?? Y0 ? B2 B0
P
L
A 与 或 阵 列 图
l可编程“断开”单元：
编程实现断开状态。这
种单元又称为被编程擦
除单元。
可
固
编
定
程
不
连
连
接:
接:
连 接:
3.PLD的画法
P=ABD
P=0
Y=P1+P3+P4
互补输出的缓冲器
三态输出的缓冲器
4. PLD分类
可编程只读存储器
分类 PROM
PLA
PAL GAL
可编程逻 辑阵列
与阵列 固定
可编程 可编程 可编程
第八章
--可编程逻辑器件
教学要求
了解PLD产品的种类； 了解PLD器件的基本结构、分类、优 点及适用场合。
可编程逻辑器件（ PLD）
(Programmable Logic Device)
1. PLD的基本结构
输 入…
输 输入项 与
入
门
电
阵
与项
或 门
阵
或项
输
出 电…ຫໍສະໝຸດ 输 出路列
列
路
2.连接方式
l可编程“接通”单元： 它 依 靠 用 户编 程 来实 现“接通”连接。
可编程阵 列逻辑
或阵列 可编程 可编程 固定 固定
输出电路 固定 固定 固定 可组态
通用阵列逻辑
用PLA实现逻辑函数：
用ROM实现逻辑函数是基于该逻辑函数的 最 小项表达式 F=∑mi，而用PLA实现逻辑函数是基于 该逻辑函数的最简与或表达式 F= ∑Pi，所以用PLA 来实现逻辑函数比用 ROM实现逻辑函数更简单、 灵活。
数字电子技术基础课后习题答案第8章习题答案
84题8.1.1集成555电路在CO 端不使用时，比较器C l 的基准电压为 ， C 2的基准电压为 。
（A ）2U DD /3 （B ）U DD /3 （C ）U DD （D ）U DD /2 答：A 、B题8.1.2 集成7555电路在控制电压端CO 处加控制电压U CO ，则C 1和C 2的基准电压将分别变为 。
（A ）2U CO /3 （B ）U CO /3 （C ）U CO （D ）U CO /2 答：C 、D题8.1.3 为使集成555电路输出OUT 为低电平，应满足 条件。
（A ）R 为低电平 （B ）TR <U DD /3 （C ）TH <2U DD /3 （D ）TH >2U DD /3 答：A 、D题8.1.4 集成555电路在输出OUT 前端设置了缓冲器G 2的主要原因是 。
（A ）提高高电平 （B ）减低低电平（C ）提高驱动负载能力 （D ）放电端（D ）电平和输出端（OUT ）保持一致 答：C 、D题8.2.1施密特触发器属于 型电路。
（A ）电平触发 （B ）边沿触发 （C ）脉冲触发 （D ）锁存器 答：A题8.2.2 施密特触发器的+th U 称为正向阈值电压，-th U 称为负向阈值电压，且+th U ＞-th U ，二者的差值称回差为 。
（A ）+th U +-th U （B ）+th U --th U （C ）+th U （D ）-th U答：B题8.2.3 用运算放大器组成的施密特触发器利用了 特性。
（A ）正反馈 （B ）线性（C ）负反馈 （D ）输出正饱和值与负饱和值 答：A 、D题8.2.4 施密特触发器主要作用是 、 、 等。
（A ）信号整形 （B ）波形变换 （C ）提高驱动负载能力 （D ）幅度鉴别 答：A 、B 、D题8.2.5施密特触发器用于整形时，输入信号的幅度应 。
（A ）大于+th U （B ）等于+th U （C ）等于-th U（D ）小于-th U题8.2.6 可将变化缓慢的输入信号变换为矩形脉冲信号。
《数字电子技术 》课件第8章
例 2 一个四位逐次逼近型ADC电路， 输入满量程电压 为 5 V， 现加入的模拟电压Ui=4.58 V。 求：
（1） ADC （2）
解 （1） 第一步： 使寄存器的状态为1000， 送入 DAC, 由DAC转换为输出模拟电压
因为Uo二步： 寄存器的状态为1100， 由DAC转换输出的电压 因为Uo＜Ui, 所以寄存器次高位的1也保留。
DAC0832芯片上各管脚的名称和功能说明如下： CS： 片选信号， 输入低电平有效。 ILE： 输入锁存允许信号， 输入高电平有效。 WR1： 输入数据选通信号， 输入低电平有效。 WR2： 数据传送选通信号， 输入低电平有效。 XFER： 数据传送控制信号， 输入低电平有效。 D0～D7： 八位输入数据信号。
图8.7 取样过程
取样电路实质上是一个受控开关。 在取样脉冲CP有效 期τ内， 取样开关接通， 使Uo=Ui； 在其他时间(TS－τ)内， 输 出Uo=0。 因此， 每经过一个取样周期， 在输出端便得到 输入信号的一个取样值。
为了不失真地用取样后的输出信号Uo来表示输入模拟 信号Ui， 取样频率fS必须满足fS≥2fmax（此式为取样定理）。 其中, fmax为输入信号Ui的上限频率（即最高次谐波分量的 频率）。模拟信号经取样后输出一系列的断续脉冲。
图 8.6 DAC0832 (a) 双缓冲器型； (b) 单缓冲器型； (c) 直通型
8.3 模/数转换器(ADC)
1. 取样和保持 取样（又称抽样或采样）是将时间上连续变化的模拟信 号转换为时间上离散的模拟信号，即转换为一系列等间隔的 脉冲。 脉冲的幅值取决于输入模拟量, 其过程如图8.7所示。 图中, Ui为模拟输入信号， CP为取样信号， Uo为取样后输出 信号。
数电第8章
（2）逻辑阵列LAB
如图8-7所示，每个LAB由8个LE、互连的进位和级连链、LAB控制信号和LAB局部 互连组成。
（3）行互连与列互连 在LE与I/O引脚之间有快 速互连通道，通道是由一 组横穿器件的水平和垂直 的走线组成；每个LAB有 专用的行互连，行互连能 够驱动I/O引脚，并传送 给其他的LAB，列互连可 以使行之间信号互连，也 能够驱动I/O引脚。
可编程寄存器可以配置成D、T、JK和RS触发器，可以接收全局时钟（GCLK1、 GCLK2）的边沿、电平信号和乘积项时钟的触发，并接收来自乘积项选择矩阵的预 置、清零信号或全局清零信号(GCLRn)。 为实现更多乘积项的逻辑，可以采用每个宏单元提供一个共享乘积项的方法扩 展，或是采用并联宏单元中未使用乘积项的方法扩展。
其中查找表有4个输入、1个输出，可以实现4变量逻辑函数，可编程寄存器可 以在查找表的支持下实现D、T、JK或RS寄存器功能，该寄存器的时钟、置零和置 位信号来自全局信号、I/O引脚或内部逻辑。若是实现组合逻辑，寄存器可以被旁 路，查找表的输出直接驱动LE的输出。 LE有一个输出连接LAB局部互连通道，还有一个输出连接快速互连通道，两 个输出可以单独控制。例如查找表可以连接一个输出，而寄存器可以连接另外一个 输出，这样可以改善LE的可利用性，因为查找表和寄存器可以各自实现自己的逻 辑功能。另外还有两个快速数据通道与相邻的LE连接，就是进位链与级连链，进 位链支持高速计数器和加法器，级连链用于实现宽输入功能，级连与进位链连接 LAB中的所有LE。
图8-8所示的是IOE结构图。
IOE单元支持如下功能。
① 摆率控制：为降低噪声或实 现高速特性，每个IOE输出缓 冲器的输出摆率可以调整，慢 的摆率可以减少系统噪声，但 是增加了时间延迟，可以根据 实际需要选择摆率，摆率只对 信号的下降沿有作用。
精品课件-数字电子技术-第8章
第8章 脉冲单元电路
图8-3 施密特触发器电路
第8章 脉冲单元电路
8.2.1 施密特触发器有两个稳态（Uo=0称为0态和Uo=1称为1
态) ，在外加信号的作用下，施密特触发器两个稳态之间可 以相互转换。施密特触发器属于波形变换电路，它可以将正弦
(1) 当输入触发信号达到一定值时，输出电平发生 变化，即由一个稳态转换到另一稳态，因而称其为电平触发电
第8章 脉冲单元电路
图8-8 施密特触发器用作光控开关
第8章 脉冲单元电路
8.3 多 谐 振 荡 器
8.3.1 1. TTL与非门构成的多谐振荡器 1) 图8-9所示为电容正反馈多谐振荡器，它由两级与非门和
电容C
第8章 脉冲单元电路
图8-9 多谐振荡器
第8章 脉冲单元电路
2) 多谐振荡器的工作，主要依靠电容C的充放电，通过引起 电压Ud的变化来完成其功能。当Ub为低电平，Ua为高电平时， 称为第一暂态；当Ub为高电平，Ua为低电平时，称为第二暂态。 设起始为第一暂态，这时Ua通过门电路的内阻R0和电阻R1对电 容C充电，工作波形如图8-9所示。随着电容C的充电, 电压Ud 不断上升。 当Ud上升到Ud>VT=1.4 V时（其中VT为门限电压) ，Ud为 高电平，电路发生翻转。Ua由原来的高电平变为低电平，Ub由
(3) 555定时器构成的施密特触发器用作光控开关。 图8-8所示电路为555定时器构成的施密特触发器用作光 控开关的电路图。图中的RL为光敏电阻，有光照时电阻值小， 无光照时阻值大。有光照时，电路设计（选取合适的可变电阻 值) 使得Ui<1/3VCC，输出Uo为高电平，继电器J不动作; 无光 照时，光敏电阻大，电路设计使得Ui>2/3VCC，输出Uo为低电平， 继电器J吸合,
数字电子技术基础第八章
u D Ｉ “[ ]”表示取整。 △ 称为 ADC 的单位量化电压或量化单位， 它是 ADC 的最小分辨电压。
可见，输出数字量 D 正比于输入模拟量 uI 。
EXIT
…
数模和模数转换器
A /D 转换的一般步骤
输入模拟量 输出数字量
u I( t) S
C
u I ( t)
量化 编码 电路
EXIT
数模和模数转换器
2R
2R
I0
I0 2R R
I1 A
I12R R
I2 B
I22R R
I3 C
I3
VREF I
从 A、B、C 节点向左看去，各节点对地的等效电阻均为 2R。 VREF 因此，I = R I3 I I I 2 ( I )， 3 = 2 I3 = I = = 2 = 2 ( 24 )， 2 2 24 4 I1 I2 I I I 0( I ) 1 = 2 = 2 ( 4 )，I0 = 2 = I1 = = 24 16 2 2 8 I VREF 3 2 1 0 4 即 I3 = 2 I0 ， I2 = 2 I0 ， I1 = 2 I0 ， I 0 = 2 I0 4 2 2 R 可见，支路电流值 Ii 正好代表了二进制数位 Di 的权值 2i 。 EXIT
数模和模数转换器
模拟开关 Si 受相应数字位 Di 控制。当 Di = 1 时，开 关合向“1”侧，相应支路电流 Ii 输出；Di = 0 时，开关 合向“0”侧， Ii 流入地而不能输出。 iΣ = D3 I3 + D2 I2 + D1 I1 + D0 I0 = ( D3 23 + D2 22 + D1 21 + D0 20 ) I0 = D I0 VREF RF V R REF u = D I0 RF 4 0O ΣR F = -4 F = -D· u =- iD · 2 R 2 R RF D0 D1 D2 D3 VREF R iF Σ ∞ u = D · 对 n 位 DAC， O n - + 2 R VREF + 1 1 1 1 0 R =R 0 0 0· n 若取 S1 uO= SD F S0 ， 则 2 2 S3 2R n 位 2RDAC R I12R V 2R 分成 将参考电压 I0 2 I2REF I3 2n 份，uO 是 R R DAC 的输出电压。 R 可调节 每份的 D 倍。调节 VREF VREF I0 I1 I2 I3 I
数字电子技术基础 第8章
W0 A1A0 、W1 A1 A0 、 W2 A1 A0 、W3 A1A0 ， D3 = A1A0 A1A0 W0 W2 D2 A1A0 A1 A0 A1A0 =W1 W2 W3 D1 A1A0 A1 A0 =W1 W2 D0 A1 A0 A1 A0 A1 A0 W0 W1 W
所存储的数据可用表8.2.1表示。
图8.2.2 二极管ROM结构图
表8.2.1 图8.2.2ROM的数据表
地址
A1 A1
00 01 10 11
数据
D3 D2 D1 D0
1 00 1 01 1 1 1 11 0 0 10 1
8.2.2 ROM的类型 1.掩膜ROM 掩膜ROM中存放的信息是由生产厂家采用掩膜工艺专
8.2.3 ROM的应用 1.ROM在组合逻辑设计中的应用 ROM可以用来实现组合逻辑函数，其基本原理可以从
“存储器”和“与从存储器的角度看，只要将逻辑函数的真值表事先存
入ROM，便可用ROM实现该函数。例如，在表8.2.1所示的 ROM数据表中，如果将输入地址A1、A0看成两个输入逻辑 变量，而将数据输出D3、D2、D1、D0看成一组输出逻辑变 量，则D3、D2、D2、D0就是A1、A0的一组逻辑函数。根据 表8.2.1和图8.2.2可写出:
8.2 只读存储器（ROM）
8.2.1 ROM的结构 ROM主要由地址译码器、存储矩阵和输出缓冲器三部
分组成，其基本结构如图8.2.1所示。
图8.2.1 ROM的基本结构
存储矩阵是存放信息的主体，它由许多存储单元排列
组成。每个存储单元存放一位二值代码(0 或 1)，若干个存 储单元组成一个“字”(也称一个信息单元)。 地址译码器 有n条地址输入线A0~An-1，2n条译码输出线W0~W2n-1，每一 条译码输出线Wi称为“字线”，它与存储矩阵中的一个 “字”相对应。因此，每当给定一组输入地址时，译码器
精品课件-数字电子技术-第8章
入端 TR
的电压低于
1 3
VDD 时,A2
输出高电平,使基本
ቤተ መጻሕፍቲ ባይዱRS
触发器翻转,Q＝
1。
第8
2、基本 RS 触发器 由两个或非门 G1、G2 组成。当 R 端置 1 时,触发器置 0,输出端 OUT
为 0；当 S 端置 1 时,触发器置 1,输出端 OUT 为 1。当直接复位端 RD 加
低电平时,不管其它输入状态如何,触发器直接置 0,输出端 OUT 为 0；不使
容元件,就可以很方便地构成多谐振荡器、单稳态触发器以及施密特 触发器等脉冲的产生与整形电路。555 还可输出一定功率，可驱动 微电机、指示灯、扬声器等。它在脉冲波形的产生与变换、仪器与 仪表、测量与控制、家用电气与电子玩具等领域都有着广泛的应用。
第8
表8－1 CC7555定时器的逻辑功能表
阈值输入 TH⑥ 触发输入 TR ②
第8
555定时器按内部器件类型可分为双极型（TTL型）和单 极型（CMOS型）。TTL型产品型号的最后3位数码是555或556， CMOS型产品型号的最后4位数码是7555或7556，它们的逻辑功 能和外部引线排列完全相同。555芯片和7555芯片是单定时器， 556芯片和7556芯片是双定时器。TTL型的定时器静态功耗高， 电源电压使用范围为＋5～＋15V；CMOS型的定时器静态功耗 较低，输入阻抗高，电源电压使用范围为＋3～＋18V，且在 大多数的应用场合可以直接代换TTL型的定时器。下面以CMOS 型的CC7555
×
×
2 ＞ 3 VDD
1
1 ＞ 3 VDD
1
2 ＜ 3 VDD
0
1 ＜ 3 VDD
0
2 ＜ 3 VDD
数字电子技术基础》(第五版第八章门电路[1]
![数字电子技术基础》(第五版第八章门电路[1]](https://img.taocdn.com/s3/m/68d80795915f804d2b16c1dd.png)
PPT文档演模板
数字电子技术基础》(第五版第八章 门电路[1]
8.3.2 PAL的输出电路结构和反馈形式
一. 专用输出结构
PPT文档演模板
•用途：产生组合逻辑电 路
数字电子技术基础》(第五版第八章 门电路[1]
二. 可编程输入/输出结构
PPT文档演模板
•用途：组合逻辑电路，
•有三态控制可实现总线连接
数字电子技术基础》(第 五版-第八章门电路
PPT文档演模板
2020/11/21
数字电子技术基础》(第五版第八章 门电路[1]
第八章 可编程逻辑器件
PPT文档演模板
数字电子技术基础》(第五版第八章 门电路[1]
第八章 可编程逻辑器件 （PLD, Programmable Logic Device）
以上各种PLD均需离线进行编程操作，使用开发系统
一、开发系统 1. 硬件：计算机+编程器 2. 软件：开发环境（软件平台） 3. VHDL, Verilog 4. 真值表，方程式，电路逻辑图（Schematic） 5. 状态转换图（ FSM）
PPT文档演模板
数字电子技术基础》(第五
数字电子技术基础》(第五版第八章 门电路[1]
编程单元
OLMC
采用E2CMOS 可改写
PPT文档演模板
数字电子技术基础》(第五版第八章 门电路[1]
PPT文档演模板
•GAL16V8
数字电子技术基础》(第五版第八章 门电路[1]
8.4.2 OLMC
•数据选择器
PPT文档演模板
数字电子技术基础》(第五版第八章 门电路[1]
8.4.3 GAL的输入和输出特性
五. 运算反馈结构
数电第八章57页PPT
0
vd
0
vO
1
v
0
I2
V DD V TH
0 vO
0
tw
t1
t2
I2
vO1
t
t
I2 =VTH产生如下正反馈过程：
vI2 vO vO1
迅速使 o1 = 1 o =0 电容放电 c =0
电路由暂稳态自动返回到稳态
1
0
t
vO1
vO
G1 1
t
vI Cd
vd
Rd
t
1 G2
CD
v
C
v I2 R
vO
A1
A2 B vI
A2
Q
B
Q
VCC
vI
0 vO1
t1 tw1
0 vO
tw2
0
t tw1
t
tw2 t
4. 组成噪声消除电路
如用I作为下降沿触发的计数器触发脉冲,干扰加入,就会造 成计数错误.
C
R
VCC
Cext Rext/Cext
噪声
7412
A1 1
Q
A2
Q
1D C1
vI
vO
Q
vI
B
R
vO
单稳触发器的输出脉宽应大于噪声宽度而小于信号脉宽，才可 消除噪声。
VT+
(1
R1 R2
)VTH
(3) υI1 VTH电路,维持 υ O=VOH 不变
(4)当υI下降, υI1也下降 ,只要υI1 > VTH， 则保持 υo =VOH
当 υI1 =VTH，电路产生如下正反馈 ：
R2
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
5 k
+ C - 1
5 k
输出缓冲反相器
G
vI2 (2)
电压比较器 vo
’ (7)
+
5 k
S
C2
&
&
1
(3)
vo
T
(1)
集电极开路输出三极管
基本SR锁存器
VCC
RD R G S &
Q
2、工作原理
vI1 vIC
5kΩ ＋ C －1 5kΩ vI2 － C2 ＋ vO 5kΩ T
1
vO
输 阈值输入 (VI1) ×
C
t
vO O
t
8.4.4 用555定时器组成多谐振荡器
1、电路组成
VCC (8) RD (4)
R1
8 4 3
VCC
(VCC- )
&
R2
vC C
7 6
vO
R1 -
5 k
(5) (6)
555
1
5 0.01F
+ C1 5 k
R
2
vo
G
R2 (2)
+
5 k
S
C2
&
&
1
(7)
T (1)
C
2、工作原理
入
输
输出(VO) 0 1 0
出
放电管T 导通 截止 导通
触发输入(VI2) 复位(RD) × 1 VCC 3 1 VCC 3 1 VCC 3 0 1 1
1
不变
不变
8.4.2 用555定时器组成施密特触发器
vI
VCC 8 4 7 vI 6 3 555 2 1 5 R vO2 vO1 VIC 0.01F
tpH = RAC1n2≈0.7RAC tPL=RBC1n2≈0.7RBC
f 1 1.43 t pL ( R A R B )C
5 0.01 F
＋ C D2 －
A RB
例1.已知R1=10kΩ，R2=20 kΩ，C=0.1μf 。
（1）画出555定时器输出Vo的波形图，并求出振荡频率f及占空比D； （2）画出Y的波形图。
8.4.3 用555定时器组成单稳态触发器
1.电路
VCC R 7 vC vI C 6 2 1 8 4 3 vO
555
5 0.01F
R
vIC vI1
5kΩ ＋ C －1 5kΩ R
RD &
VCC
G S & &
Q
vI
Vc
vI2
－ C2 ＋ T
1
vO
vO 5kΩ
C
①没有触发信号时( υi
②外加触发信号，电路转换到暂态，输出为1; ③触发信号消除后，电容充电,电路自动转换到稳态输出为0.
VCC (8) RD (4)
(VCC- )
&
R1 -
5 k
(5) (6)
+ C1 5 k
R
vo
G
R2 (2)
+
5 k
S
C2
&
&
1
(7)
T (1)
C
1）电路第一暂态，输出为1。电容充电，电路转换到第 二暂态,输出为0 2）电路第二暂稳态，电容放电，电路转换到第一暂态
3、工作波形与振荡频率计算 tPL=R2C1n2≈0.7R2C tpH = (R1+R2)C1n2≈0.7(R1+R2)C
8.4 555定时器及其应用
8.4.1 555定时器 8.4.2 用555定时器组成施密特触发器
8.4.3 用555定时器组成单稳态触发器
8.4.4 用555定时器组成多谐振荡器
8.4 555定时器及其应用 8.4.1 555定时器
1、电路 结构
VCC
(8)
RD (4)
R &
vIC (5) 电阻分压器 vI1 (6)
vI
VCC R 8 7 T vI ＋ － 6 C 2 1 4 3 5 vO R1
O vC
2 3
VCC
t
O vO 0.01F tW O
t
t
555组成的单稳态的应用: ② 脉冲宽度调制器
工作波形
VCC
vIC VCC 2 VCC 13V 3 CC t
R 8 4
vI vIC
2 5 1
3 7 6
vO
O
vI O
1 Vcc R1 8 R2 7 555 6 5 C 2
&
4 3
Vo
1
CET CEP CP
CR DO D1 D2 D3 TC 74HCT161 PE 1 Q1 Q2 Q3 Y
QO
例2.用一片74HCT161、一个D触发器，以及门电路（，设计一 个分频电路，当CP的频率为20kHz时, 使Y的输出频率为1kHz。
2 VCC 3 2 VCC 3 2 VCC 3
入
输 出 放电 管T 导通
触发输入 输出 复位(RD) (VI2) (VO) 0 0 ×
1 VCC 3 1 VCC 3 1 VCC 3
1
1
1
0
截止
导通
1
不变
不变
3、555定时器功能表
输
阈值输入(VI1) × 2 VCC 3 2 VCC 3 2 VCC 3
CR D0 D1 D2 D3 CET CEP CP CP Q0 74HCT161 PE Q1 Q2 Q3 TC
D1
SET
Q1
Y
CLR
Q1
例3. 由2片74HCT161组成的同步计数器如下图所示。试分析其分频比（即 Y与CP的频率之比），当CP的频率为100kHz时，Y的频率为多少？
1 1 1
CR D0 D1 D2 D3 CET CEP CP Q0 74HCT161 PE Q1 Q2 Q3 TC CET CR D0 D1 D2 D3 TC 74HCT161 PE Q0 Q1 Q2 Q3
2V 3 CC 1V 3 CC O
vO
O
t
t
vO
O
VCC/3
2VCC/3
vI
施密特触发器的应用举例：
vO1 VOH
VCC 8 4 vI
VCC
1
VOL o
R 7 vO2 vO1 VIC 0.01F
vI 2 V 3 CC 1 V 3 CC 0 vO1
VT_
VT+
vI
6 3 2 555 1 5
t
VOH 0 t
1 1.43 tPL tPH ( R1 2R2 )C
f
R1 R2 vC C
VCC 8 7 6 2 555 1 4 3 5 v
O
2V 3 CC 1V 3 CC O vO t
vC
0.01F
O
tPL
tPH t
4、用555定时器组成占空比可的调多谐振荡器
VCC RA R1 R2 RB R3 7 D1 6 vC 2 8 555 1 4 3 vO
1 V )电路处于稳态，输出为0; 3 CC
2.工作波形及输出脉宽的计算
VCC R 7 vC vI C 6 2 1 8 4 3 vO
O vC 2 3 VCC t vI
555
5 0.01F
O vO tW O
t
tw=RC1n3≈1.1RC
t
电路是否为可重复触发的单稳?
555组成的单稳态的应用: ①用555定时器组成可重复触发单稳
Q
J
SET
Q
K
CLR
Q
K
CLR
Q
K
CLR
Q
J
SET
Q
J
SET
Q
J
SET
Q
K
CLR
Q
K
CLR
Q
K
CLR
Q
1
CEP CP
J CP K
Y
CP
例4.（1）写出各触发器的激励方程状态方程。 （2）画出电路的时序图和状态转换图，并说明电路能否自启动。
CP
1
J1
K1 R D
Q1
1
J2 K2 R D
Q2
1
&
J3
Q3
1
K3 R
Q3
D
RD
RD
CP
例5. 试用JK触发器设计一个八进制异步加计数器。
J
SET
Q
J
SET