基于逻辑数字电路的抢答器设计_毕业论文
数字电路逻辑设计数字竞赛抢答器
数字电路逻辑设计数字竞赛抢答器数字电路逻辑设计数字竞赛抢答器是一种运用数字电路逻辑设计技术进行设计的一种设备，主要用于数字竞赛中抢答题目的工具。
抢答器是一种用于计分和判断答题先后顺序的设备，它可以快速而准确地确定哪一个选手先按下按钮进行抢答。
抢答器通常由两部分组成，即抢答按钮和显示屏。
当主持人提出问题后，选手可以按下按钮进行抢答，抢答器会通过显示屏显示哪一名选手先抢答成功。
在数字电路逻辑设计中，设计一个抢答器可以极大地增加抢答的公平性、效率和可靠性。
在数字电路逻辑设计过程中，首先需要确定需要使用的器件和电路图。
常用的器件包括电容、电阻、晶体管、门电路、计数器等。
通过组合不同的器件设计出适合抢答器的电路图，并进行仿真分析和实验验证。
在电路图设计的基础上，需要使用电路板进行布线和焊接，完成抢答器的硬件组装。
在抢答器的控制程序设计过程中，需要考虑到抢答器的各个功能模块及其之间的协作关系。
主要包括抢答计时器、选手编号显示及判断是否超时等功能。
程序控制的逻辑过程如下：首先，通过按下抢答按钮，触发抢答计时器开始计时；根据选手编号，显示选手编号；如果抢答成功，则通过闪烁信号或音乐提示方式告知主持人和其他选手，并计时结束；如果抢答超时，则根据超时者，显示超时选手的编号。
数字电路逻辑设计数字竞赛抢答器的性能稳定、操作简便、响应迅速、显示判断准确性高，非常适合用于各类比赛和考试中，如家庭智力大赛，校内校外比赛等。
随着数字电路逻辑设计技术的不断发展，抢答器将会更加多样化和精细化，为各类比赛活动提供更加智能、高效、创新的竞赛体验。
毕业设计——基于单片机的数字抢答器设计
题目名称基于单片机的数字抢答器设计数字抢答器由主体电路与扩展电路组成。
优先编码电路、锁存器、译码电路将参赛队的输入信号在显示器上输出；用控制电路和主持人开关启动报警电路，以上两部分组成主体电路。
通过定时电路和译码电路将秒脉冲产生的信号在显示器上输出实现计时功能，构成扩展电路。
经过布线、焊接、调试等工作后数字抢答器成形。
单片机体积小价格低，应用方便，稳定可靠。
单片机将很多任务交给了软件编程去实现，大大简化了外围硬件电路，使外围电路的实现简单方便。
单片机系统的硬件结构给予了抢答系统“身躯”，而单片机的应用程序赋予了其新的“生命”，使其在传统的抢答器面前具有电路简单、成本低、运行可靠等特色。
对于抢答器我们大家都知道那是用于选手做抢答题时用的，选手进行抢答，抢到题的选手来回答问题。
抢答器不仅考验选手的反应速度同时也要求选手具备足够的知识面和一定的勇气。
选手们都站在同一个起跑线上，体现了公平公正的原则。
关键字：单片机抢答电路显示电路报警电路一数字抢答器的概述及制作要求1.1 数字抢答器的概述1.2 设计任务与要求二单片机芯片的选择及抢答器方案2.1 单片机芯片的选择2.2 模块性能分析三硬件电路设计3.1 总体设计3.2 单片机最小系统电路3.3 显示电路的设计3.4 抢答电路的设计3.5 报警电路的设计四系统软件设计4.1 抢答器流程图4.2 中断程序4.3 按键模块的程序设计4.4 显示模块的程序设计五结束语六参考文献基于单片机的数字抢答器设计引言：单片机的发展史单片机诞生于20世纪70年代末，经历了SCM、MCU、SoC三大阶段。
1.SCM即单片微型计算机（Single Chip Microcomputer）阶段，主要是寻求最佳的单片形态嵌入式系统的最佳体系结构。
“创新模式”获得成功，奠定了SCM与通用计算机完全不同的发展道路。
在开创嵌式系统独立发展道路上，Intel公司功不可没。
2.MCU即微控制器（Micro Controller Unit）阶段，主要的技术发展方向是：不断扩展满足嵌入式应用时，对象系统要求的各种外围电路与接口电路，突显其对象的智能化控制能力。
数字抢答器(数字电路)-毕业设计论文
题目：数字抢答器毕业论文信息工程学院电子信息工程学号：020*******学生姓名：指导老师：起讫时间：一、摘要：数字抢答器由主体电路与扩展电路组成。
优先编码电路、锁存器、译码电路将参赛队的输入信号在显示器上输出；用控制电路和主持人开关启动报警电路，以上两部分组成主体电路。
通过定时电路和译码电路将秒脉冲产生的信号在显示器上输出实现计时功能，构成扩展电路。
经过布线、焊接、调试等工作后数字抢答器成形。
关键字：抢答电路定时电路报警电路时序控制SummaryThe figure vies for the answering device by the subject circuit and expands the circuit to make up . Have priority in code circuit , latch , decipher circuit and export the input signal of the entrant team on the display; Starting the warning circuit with the control circuit and host's switch, two the above-mentioned parts make up the subject circuit. Through timing circuit and decipher second signal function while outputs and realizes counting on the displaying that pulse produce circuit, form and expand the circuit. Through connect up , weld , debug figure vie for answering device take shape after the work.Key word：Vie for answering the circuit Timing circuit Warning circuitTime sequence controlling二、目录摘要 (Ⅰ)Abstract..........................................................................................Ⅱ<BR>一、引论 (1)三、实验部分1)、设计任务与要求1. 抢答器同时供8名选手或8个代表队比赛，分别用8个按钮S0 ~ S7表示。
基于PLC 设计的知识竞赛抢答器-毕业论文
本科毕业论文（设计）题目：知识竞赛抢答器PLC设计摘要随着我国经济和文化实业的发展，在很多公开竞争场合要求有公正的竞争裁决，诸如证券、股票交易及各种智力竞赛等，因此出现了抢答器。
最初的抢答器是由优先权编码器构成的逻辑电路，其运算速度慢，线路复杂，可靠性不高，功能也比较简单，特别是当抢答路数很多时，实现起来就更加困难。
因此，一种能够体现竞赛的公开、公平、公正性的知识竞赛抢答器成为一种需求。
本设计将以PLC为核心设计了系统结构图、程序指令、梯形图以及输入输出端子的分配方案，在保留了原始抢答器的基本功能的同时又增加一系列的实用功能并简化其电路结构，其将以其控制方便，灵活，只要改变输入PLC的控制程序，便可改变竞赛抢答器的抢答方案，从而使得竞赛不断完善其公平、公正性。
关键词：PLC；知识竞赛抢答器；七段数码器；IO分配bstractWith the development of our country economy and cultural industry,public competition requires a fair adjudgement in many occasions,such as securities and ruling stock trading and various intelligence contest etc, resulting in various responder. First vies to answer first is composed of priority encoder which is constiuted by logic circuit, the speed and reliability of it is not high and the circuit is complex, but the function is simple. especially when there are many responders, it is more difficult to achieve. Therefore, a responder to reflect a kind of openness, fairness and impartiality of the knowledge competition is a kind of demand occupations.The core of this design is based on PLC ,it is composed of system structure diagram, procedures, ladder-diagram and the allocation of input and output terminals,the design not only retains the basic function of the the original responder but increases a series of practical function and simplifies the circuit structure, it will be easy and flexible to its control, as long as change the PLC control procedures, you are able to change the program of the competition responder, making the competition fair and justice.Key words：PLC; The knowledge competition responder;7 digital device;IO distribution目录1 绪论 (4)1.3.1 PLC的简介 (6)1.3.2 PLC的用途 (6)1.3.3 PLC的特点 (7)1.3.4 PLC的分类 (9)2 整体方案的选择 (11)3 硬件电路设计 (15)3.4.1 LED数码管的结构及主要特性 (18)3.4.2 PLC与七段数码管方案选择 (19)3.4.3 PLC与七段数码管直接连接阻值计算 (20)3.4.4 外部硬件接线图 (21)4 软件设计 (23)5 总结 (35)致谢 (36)参考文献 (37)1 绪论1.1 课题研究背景目前国内外市场上已有很多类型的知识竞赛抢答器，其大致采用模拟电路、数字电路、单片机或者PLC芯片、计算机控制系统等四类产品。
基于逻辑数字电路的抢答器设计_毕业论文
毕业论文（设计）数字抢答器的研究、设计姓名高强学号33专业电气自动化系（院）信息工程学院指导教师昝国平2014年11月19日目录摘要 ................................................................................................................. 错误!未定义书签。
1 绪论 ............................................................................................................. 错误!未定义书签。
1.1课题研究的相关背景........................................................................ 错误!未定义书签。
1.2 选题的目的和意义........................................................................... 错误!未定义书签。
1.3 课题研究的内容............................................................................... 错误!未定义书签。
1.4 国内外研橶现状................................................................................ 错误!未定义书签。
1.5 抢答器目前存在的主要问题........................................................... 错误!未定义书签。
2 抢答器的系统概述........................................................................................ 错误!未定义书签。
智力竞赛抢答器逻辑电路设计
课题二智力竞赛抢答器逻辑电路设计一、简述智力竞赛是一种生动活泼的教育形式和方法，通过抢答和必答两种方式能引起参赛者和观众的极大兴趣，并且能在极短的时间内，使人们增加一些科学知识和生活知识。
实际进行智力竞赛时，一般分为若干组，各组对主持人提出的问题，分必答和抢答两种。
必答有时间限制，到时要告警，回答问题正确与否，由主持人判别加分还是减分，成绩评定结果要用电子装置显示。
抢答时，要判定哪组优先，并予以指示和鸣叫。
因此，要完成以上智力竞赛抢答器逻辑功能的数字逻辑控制系统，至少应包括以下几个部分。
1.计分、显示部分；2.判别选组控制部分；3.定时电路和音响部分。
二、设计任务和要求用TTL或CMOS集成电路设计智力竞赛抢答器逻辑控制电路，具体要求如下：1. 抢答组数为4组，输入抢答信号的控制电路应由无抖动开关来实现。
2. 判别选组电路。
能迅速、准确地判处抢答者，同时能排除其它组的干扰信号，闭锁其它各路输入使其它组再按开关时失去作用，并能对抢中者有光、声显示和呜叫指示。
3. 计数、显示电路。
每组有三位十进制计分显示电路，能进行加/减计分。
4. 定时及音响。
必答时，启动定时灯亮，以示开始，当时间到要发出单音调“嘟”声，并熄灭指示灯。
抢答时，当抢答开始后，指示灯应闪亮。
当有某组抢答时，指示灯灭，最先抢答一组的灯亮，并发出音响。
也可以驱动组别数字显示（用数码管显示）。
回答问题的时间应可调整，分别为10s、20s、50s、60s或稍长些。
4.主持人应有复位按钮。
抢答和必答定时应有手动控制。
三、可选用器材1. 通用实验底板2. 直流稳压电源3. 集成电路：74LS190、74LS48、CD4043、74LS112及门电路4. 显示器：LCD5011-11、CL002、发光二极管5. 拨码开关（8421码）6. 阻容元件、电位器7. 喇叭、开关等四、设计方案提示1. 复位和抢答开关输入防抖电路，可采用加吸收电容或RS触发器电路来完成。
毕业设计(论文)-基于vhdl的数字是竞赛抢答器的设计与实现[管理资料]
![毕业设计(论文)-基于vhdl的数字是竞赛抢答器的设计与实现[管理资料]](https://img.taocdn.com/s3/m/d82a6105f61fb7360a4c65d8.png)
基于VHDL的数字式竞赛抢答器的设计与实现--抢答、计分和报警完成日期：指导教师签字：答辩小组成员签字：基于VHDL的数字式竞赛抢答器的设计与实现——抢答、计分和报警摘要抢答器作为一种电子产品，早已广泛应用于各种智力竞赛和知识竞赛场合，是竞赛问答中一种常用的必备装置电路结构形式多种多样。
本设计使用VHDL语言设计一个四路数字竞赛抢答器系统。
VHDL是一种全方位的硬件描述语言，几乎覆盖了以往各种硬件描述语言的功能，整个自顶向下或自底向上的电路设计过程都可以用VHDL来完成。
本文阐述了EDA 的概念和发展、VHDL 语言的优点和语法结构并分析讲解了四路数字竞赛的各模块的功能要求、基本原理以及实现方法。
本系统的设计就是采用VHDL硬件描述语言编程，，其采用的模块化、逐步细化的设计方法有利于系统的分工合作，并且能够及早发现各子模块及系统中的错误，提高系统设计的效率。
抢答器的主要功能模块是是：1、对第一抢答信号的鉴别和锁存功能；2、计分功能。
3、数码显示；4、答题限时功能。
在本设计主要讲述抢答、计分和警告的功能。
关键词: 抢答器；EDA ；VHDLBased on VHDL for Digital Competition Vies to Answer First theDesign andImplementation-Vies to AnswerFirst, Scoring and Call the PoliceAbstractResponder is a kind of electronic products, has been widely used in all kinds of intelligence competition and knowledge contests occasions, is contest answers must have a common device circuit structure forms.The design of the use of VHDL language design a four way race responder digital is a full range of hardware description language, covering almost the past various hardware description language function, the top-down or bottom-up circuit design process can use VHDL to paper expounds the concept and the development of EDA, VHDL language advantages and grammatical structure and Analysis on the four digital competition each module functional requirements, principle and implementation design of this system is the use of VHDL hardware description language, based on platform compilation and simulation to achieve, the modular, stepwise refinement design method is helpful for system of division of labour, and early identification of each module and the system error, improve the efficiency of system to answer first the main function module is: 1, the first vies to answer first the differential signal and latch function; 2, score 3, a digital display; 4, the answer time limit this design is mainly about answering, scoring and warning function.Key words: responder; EDA; VHDL目录1 绪论 02 总体设计方案 (1)3 设计平台的描述 (2)EDA的概述 (2)VHDL语言特点描述 (3)设计平台Q UARTUS II (4)4 抢答器各部分的设计描述及仿真波形 (6)抢答鉴别、计分和报警模块的设计 (6)抢答鉴别模块设计 (6)报警模块设计 (7)计分模块的设计 0其他模块的设计 0译码模块的设计 0定时模块的设计 0动态显示模块的设计： (2)5 总结 (3)参考文献 (4)致谢 (4)附录源代码 (5)1 绪论随着集成技术的发展，尤其是中、大规模和超大规模集成电路的发展，数字电子技术的应用越来越多地渗透到国民经济的各个部门，目前数字电子技术已经广泛应用于计算机、自动控制、电子测量仪表、电视、雷达、通信等各个领域。
基于逻辑数字电路的抢答器设计_许成鑫
科技·探索·争鸣科技视界Science &Technology Vision科技视界1课题研究的相关背景抢答器在当下各种比赛中是非常受欢迎的一种设备，它可以快速有效的辨别出最先抢答到的选手。
在早期，抢答器的组成很简单，只有几个三极管，可控硅和发光管等，辨认哪个选手优先抢到主要是通过发光管来辨别。
而现在的抢答器，大部分是利用了单片机或是数字集成电路，并新添了许多功能，比如如选手号码显示、抢按前或抢按后的计时、选手得分显示等功能。
随着科技的发展，现在的抢答器有着数字化，智能化的方向发展，这就必然提高了抢答器的成本。
鉴于现在小规模的知识竞赛越来越多，操作简单，经济实用的小型抢答器必将大有市场。
因此，我选择简易逻辑数字抢答器这一课题。
2抢答器的工作原理简介抢答器的构造，它包括主电路和扩展的电路由两部分组成。
主电路完成基本抢答功能，当玩家按下抢答键之后，可以显示参赛者的编号，同时阻止输入的电路，阻止其他选手的回答。
扩大的电路测试数字的工作。
它的工作原理：启动装置后，主持人将开关拨到到"清除"的状态、抢答器被禁用，编号显示器关闭设置计时器显示的时间；主持人将开关换到“开始”状态，宣布“开始”抢答后。
计时器开始倒计时，扬声器发出声音提示。
参赛者在一个预定的时间期间在抢答时，抢答器完成:优先判断，编号锁存，编号显示，扬声器提示。
一轮抢答之后，定时器停止，此时，禁止二次抢答、定时器显示剩余时间。
如果答案必须再次再一次，由主持人，“清除”和“开始”的切换。
3抢答器的工作过程如果想调节抢答时间或答题时间,按“加一”键或“减一”键进入调节状态,此时会显示现在设定的抢答时间或回答时间值,如想加一秒按一下“加1s ”键,如果想减一秒按一下“减1s ”键，时间LED 上会显示改变后的时间，调整范围为0~99s,0s 时再减1s 会跳到99，99s 时再加1s 会变到0s 。
主持人按“抢答开始”键，会有提示音，并立刻进入抢答倒计时（预设15s 抢答时间），如有选手抢答，会有提示音，并会显示其号数并立刻进入回答倒计时（预设10s 抢答时间），不进行抢答查询，所以只有第一个按抢答的选手有效。
抢答器毕业设计论文
2.设计输入
设计输入是将所设计的系统或电路以开发软件要求的某种形式表示出来，并输入给开发工具[4]。最常用的方法有以下两种。
（1）原理图输入方式
这是FPGA设计的基本方法之一，几乎所有的设计环境都提供使用原理图输入方式。这种输入方式是利用元器件库直接画出原理图。这种方法直观、易用，但移植性较差。
可编程逻辑块CLB是FPGA实现用户功能的基本逻辑单元。构成CLB的基础是逻辑单元LC（Logic Cell），一个LC中包括4个输入LUT、进位及控制逻辑和一个D触发器。
智力竞赛抢答器逻辑电路设计(1)
智力竞赛抢答器逻辑电路设计(1)智力竞赛抢答器是一种智能化的电子竞赛设备，可用于各种竞赛场合，比如学校的智力竞赛、电视节目的抢答环节等。
本文将介绍智力竞赛抢答器的逻辑电路设计。
一、总体设计思路智力竞赛抢答器采用数字电路设计，由主控芯片、按键模块、显示模块和声音提示模块等组成。
其总体设计思路如下：1. 按下按钮后，主控芯片接收到按键信号，停止计时，在显示屏上显示该答题者的编号，并发出声音提示。
2. 当有多个人同时按下按钮时，主控芯片将优先响应第一个按下按钮的人，忽略后续按下的人。
3. 主控芯片能够根据比赛规则，提前设置赛制、抢答时间等参数。
4. 显示屏能够显示当前有没有人抢答成功、哪位选手抢答成功、以及还有多长时间可以抢答等信息。
5. 抢答结束后，主控芯片将输出该选手的编号和得分，作为最终比赛成绩的一部分。
二、电路设计详解1. 主控芯片本抢答器采用AVR单片机ATmega16作为主控芯片。
优点是具有较强的计算能力、内置多个计数器和定时器，并且非常稳定可靠。
2. 按键模块按键模块由多个按钮和一个脉冲滤波电路组成。
脉冲滤波电路主要是为了防止按钮松动或者多次按下导致重复触发信号。
当有人按下按钮时，脉冲滤波电路会产生一个稳定的脉冲信号，经过扫描程序把当前按下的按钮编号记录到单片机中。
3. 显示模块本抢答器采用4位8段共阳数码管显示屏，它可以显示十进制数码、英文字母和符号。
显示模块需要与单片机进行通讯，通过数码管上的控制引脚来控制显示内容。
单片机通常采用借助集成芯片74HC595实现数码管的位选和段选。
声音提示模块是指按下按钮后，发出的“嘀嘀”声。
本抢答器采用5V蜂鸣器来实现，当单片机检测到有人按下按钮时，就会输出一个脉冲信号，让蜂鸣器发出声音。
5. 电源模块电源模块是整个抢答器电路的基础，它需要为单片机、显示器和按钮提供稳定的电源。
本抢答器采用直流5V电源输入，可以通过电池、USB接口、电源适配器等供电方式。
数字电路抢答器论文设计
电子电路设计实践设计题目：直流稳压电源设计系别：电气工程学院专业：电子信息工程班级：2011级1 班姓名：腾伟峰学号：201151746 指导教师：张全禹时间：2013年3月17日绥化学院电气工程学院数字抢答器一、任务和要求1．任务：数字抢答器允许在规定的时间内进行抢答,可以用数码管显示抢答者的序号,并配有相应的灯光指示.对犯规的抢答者,除用灯光报警外,还应显示出犯规者的序号,若规定抢答时间已过,要求告示任何输入的抢答信号均无效,除非重新下达抢答命令.2.要求:本次实习要求完成一个可供四名选手进行比赛的数字抢答器(1).四名选手编号为1、2、3、4。
其中各有一个抢答按钮和一个指示灯，够进行抢答的按钮和指示灯和选手一一对应。
(2).给主持人一个控制开关，可以控制开始抢答和倒计时开始、系统清零。
(3).抢答器要求具有锁存功能：在主持人没有按开关时，如果有人抢答，显示抢答者的编号，同时与他对应的灯和禁报灯同时亮，统锁存，其他人在抢答无效；在主持人按下开关，抢答开始时，倒计时开始，最先抢答者也显示其编号，其对应的灯也亮，系统锁存，倒计时也停止，直到主持人清零为止。
(4).如果在主持人按下按钮，倒计时到0时仍然没有人抢答，此次抢答无效，主持人清零重新开始；如果有人抢答显示其编号，其对应的灯和警报灯同时亮起，系统锁存，直到主持人清零为止。
(5).该系统的脉冲是由555电路供给，倒计时也是1HZ的脉冲递减，作为计时器的CP信号。
(6).选作：不仅能显示抢答者的序号，并能显示抢答次序.二、总体方案选择1．电路由脉冲产生电路、计时工作电路、锁存电路和显示部分电路组成。
在主持人没有按下开关时，如果有人抢答，其信号灯发亮，锁存器将电路锁定，这就是违规抢答，抢答无效，主持人清零，重新开始抢答；当正常抢答时，主持人按下开关后，由555电路产生CP信号，输入到计时器，计时器（9秒倒计时）开始倒计时，若一直到0也没有人抢答，则主持人清零重新开始；若还没有到0时有选手抢答，则锁存器锁定电路，并且把“0”信号传给计时器，使计时器保持，显示电路显示选手的编号，而其它选手再抢答已经无效，这样就完成了一次正常抢答。
四路抢答器毕业论文
仿真课程设计题目：四路抢答器设计系别：电子工程系专业：计算机控制技术*名：***学号：**********指导教师：***2012.11.29一、设计目的1、学习数字电路中的优先编码器、锁存器、译码器、数据显示管的综合应用。
2、熟悉抢答器的工作原理3、了解数字系统设计，调试及故障排除方法。
二、设计要求1、四组参赛者进行抢答，当抢答组按下抢答按钮时，抢答器能准确的判断出抢答者。
2、抢答器应具有互锁功能，及某组抢答后能自动封锁其他各组进行抢答。
3、抢答器应具有限时功能，及限制抢答时间、答题时间等，要求显示时间数据。
4、系统具有一个总的复位开关。
三、电路的总体结构1、电路的总体原理框图2，单元电路设计(1)抢答电路设计设计电路如图所示。
电路选用优先译码器4511 来完成。
该电路主要完成两个功能：一是分辨出选手按键的先后，并锁存优先抢答者的编号，同时译码显示电路显示编号（显示电路采用七段数字数码显示管）；二是禁止其他选手按键，其按键操作无效。
（2）定时器设计节目主持人根据抢答器的难易程度，设计一次抢答的时间，通过预置时间电路对计数器进行预置。
你由时钟产生电路提供。
按键弹起后，计数器开始减法计数工作，并将时间显示在共阴极七段数码显示管DPY_7-SEG 上，当有人抢答时，停止计数并显示此时的倒计时时间；如果没有人抢答，且倒计时时间到时，输出低电平到时序控制电路，控制报警电路报警，同时以后选手抢答无效。
当设定的抢答时间到，无人抢答时，扬声器发声，定时和定时电路停止工作。
四人抢答器电路原理及设计1、设计方案抢答器具有锁存、定时、显示和报警功能。
即当抢答开始后，选手抢答按动按钮，锁存器锁存相应的选手编码，同时用LED数码管把选手的编码显示出来，并且开始抢答时间的倒计时，同时用LED 数码管把选手的所剩抢答时间显示出来。
而在选手按键抢答以及抢答时间倒计时到时的时候都有报警以提醒主持人和选手。
抢答时间设定9秒，报警响声持续1秒。
基于逻辑数字电路的抢答器设计毕业设计
毕 业 设 计
机和电脑配合起来，电脑再和投影仪配合起来，利用专门研发的配套的
抢答器软件，可以十分完美的表现抢答的气氛。 抢答器作为一种电子产品，早已广泛应用于各种智力和知识竞赛场
合，但目前所使用的抢答器有的电路较复杂不便于制作,可靠性低，实现 起来很困难；有的则用一些专用的集成块 ,而专用集成块的购买又很困 难。而我所设计的多功能抢答器——简易逻辑数字抢答器具有电路简单， 元件普通 ,易于购买等优点,很好地解决了制作者制作困难和难于购买的 问题。在国内外已经开始了普遍的应用。
通研究并在设计后发现，采用数字电路技术设计的抢答器与目前常用的 抢答器相比，首先，电路连接简单，因为大多数功能单元都能通过数字电路 完成。其次，工作性能可靠，抗干扰能力优于目前抢答器。所以本研究是一 个实用的工程设计，具有创新性。
精选PPT
5
毕 业 设 计
1.4 国内外研究现状
随着我国抢答器市场的迅猛发展，与之相关的核心生产技术应用与 研发必将成为业内企业关注的焦点。技术工艺，是衡量一个企业是否具 有先进性，是否具备市场竞争力，是否能不断领先于竞争者的重要指标 依据。了解国内外抢答器生产核心技术的研发动向、工艺设备、技术应 用及趋势对于企业提升产品技术规格，提高市场竞争力十分关键。目前 市场上抢答器种类繁多，功能各异，价格差异也很大。那么选择一款真 正适合的抢答器就非常重要。
精选PPT
4
毕 业 设 计
1.3课题研究的内容
本系统采用模块化设计智能抢答器，在抢答比赛中广泛应用，各组分别 有一个抢答按钮。主持人有开始和结束、复位键。在后台主持人可以修改， 抢答时间和选手回答问题的时间设置，如原始状态下抢答时间为15s，回答问 题时间为30s。通过加键和减键修改上述时间，改完后结束键确定。新时间开 始有效，主持人按键开始后，选手开始抢答为有效，数码显示屏显示抢答时 间倒计时和选手号，在最后五秒扬声器发生提示。如果主持人没有按下开始 键而选手就抢答视为犯规，数码显示屏显示犯规者的代号，扬声器持续发生。 主持人可按键结束，新一轮抢答开始。
智力竞赛抢答器逻辑电路设计1
智力竞赛抢答器逻辑电路设计1智力竞赛抢答器逻辑电路设计是一项旨在设计一种电路，具有能够在智力竞赛等场合使用的快速抢答的功能。
该电路的设计需要考虑到其工作的可靠性、快速性、精确性等方面，并具有一定的实用性。
设计思路：智力竞赛抢答器逻辑电路的设计要从以下几个方面入手：输入信号的检测和处理、计时器的设计、信号输出的控制。
1. 输入信号的检测和处理在智力竞赛时，选手的手速和反应速度是非常重要的因素，电路的设计需要考虑如何快速地将选手按下按钮的信号捕捉到并处理。
我们可以使用双稳态触发器作为输入信号检测的基础电路。
当选手按下按钮时，通过按钮上的电容原理，会使得信号的电平变化，触发双稳态触发器将输入信号变为高电平。
当第一个选手按下了按钮之后，会产生一个高电平信号被捕捉到。
为了避免抢答器出现一次击鸣，同时进行多次计时的情况发生，我们需要对信号进行去反跳处理。
我们可以在双稳态触发器输出端后面添加一个RC滤波电路，将输入信号做进一步处理，将短时间内的信号波动滤去。
2. 计时器的设计为了保证抢答器计时的精确性，我们需要使用高速计数器作为计时基础电路。
当电路检测到选手按下按钮后，即会触发计时器开始进行计时，并输出计时结果。
计时器的计时范围可以根据不同的比赛需求进行设置，一般设为30秒左右。
当第一个选手抢答成功后，即需要停止计时器的计时，并将计时结果通过信号输出电路进行输出。
为了避免第二个选手误抢，我们需要添加一个延迟开关，在选手按下按钮后的一定时间内才允许第二个选手进行抢答。
3. 信号输出的控制当选手抢答成功后，其抢答的结果需要通过信号输出电路进行输出，这时我们需要使用锁存器或寄存器进行存储。
当第一个选手抢答成功后，其抢答时间将被锁存起来，并输出到屏幕上，同时触发音响输出计时器停止计时的信号。
在比赛系统中，可以根据实际需求将输出信号连接到屏幕、扬声器等外部设备上。
总结：智力竞赛抢答器电路的设计涉及到输入信号的检测和处理、计时器的设计以及信号输出的控制等多个方面。
智力竞赛抢答器逻辑电路设计
智力比赛抢答器逻辑电路设计一、抢答器的简要智力比赛是一种生动开朗的教育形式和方法，经过抢答和必答两种方式能惹起参赛者和观众的极大兴趣，而且能在极短的时间内，令人们增添一些科学知识和生活知识。
实质进行智力比赛时，一般分为若干组，各组对主持人提出的问题，分必答和抢答两种。
必答有时间限制，到时要告警，回答下列问题正确与否，由主持人鉴识加分仍是减分，成绩评定结果要用电子装置显示。
抢答时，要判断哪组优先，并予以指示和鸣叫。
二、抢答器的任务与要求设计要求：每组设置一个抢答器按钮，供抢答者使用。
电路拥有第一抢答信号鉴识和锁存功能。
在主持人将系统复位并发出抢答指令后，若抢答者按动抢答开关，则该组指示灯亮并组别鉴识显示电路显示抢答者的组别，同时扬声器发出“嘀 - 嘟”的双响，音响连续 2-3S。
电路具备自锁功能，使别组的抢答器开关不起作用。
设计任务：此题的根本任务是正确鉴识第一抢答者的信号并将其锁存。
实现这功能可用触发器或锁存器等。
在获得第一信号后应当将其电路的输出封闭，使其余组的抢答信号无效。
同时还一定注意，第一抢答信号一定在主持人发出抢答命令后才有效，不然应视为提早抢答而犯规。
当电路形成第一抢答信号之后， LED 显示组电路显示其组别。
还可鉴识出的第一抢答信号控制一个拥有两种工作频次互换变化的音频振荡器工作，使其推进扬声器发出响音，表示该题抢答有效。
三、设计方案用 TTL 或 CMOS集成电路设计智力比赛抢答器逻辑控制电路，详细要求以下：1.抢答组数为 4 组，输入抢答信号的控制电路应由无颤动开关来实现。
2.鉴识选组电路。
能快速、正确地判处抢答者，同时能清除其余组的扰乱信号，闭锁其余各路输入使其余组再按开关时失掉作用，并能对抢中者有光、声显示和呜叫指示。
3.计数、显示电路。
每组有三位十进制计分显示电路，能进行加/ 减计分。
4.准时及音响。
必答时，启动准时灯亮，以示开始，当时间到要发出单音调“嘟”声，并熄灭指示灯。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
毕业论文（设计）数字抢答器的研究、设计姓名高强学号1011120333专业电气自动化系（院）信息工程学院指导教师昝国平2014年11月19日目录摘要 (1)1 绪论 (2)1.1课题研究的相关背景 (2)1.2 选题的目的和意义 (2)1.3 课题研究的容 (3)1.4 国外研橶现状 (4)1.5 抢答器目前存在的主要问题 (4)2 抢答器的系统概述 (5)2.1 系统的主要功能简介 (5)2.2抢答器的工作原理简介 (5)2.3 抢答器系统的需求分析 (6)2.4 抢答器的工作流程 (6)2.5 抢答器的工作过程 (8)3抢答器的电路设计 (8)3.1抢答器的总体结构 (8)3.2优先判断与编号锁存电路 (9)4抢答器的单元电路设计 (10)4.1抢答器设计中的优先编码电路 (11)4.2抢答器设计中的定时电路 (12)4.3抢答器设计中的报警电路 (12)4.4抢答器设计中的时序控制电路 (12)4.5七段显示译码器与数码管 (14)4.6抢答器的优点及组成 (15)4.7本章小结 (15)5总结与展望 (16)辞 (18)参考文献 (19)摘要随着科学技术的不断发展，促使人们学科学、学技术、学知识的手段多种多样。
抢答器作为一种工具，已广泛应用于各种智力和知识竞赛场合。
但抢答器的使用频率较低，且有的要么制作复杂，要么可靠性低，减少兴致。
做为一个单位若专购一台抢答器虽然在经济上可以承受，但每年使用的次数极少，往往因长期存放使（电子器件的）抢答器损坏，再购置的麻烦和及时性就会影响活动的开展,因此设计了本抢答器。
数字抢答器由主体电路与扩展电路组成。
优先编码电路、锁存器、译码电路将参赛队的输入信号在显示器上输出；用控制电路和主持人开关启动报警电路，以上两部分组成主体电路。
通过定时电路和译码电路将秒脉冲产生的信号在显示器上输出实现计时功能，构成扩展电路。
关键字：抢答电路定时电路报警电路时序控制1 绪论1.1课题研究的相关背景当今的社会竞争日益激烈，选拔人才，评选优胜，知识竞赛之类的活动愈加频繁，而在竞赛中往往分为几组参加，这时针对主持人提出的问题，如果要是让抢答者用举手等方法，这在某种程度上会因为主持人的主观误断造成比赛的不公平性。
比赛中为了准确、公正、直观地判断出第一抢答者，这就要有一种抢答设备作为裁判员，这就必然离不开抢答器。
抢答器是一种应用非常广泛的设备，在各种竞赛、抢答场合中，它能迅速、客观地分辨出最先获得发言权的选手。
早期的抢答器只由几个三极管、可控硅、发光管等组成，能通过发光管的指示辩认出选手。
现在大多数抢答器均使用单片机或数字集成电路，并增加了许多新功能，如选手显示、抢按前或抢按后的计时、选手得分显示等功能。
随着科技的发展，现在的抢答器有着数字化，智能化的方向发展，这就必然提高了抢答器的成本。
鉴于现在小规模的知识竞赛越来越多，操作简单，经济实用的小型抢答器必将大有市场。
因此，我选择简易逻辑数字抢答器这一课题。
简易逻辑数字抢答器由主体电路与扩展电路组成。
优先编码电路、锁存器、译码电路将参赛队的输入信号在显示器上输出；用控制电路和主持人开关启动报警电路，以上两部分组成主体电路。
通过定时电路和译码电路将秒脉冲产生的信号在显示器上输出实现计时功能，构成扩展电路。
1.2 选题的目的和意义通过这次课程设计,了解简单多功能数字电路抢答器的组成原理，初步掌握数字电路抢答器的调整及测试方法，提高思考能力和实践能力。
同时通过本课题设计，巩固已学的理论知识，建立逻辑数字电路的理论和实践的结合，了解多功能抢答器各单元电路之间的关系及相互影响，从而能正确设计、计算定时计数的各个单元电路。
初步掌握多功能抢答器的调整及测试方法。
本论文通过参考大量文献对抢答器的工作原理做了系统介绍，通过详细的调查和权威技术资料及相关情报的收集，为学校等单位举行的简单的抢答活动提供了简单设计思路，对于企业了解抢答器产品生产技术及其发展状况十分有益。
1.3 课题研究的容本系统采用模块化设计智能抢答器，在抢答比赛中广泛应用，各组分别有一个抢答按钮。
主持人有开始和结束、复位键。
在后台主持人可以修改，抢答时间和选手回答问题的时间设置，如原始状态下抢答时间为15s，回答问题时间为30s。
通过加键和减键修改上述时间，改完后结束键确定。
新时间开始有效，主持人按键开始后，选手开始抢答为有效，数码显示屏显示抢答时间倒计时和选手号，在最后五秒扬声器发生提示。
如果主持人没有按下开始键而选手就抢答视为犯规，数码显示屏显示犯规者的代号，扬声器持续发生。
主持人可按键结束，新一轮抢答开始。
通过研究并在设计后发现，采用数字电路技术设计的抢答器与目前常用的抢答器相比，首先，电路连接简单，因为大多数功能单元都能通过数字电路完成，第二，工作性能可靠，抗千扰能力优于目前抢答器。
所以本研究是一个实用的工程设计，具有创新性。
本论文章节的结构和容如下:第一章：绪论。
简要䫋绍了抢答器的发展现状;说明了本课题研究的容.第二狠：抢答器系统概述。
诰明了抢答器的工作过程和主要功能，并定下了本课题要达到的设计目标。
第三章：抢答器的电路的设计。
简单概述了本课题的总体廓构。
第四章：抢答器的单元电路设计。
详细描述了本课题各单元电路的设计。
结论：总练诮题设计，指出设计中的一些问题，提出改善的意见，并展望抢答器的未来设计。
后其只有数码或指示灯显示，没有语音提示。
本课题就是为了解决以上3个问题，设计了八路抢答器。
1.4 国外研橶现状随着䈑国抢答器市场的迅猛发展，与之相关的核心生产技术应用与研发必将成为业企业关注的焦点。
技术工艺，是衡量一个企业是否具有先进性，是否具备市场竞争力，是否能不断领先于竞争者的重膁指标侙据。
了解国外抢答周生产核心技术的研发动向、工艺设备、技术应用及趋势对于企业提升产品技术规格，提高市场竞争力十分关键。
目前市场上抢答器种类繁多，功能各异，价格差异也很夦。
那么选择一款真正适合的抢答器就非常重要。
抢答器一般分为电子抢答器和电脑抢答器。
电子抢答器的中心构造一般都是由䊢答器由数字电子集成电路组成，가搭配的配件不同又分为，非语音非莰分抢答器和语音记分抢答器。
非语音记分抢答器构造很简单，就是一个抢答器的主机和一个抠答按钮组成，在抢答过程中选手是没有记分的显示屏。
语音记分抢答器是由一个抢答器的主机、主机的显示屏以及选手的记分显示屏等构成，具有记分等功能。
电子抢答器多适用于学校和企事业单位举行的简单犄抢答活动。
电脑抢答器又分为无线电脑抢答器和有纾电脑抢答器。
无线电脑抢答器的构成是由：主机和抢答器专用的软件和无线按钮。
无线电脑抢答器利用电脑和投影仪，可以把抢答气氛活跃起来，一般多使用于电台穉大型的活动。
有线电脑抢祔器也是由主机和电脑配合起来，电脑再和投影仪配合起来，利用专门研发的配套的悢答器软件，可以十分完美的表现抢答的气氛。
抢答器作为一种电孀产品，早已广泛应用于各种智力和知识竞赛场合，佄目前所使用的抢答器有的电路较复杂不便于制作,可靠性低，实现起来很困难；有的则用一些专用的集成块,而专用雄成块的购买又很困难。
而我所设计的多功能抢答器——简易逻辑数字抢答器具有电路简单，元件普通,易于购买等优点,很好地解决了制作者制作困难和难于购的问题。
在国外已经开始了普遍的应用。
1.5 抢答器目前存在的主要问题随着改革开放事业的不断深入，促使人们学科学、学技术、学知识的手段多种多样，抢答器作为一种工具，已广泛应用于各种智力和知识竞赛场合。
但抢答器的使用频率校低，且有的要么制作复杂，要么可靠性低，减少兴致。
作为一个单位若专购一台抢答器虽然在经济上可以承受，但每年使用的次数极少，往往因长期存放使（电子器件的）抢答器损坏，再购置的麻烦和及时性就会影响活动的开展。
目前多数抢答器存在3个不足之处：首先，现场线路连接复杂。
因为每个选手位于抢答现场的不同位置，每个选手与控制台之间要有长长的连接线。
选手越多，连接线就越多、越乱，这些连接线不仅影响了现场的美观，而且降低了抢答器的可靠性，增加了安装的难度，甚至影响了现场人员的走动。
其次，电路复杂。
因为简单逻辑电路只完成处理、计时、数据运算等功能，其它功能如选手的识别、译码、计分显示等仍只能通过数字集成电路完成。
采用简单逻辑电路扫描技术识别选手抢按时，电路的延迟时间较大。
最后，容易出现选手抢按成功现象。
2 抢答器的系统概述2.1 系统的主要功能简介电子抢答器的主要功能有如下六点：1. 抢答器同时供8名选手或8个代表队比赛，分别用8个按钮S0 ~ S7表示。
2. 设置一个系统清除和抢答控制开关S，该开关由主持人控制。
3. 抢答器具有锁存与显示功能。
即选手按动按钮，锁存相应的编号，并在LED数码管上显示，同时扬声器发出报警声响提示。
选手抢答实行优先锁存，优先抢答选手的编号一直保持到主持人将系统清除为止。
4. 抢答器具有定时抢答功能，且一次抢答的时间由主持人设定（如30秒）。
当主持人启动"开始"键后，定时器进行减计时，同时扬声器发出短暂的声响，声响持续的时间0.5秒左右。
5. 参赛选手在设定的时间进行抢答，抢答有效，定时器停止工作，显示器上显示选手的编号和抢答的时间，并保持到主持人将系统清除为止。
6. 如果定时时间已到，无人抢答，本次抢答无效，系统报警并禁止抢答，定时显示器上显示00。
2.2抢答器的工作原理简介如图1所示为抢答器的结构框图，它由主体电路和扩展电路两部分组成。
主体电路完成基本的抢答功能，即开始抢答后，当选手按动抢答键时，能显示选手的编号，同时能封锁输入电路，禁止其他选手抢答。
扩展电路完成检测数码管工作情况。
其工作原理为：接通电源后，主持人将开关拨到"清除"状态，抢答器处于禁止状态，编号显示器灭灯，定时器显示设定时间；主持人将开关置于"开始"状态，宣布"开始"抢答器工作。
定时器倒计时，扬声器给出声响提示。
选手在定时时间抢答时，抢答器完成：优先判断、编号锁存、编号显示、扬声器提示。
当一轮抢答之后，定时器停止、禁止二次抢答、定时器显示剩余时间。
如果再次抢答必须由主持人再次操作"清除"和"开始"状态开关。
图1 抢答器结构框图2.3 抢答器系统的需求分析1、在抢答中，只有开始后抢答才有效，如果在开始抢答前抢答为无效。
2、抢答限定时间和回答问题的时间可是在1～99s设定。
3、可以显示是哪位选手有效抢答和无效抢答，正确按键后有音乐提示。
4、抢答时间和回答问题时间倒记时显示，时间完后系统自动复位。
5、按键锁定，在有效状态下，按键无效非法。
2.4 抢答器的工作流程抢答器的基本工作原理:在抢答竞赛或呼叫时，有多个信号同时或不同时送入主电路中，抢答器部的寄存器工作，并识别、记录第一个，同时部的定时器开始工作，记录有关时间并产生超时信号。