第四代微电子封装技术—TVS技术及其发展精选全文

可编辑修改精选全文完整版
第四代微电子封装技术—TVS技术及其发展
随着微电子制造由二维向三维发展，三维芯片堆叠的封装方式成为发展的必然方向。

但是使用传统金线键合的三维电路封装技术不仅会占用大量空间，同时会增加能耗、降低运行速度。

因此，可实现芯片直接互联的TSV技术孕育而生。

TSV技术可以使微电子封装达到最密连接，三维尺寸达到最小；同时TSV技术降低了连接长度，可有效降低芯片能耗，提高运行速度。

在DRAM芯片制造中使用TSV技术可以使IC器件的性能大幅度提高，其中基于TSV技术开发的混合存储立方体（HMC）可以使存储器性能提高20倍，而体积和能耗缩小到原有1/10。

但由于TSV技术本身的缺点使其商业化过程步履艰难。

而TSV技术最大的缺点还是在于成本太高。

标签：微电子封装；TSV；金属化；键合；DRAM
引言
自1965年“摩尔定律”[1]提出以来，微电子器件的密度几乎沿着“摩尔定律”的预言发展。

到了今天，芯片特征尺寸达到22nm，再想通过降低特征尺寸来提高电路密度不仅会大幅提高成本，还会降低电路的可靠性。

为了提高电路密度，延续或超越“摩尔定律”，微电子制造由二维向三维发展成为必然。

其方法之一就是将芯片堆叠以后进行封装，由此产生了三维电路封装技术（3D IC packaging）。

三维电路封装技术中，芯片电极是通过金线键合的技术来实现电路的导通。

如图1a所示，随着芯片叠层的增加，键合金线将占用大量的空间。

同时由于连接的延长使得电路能耗升高、速度降低。

因此，业界需要一种方法，能够使得硅芯片在堆叠的同时实现电路的导通，从而避免采用硅芯片以外的线路连接。

传统半导体工艺主要是针对硅圆片表明进行加工并形成电路，而要实现硅芯片上下层之间的连接，需要一种能贯通硅芯片的加工工艺，即TSV技术（图1b）。

早在1958年，半导体的发明人William Shockley，在其专利中就提到过硅通孔的制备方法[2]。

而TSV（through-silicon via）工艺的概念在1990年代末才提出，香港应用技术研究院和台湾半导体制造公司于1998年申请相关美国专利[3，4]，而关于TSV技术最早的论文发表于2000年[5]。

相比传统金线键合，TSV技术不仅能减少金线所占用的平面尺寸，由于减少了金线焊点使得Z轴方向达到最密连接，三维尺寸达到最小；同时TSV技术降低了连接长度，可有效降低芯片能耗，提高运行速度。

（a）金线键合技术（b）TSV技术
TSV制造工艺分以下几个步骤，分别是：通孔制造，绝缘层、阻挡层制备，通孔金属化，芯片减薄和键合。

总得来说TSV技术难度远大于传统金线键合技术。

1.1 TSV孔制造
虽然TSV称为硅通孔技术，但是在加工过程中大多数是对盲孔进行加工，只有在其后减薄阶段打磨芯片底部，露出填充金属，才使得孔成为真正的通孔。

TSV工艺的第一步就是盲孔的制造（图2a）。

TSV的盲孔制造有三种方法，分别是干法刻蚀、湿法刻蚀和激光钻孔。

干法刻蚀是使用等离子气体轰击材料表面达到刻蚀效果的方法；而湿法刻蚀是使用化学溶剂来刻蚀材料表面。

相比之下干法刻蚀具有刻蚀速率高、方向性好，可以制造大深宽比的孔、刻蚀速率可控性强等优点，但是相对成本较高，总得来说干法刻蚀是通孔制造中最常用的方法[6]。

而激光打孔加工速率更高，但是由于热损伤使得通孔的精度下降，因此使用较少。

1.2 绝缘层、阻挡层制备
如图2 b所示，由于Si是半导体，通常在Si基体上沉积金属前都需要制备一层绝缘层，绝缘层为SiO2或SiNx，通过增强等离子体化学气相沉积（PECVD）方法制备。

另外为了防止金属扩散进入基体，还需要在绝缘层上制备一层阻挡层。

阻挡层通常由TiNx组成，通过有机金属化学气相沉积（MOCVD）制备。

1.3 通孔金属化
目前TSV金属化过程中最常用的金属是Cu。

通孔金属化是TSV技术中的难点，其成本占TSV工艺成本40%以上。

通常芯片制造中，金属导体层通过物理气相沉积（PVD）方法制备。

相对只有几十纳米的导线，若宽度达到5～100m、深度达到50～30m的TSV通孔也用PVD方法制备，其所耗费的时间就是业界所不能允许的。

因此TSV中通孔金属化通常是使用电镀的方法来进行。

但是由于Si基体导电性差，不适合进行电沉积，所以金属化必须分两步完成金属化：先使用PVD方法沉积厚度为数个纳米的种子层（图2c），使得硅基板具有导电性，然后在进行电镀过程来完成金属化（图2d）。

此方法与大马士革电镀相似。

与大马士革电镀不同的是由于TSV通孔通常深宽比较大，约在1：1与10：1之间。

由于在电镀过程中孔口电力线比较密集，若采取传统电镀工艺，孔口将快速生长，导致孔洞闭合，使孔内难以得到金属沉积。

因此TSV工艺中通常对镀液进行调整来满足工艺要求，即在镀液中添加加速剂、抑制剂和整平剂。

最常用的加速剂是聚二硫二丙烷磺酸钠（SPS），SPS能在电镀中起到催化作用，提高Cu2+沉积速率[7]；最常用抑制剂为聚乙二醇（PEG），PEG的存在能较大的抑制电极的活性，从而降低沉积速率。

最常用的整平剂为烟鲁绿（JGB）。

由于PEG 分子链较大，不容易进入通孔内部，从而容易聚集在孔口，使得孔口处金属生长得到抑制[8]。

相反SPS由于分子量较小，更容易进入通孔内部，特别是聚集在通孔底部，使得通孔底部的金属生长得到加速。

JGB在生产中是不可缺少的添加剂，它的存在有利于加速剂向微孔中传质[9]，同时JGB会与PEG纯在协同作用，将产生2倍于单独添加剂的抑制效果[10]。

在加速剂、抑制剂和整平剂的共同作用下金属化过程自底部而上，使整个通孔都得到填充。

1.4 化学机械抛光、芯片减薄和键合
通孔金属化后的芯片将进行化学机械抛光（CMP），去除多余的沉积金属；然后进行减薄，通过打磨使得芯片底部露出TSV金属，以便进行芯片间的键合。

由于目前多层芯片集成中每层芯片的厚度多在100m以下，若减薄过程工艺不当可能造成芯片翘曲、下垂、表面损伤扩大或晶片破裂，因此，薄芯片的强化和支撑也是TSV的技术难点。

如图2e所示，通常采用在需要加工的芯片表面粘结一片晶圆片作为支撑，然后对TSV芯片底部进行减薄（图2f），加工完成后移除支撑晶圆片（图2h）。

减薄后的芯片将经过键合实现机械和电连接，键合的方法有：Cu-Cu键合、有机粘接、熔合、焊接等手段。

目前采用TSV工艺的电路制造技术有三维电路集成（3D IC integration）和三维硅集成（3D Si integration）技术。

期间的不同在于三维硅集成技术之间使用芯片和芯片的直接对接，而三维电路集成技术中芯片电极制备成为凸点，由凸点进行连接，由此造成这两种技术的差异有：（1）三维硅集成技术只能使用Cu-Cu键合或氧化物之间的键合，对键合条件要求较高，而三维电路集成技术可使用粘结、熔合、焊接等手段键合；
（2）三维硅集成技术只能在晶圆片之间进行键合（wafer to wafer，w2w）；而三维电路集成技术可以使用晶圆片之间键合（w2w），还可以芯片对芯片键合（chip to chip，c2c），芯片对晶圆片键合（chip to wafer，c2w）；
（3）三维硅集成技术中芯片之间没有间隙，其电性能、能耗、外观尺寸、重量较小，而三维电路集成技术芯片间存在间隙，可通过填充物进行导热、热膨胀系数的调整；
（4）此外三维硅集成技术中TSV通孔直径更小，约1m甚至更小。

总得来说三维硅集成技术对技术要求较高，近期内很难实现商业化运用[11]。

2 目前TSV技术的发展和存在的问题
TSV技术的商业化过程步履艰难，目前TSV技术运用最广泛的领域是在3D 叠层DRAM（Dynamic Random Access Memory）芯片。

使用TSV技术制备3D 堆叠DRAM芯片的生产商主要有尔必达（Elpida）、三星（Samsung）与美光（Micron）。

早在2004年，尔必达就开始TSV技术的研究，并于2009年在已成功开发出多层铜TSV堆叠的8Gb （相当于1GB）DRAM记忆体，这款DRAM 在2011年开始销售。

相比传统金线键合生产的笔记本内存更加省电，产品的工作电压下降了20%，待机能耗降低了50%，而且芯片封装后的面积也下降了70%。

由于金融危机爆发，尔必达业绩迅速恶化，公司于2012年2月宣布破产，同年7月被美光公司收购。

三星公司对TSV技术的开发略晚于尔必达公司。

三星于2010年12月宣布开发出使用TSV技术的8GB DDR3（Double Data Rate 3）RDIMM （Registered Dual Inline Memory）。

相比传统笔记本内存，利用TSV技术生产DRAM处理速度高70%，在电力消耗上可节能40%。

其后，在2011年8月三星宣布开发出使用TSV技术的32GB RDIMM。

这款RDIMM相比普通工艺制备的内存能耗降低30%。

虽然上述这两款内存都完成了产品测试和作为样品供货，但是目前未见其量产和商业化的报道。

美光在收购尔必达后成为全球第二大
DRAM生产商，但其TSV技术源于IBM公司。

2011年2月美光在源于IBM的TSV基础上提出了名为“混合存储立方体”（Hybrid Memory Cube，HMC）的技术概念，这一技术是在更大规模使用TSV技术的基础上将DRAM芯片堆叠成为立方，从而摒弃目前传统的RDIMM内存插槽形式。

据称单颗HMC芯片的性能超过DDR3内存条20倍以上，同时单位bit存储空间的功耗仅仅是现有内存技术的十分之一，同等容量HMC的体积也仅仅是目前使用RDIMM内存条的十分之一。

美光于2013年9月推出了第一款HMC产品，预计将在2014年实现量产，三到五年实现商业化。

相对而言，其它DRAM生产商TSV研发进度较慢。

目前世界第三大DRAM生产商海力士（Hynix）于2013年12月与AMD公司联合研发出第一款的使用TSV技术的内存芯片。

目前TSV技术正处于实现商业化的瓶颈阶段。

作为一种新技术，必然有很多需要解决的问题限制了TSV技术商业化。

这些问题主要有三个方面[11]：
2.1 成本问题：成本问题依然是制约TSV商业化的主要问题，造成TSV成本上升的原因有：（1）TSV用晶圆片价格较高；（2）由于废品率高造成的成本上升；（3）大规模生产设备昂贵；（4）由于TSV工艺困难带来的成本上升；由于以上原因TSV技术的成本远高于金线键合技术。

2.2 TSV特有的技术难题：（1）金属化中，铜填充有助于散热问题，但增加热膨胀系数（TCE）问题，这一问题容易造成TSV晶圆片翘曲；（2）无空隙填充铜通常需要较长的时间；（3）薄的TSV晶圆片在加工过程中需要特殊的支撑技术；（4）TSV晶圆片很难进行单点加工；（5）高深宽比TSV通孔难以填充；
2.3 新技术常有的问题：（1）TSV的设计软件缺乏；（2）TSV的设计准则不通用；（3）TSV检测方法和软件缺乏；（4）TSV行业标准缺乏；（5）不同IC器件中TSV的成本效益不明；（6）TSV技术有多大的市场。

（7）TSV技术生命周期不明。

3 结论
本文通过对TSV技术产生背景、技术工艺、运用现状和存在问题的论述得到以下结论：
3.1 TSV技术可以使微电子封装达到最密连接，三维尺寸达到最小；同时TSV 技术降低了连接长度，可有效降低芯片能耗，提高运行速度，因此TSV技术是很有潜力的实用技术；
3.2 TSV技术工艺主要过程有通孔制造，绝缘层、金属层的沉积，金属化，芯片减薄和键合几个步骤，其技术难度远大于传统金线键合技术；
3.3 在DRAM芯片制造中使用TSV技术可以使IC器件的性能大幅度提高，其中基于TSV技术开发的混合存储立方体（HMC）可以使存储器性能提高20倍，而体积和能耗缩小到原有1/10。

但由于TSV技术本身的缺点使其商业化过
程步履艰难。

其中，TSV技术最大的缺点还是在于成本。

参考文献
[1]G. E. Moore. Cramming More Components onto Integrated Circuits. Electronics [J]，1965，38，（8）：114-117.
[2]William Shockley. Semiconductive wafer and method of making the same [P]. US Patent No. 3，044，909，1958.[3]Wei Ma，et，al. Bonding method for through-silicon-via based 3D wafer stacking [P]. US Patent No. 7，683，459 B2，1998.
[4]Kuo-Ching Hsu et，al. Introducing a metal layer between SiN and TiN to improve CBD contact resistance for P-TSV [P]. US Patent No. 7，633，165 B2，1998.
[5]Savastiouk Sergey. Moore’s Law--the z dimension [J]. Solid State Technology，2000，43，（1）：84.
[6]Lehmann V，Foil H.Formation mechanism and properties of electrochemically etched trenches in ntype[J]，J Electrochem Soc，1990，137：653-658.
[7]Dow W-P，Huang H-S，Yen M-Y，Chen H-H. Roles of Chloride Ion in Microvia Filling by Copper Electrodeposition. Journal of the Electrochemical Society [J]. 2005；152 （2）：77-88.
[8]Hebert KR，Adhikari S，Houser JE. Chemical Mechanism of Suppression of Copper Electrodeposition by Poly（ethylene glycol）[J]. Journal of the Electrochemical Society. 2005，152（5）：324-329.
[9]Dow WP，Liu CW. Evaluating the filling performance of a copper plating formula using a simple galvanostat method [J]. Journal of the Electrochemical Society. 2006，153（3）：190-194.
[10]Dow WP，Huang HS，Yen MY，Huang HC. Influence of convection-dependent adsorption of additives on microvia filling by copper electroplating [J]. Journal of the Electrochemical Society. 2005，152（6）：425-434.
[11]John H. Lau. Overview and outlook of through-silicon via （TSV）and 3D integrations [J]. Microelectronics International，2011，28（2）：8-22.。