ARM硬件结构设计2第5讲2010
合集下载
第五章ARM系统硬件设计
•
DS1302 是美国DALLAS公司推出的一种高性 能、低功耗、带RAM的实时时钟电路，它可 以对年、月、日、周日、时、分、秒进行计时， 具有闰年补偿功能，工作电压为2.5V～5.5V。 采用三线接口与CPU进行同步通信，并可采用 突发方式一次传送多个字节的时钟信号或 RAM数据。
最小系统实物图示例
Linux、uCLinux、 uC/OS-II、 WINDOWS CE 等
软件 硬件
串口、并口、 USB、以太网 等
LED、LCD、 触摸屏、鼠标、 键盘等
ARM 微处理器结构－RISC
•
CISC（计算机）结构和RISC（Reduced Instruction Set Computer，精简指令集计算机） 的概念，RISC体系结构应具有如下特点：
• •
4GB（232字节） ARM体系结构可以用两种方法存储字数 据，称之为大端格式（低字放在高地址 处）和小端格式 (低字放在低地址处） ARM体系结构将存储器看作是从零地址 开始的字节的线性组合。从零字节到三 字节放置第一个存储的字数据，从第四 个字节到第七个字节放置第二个存储的 字数据，依次排列。
例如： ands beq r2, r2, #7 stop
• •
•
2. 可用加载/存储指令批量传输数据，以提高 数据的传输效率； 3. 可在一条数据处理指令中同时完成逻辑处 理和移位处理； 4. 在循环处理中使用地址的自动增减来提高 运行效率。
ARM 微处理器的指令结构
• ARM微处理器支持两种指令集：
基 于 ARM920T的 32位 微 处 理 器 Samsung S 3C C2 1B 0X S3 444 0X 最小系统
RS - 232 接 口 音频接口 JTAG 调 试 端 口 以太网接口
基于ARM的硬件系统设计(2)
+3.3V
LPC2214最小系统
JTAG接口 LPC2214 + 电源电路 + 晶振电路 + 复位电路 + JTAG接口 电路可构成真正意义上的最小系统 程序可运行于LPC2214内部的16KB SRAM中，也可以下载到 程序可运行于LPC2214内部的16KB SRAM中 LPC2214内部的 片内256KB Flash中 256KB的 片内256KB的Flash中。
（a）内部振荡方式
（b）外部输入方式
4
晶振电路设计
根据LPC2214的最高工作频率以及PLL电路的工作方式， 根据LPC2214的最高工作频率以及PLL电路的工作方式，选 LPC2214的最高工作频率以及PLL电路的工作方式 12MHz的无源晶振 12MHz的晶振频率经过LPC2214片内的 的无源晶振， 的晶振频率经过LPC2214片内的PLL 择12MHz的无源晶振，12MHz的晶振频率经过LPC2214片内的PLL 电路倍频后，最高可以达到60MHz 60MHz。 电路倍频后，最高可以达到60MHz。 片内的PLL电路兼有倍频和信号提纯的功能，因此， 片内的PLL电路兼有倍频和信号提纯的功能，因此，系统可 PLL电路兼有倍频和信号提纯的功能 以以较低的外部时钟信号获得较高的工作频率， 以以较低的外部时钟信号获得较高的工作频率，以降低因高速 开关时钟所造成的高频噪声。 开关时钟所造成的高频噪声。
13
4、软件编程涉及模块
系统控制模块： PLL获得更高的系统时钟cclk。 获得更高的系统时钟cclk 系统控制模块：设置 PLL获得更高的系统时钟cclk。 引脚连接模块：设置P0口的P0.17~P0.25为通用I/O口 引脚连接模块：设置P0口的P0.17~P0.25为通用I/O口。 P0口的P0.17~P0.25为通用I/O GPIO模块：设置P0口 为输入引脚， GPIO模块：设置P0口P0.17~P0.22为输入引脚， 模块 P0 为输入引脚 P0.23~P0.25也为输出引脚，并控制相应引脚的高低电平。 也为输出引脚，并控制相应引脚的高低电平。 也为输出引脚
ARM系统的硬件设计
ARM系统的硬件设计ARM系统的硬件设计，指的是基于ARM架构的处理器和相关硬件的设计和开发。
ARM（Advanced RISC Machine）是一种精简指令集（RISC）架构，被广泛应用于移动设备、嵌入式系统和低功耗应用等领域。
1.处理器设计：ARM处理器是ARM系统的核心组件，它负责执行指令和管理系统资源。
处理器设计包括指令集架构的设计和处理器核心的设计。
ARM处理器的指令集包括基本指令、浮点指令和SIMD指令等，它们需要能够满足应用的需求。
处理器核心的设计包括流水线架构、缓存设计、乱序执行和内存管理单元等。
这些设计需要考虑性能、功耗和面积等因素。
2.外设接口设计：ARM系统通常需要与各种外设进行通信，比如存储器、显示器、网络模块和传感器等。
外设接口设计需要考虑物理接口的设计和通信协议的支持。
物理接口的设计包括电气特性和连接器的选择，通信协议的支持包括串行接口（如UART、SPI和I2C）和并行接口（如AHB和APB）等。
外设接口设计需要保证接口的可靠性和兼容性。
3.存储器设计：ARM系统需要存储器来存储程序和数据。
存储器设计包括存储器类型的选择和存储器控制器的设计。
存储器类型的选择包括内部存储器、外部存储器和缓存存储器等，它们需要能够满足系统的容量和性能要求。
存储器控制器的设计包括存储器接口的设计和存储器访问的调度和控制等。
存储器设计需要考虑时序和电气特性等。
4.总线设计：ARM系统中的各个组件需要通过总线进行通信。
总线设计包括总线的拓扑结构和总线协议的设计。
总线的拓扑结构可以是单总线、多总线或者点对点结构，它需要能够满足系统的容量和性能要求。
总线协议的设计需要保证数据的可靠传输和协调各个组件之间的访问。
5.电源管理：ARM系统需要提供稳定的电源供电。
电源管理设计包括电源管理芯片（PMIC）的选择和电源管理模块的设计。
电源管理芯片需要能够提供多种电压和电流的输出，以满足系统的需求。
电源管理模块的设计需要考虑功耗和散热等因素。
《ARM硬件平台设计》课件
2 UEFI所带来的挑战
分析UEFI在ARM中的调试 等挑战，掌握ARM模块寄 存器，查看及控制CPU的 状态。
3 MAC-PHY层级的介绍
掌握最近和硬件的基本抽 象思想及千兆位以太网物 理层同网卡的结构等，在 嵌入式ARM平台实现首层 的高速通讯。
ARM嵌入式系统低功耗设计技术
功耗问题分析
学习ARM嵌入式系统电源管理技术，实现低功耗系统CPU的节能，进一步提高全局性指标。
ARM硬件平台设计
了解ARM硬件平台设计的基本概念，掌握ARM架构与指令集，介绍最新的芯 片设计技术与工具。
ARM架构与指令集
了解ARM微观架构
掌握各级缓存及内存等关键技术，加深理解ARM指 令集的实现原理。
深度剖析ARM指令集
指导性的案例分析与实验，掌握ARM的执行管道和 计算架构，实现高效指令执行。
物理硬件安全
以TSMC的硬件安全标准模块为例， 学习硬件侧各种物理攻击后果分 析与安全控制内容。
固件、软件和系统整体的 安全分析
分析ARM微控制器的安全问题， 学习安全驱动程序开发及安全性 的评估和验证技术。
ARM嵌入式实时操作系统支持
1 eus RTOS下典型应用 及其题材，学习嵌入式 RTOS操作系统开发的原理 及实验方法。
全连接应用
以智能家居为例，探讨在ARM 体系结构下，嵌入式设计带来 的新能力。
ARM: 未来嵌入式系统的架构之王
嵌入式核心处理器的趋势 及分析
了解ARM嵌入式核心处理器的发 展趋势，掌握未来嵌入式系统的 设计模式，发掘嵌入式系统的新 领域。
ARM生态环境及资源分享
开发ARM嵌入式系统平台所需资 源信息查找及分享平台，了解若 干开源ARM平台的特点及应用方 式。
ARM系统硬件设计基础课件
15
15
第4章 ARM系统硬件设计基础
4.3.4 基于ARM的汇编语言程序举例
举例：连续发送128个ASCII字符的汇编语言的例子
… ;呼叫子程序UART
b UART UART
;子程序开始
ldr r0, =GPHCON ;设置GPIO(RxD0,TxD0引脚) ldr r1, =0x2afaaa
str r1, [r0]
4 基于ARM的硬件启动程序
5 基于ARM的C语言与汇编语言混合编程
6 印制电路板制作简介
18
18
第4章 ARM系统硬件设计基础
4.4 基于ARM的硬件启动程序
硬件启动程序的工作一般包括：
(1) 分配中断向量表 (2) 初始化存储器系统 (3) 初始化各工作模式下的堆栈 (4) 初始化有特殊要求的硬件模块 (5) 初始化用户程序的执行环境 (6) 切换处理器的工作模式 (7) 呼叫主应用程序
使用ADS创建工程的步骤 ：
▪新建工程
“ File| New… ”
▪ 设 置 目 标 及 其 参 数 “ Edit| Debug Settings… ”
▪向工程中添加文件 “Project|Add Files”
3
3
第4章 ARM系统硬件设计基础
4.1.2 ADS1.2集成开发环境下进行仿真和调试的方法
• RVDS向下兼容以前的版本(ADS v1.2.1 、1.1 、1.0.1)。
6
6
第4章 ARM系统硬件设计基础
7
7
第4章 ARM系统硬件设计基础
8
8
主要内容
第4章 ARM系统硬件设计基础
1 ADS 1.2集成开发环境简介
第2讲ARM微处理器硬件结构
第2讲ARM微处理器硬件结构
ARM微处理器的硬件结构可以分为两部分:核心区和外围环境。
核心区由CPU核心，寄存器和存储器组成，外围环境由I/O设备组成，如中断控制器，时钟控制器，外部存储器，外部设备接口，复位电路等。
CPU核心是ARM微处理器的核心结构，涉及到指令及数据的收发，指令的解释，指令的执行，指令的优化，时序控制等。
CPU核心的结构可以分为指令处理单元（IPU），执行单元（EU），控制器，寄存器，缓存器（Cache），浮点单元（FPU），加速器（Accelerators）和内存控制器（Memory Controllers）等部分。
指令处理单元（IPU）是ARM微处理器指令处理的核心部件，它收集来自指令存储器中的指令，并将其转换成机器语言指令，解码后交由执行单元（EU）处理。
ARM硬件设计1第4讲2010下
16
11)、LCD控制器
支持彩色／单色／灰度LCD；支持单/双
扫描显示；
系统内存可作为显示内存；
专用DMA用于从系统内存中提取图像数据； 可编程屏幕大小； 灰度：16级；彩色模式：256色。
17
12)、看门狗定时器
16位看门狗定时器； 定时中断请求或系统超时复位。
13)、IIC总线接口
1个基于中断操作的多主的IIC总线；
S3C44B0X的存储器控制器
（在特殊功能寄存器中）
存储器的所有功能的实现主要是通过 其特殊功能寄存器的设置进行的。 （0X01C00001—0X02000000）4MB空间 如:BANK大小寄存器（BWSIZE）： 设置BANK6/7的存储区的大小.
34
例如:总线宽度控制寄存器BWSCON,
它的
27
（2）
S3C44B0X存储器空间划分简述
1）特殊功能寄存器位于0x01C00000到
0x02000000的4M空间内； 2）Bank0-Bank5的起始地址和空间大小是固定的 3）Bank6的起始地址是固定的，空间可以配置为 2/4/8/16/32M。 4）Bank7的空间大小和Bank6一样是可变的，也 可以配置为2/4/8/16/32M。
24
（13） 复位/时钟信号 nRESET, OM[3:2] 确定时钟如何产生 4PIN 内核 2.5V 3.3V 2.5
（14）JTAG 测试逻辑控制信号 （15） 电源： VDDIO，VSSIO VDDADC，VSSADC VDD， VSS
I/O口 ADC
RTCVDD
2.5V / 3.0V
25
2
S3C44B0X存储系统的特征与接口设计
嵌入式系统中片内存储资源一般不能满足系统 开发的需求,所以构建一个高效的存储系统是嵌 入式系统的基本工作. 基于ARM核的嵌入式应用系统可能包含多种
11)、LCD控制器
支持彩色／单色／灰度LCD；支持单/双
扫描显示；
系统内存可作为显示内存；
专用DMA用于从系统内存中提取图像数据； 可编程屏幕大小； 灰度：16级；彩色模式：256色。
17
12)、看门狗定时器
16位看门狗定时器； 定时中断请求或系统超时复位。
13)、IIC总线接口
1个基于中断操作的多主的IIC总线；
S3C44B0X的存储器控制器
（在特殊功能寄存器中）
存储器的所有功能的实现主要是通过 其特殊功能寄存器的设置进行的。 （0X01C00001—0X02000000）4MB空间 如:BANK大小寄存器（BWSIZE）： 设置BANK6/7的存储区的大小.
34
例如:总线宽度控制寄存器BWSCON,
它的
27
（2）
S3C44B0X存储器空间划分简述
1）特殊功能寄存器位于0x01C00000到
0x02000000的4M空间内； 2）Bank0-Bank5的起始地址和空间大小是固定的 3）Bank6的起始地址是固定的，空间可以配置为 2/4/8/16/32M。 4）Bank7的空间大小和Bank6一样是可变的，也 可以配置为2/4/8/16/32M。
24
（13） 复位/时钟信号 nRESET, OM[3:2] 确定时钟如何产生 4PIN 内核 2.5V 3.3V 2.5
（14）JTAG 测试逻辑控制信号 （15） 电源： VDDIO，VSSIO VDDADC，VSSADC VDD， VSS
I/O口 ADC
RTCVDD
2.5V / 3.0V
25
2
S3C44B0X存储系统的特征与接口设计
嵌入式系统中片内存储资源一般不能满足系统 开发的需求,所以构建一个高效的存储系统是嵌 入式系统的基本工作. 基于ARM核的嵌入式应用系统可能包含多种
《ARM硬件结构》课件
ARM7TDMI-S CPU
AHB外设分配了2M字节的地址范围，它位于4G字节ARM寻址空间的最顶端。每个AHB外设都分配了16KB的地址空间。
EMC
VIC
LPC2000系列微控制器的外设功能（除中断控制器）都连接到VPB总线。AHB到VPB的桥将VPB总线与AHB总线相连。VPB外设分配了2M字节的地址范围，从3.5GB地址点开始。每个VPB外设都分配了16KB的地址空间。
…
0xFFFFC000
向量中断控制器
AHB 外设＃127
5.3存储器寻址
VPB外设映射
VPB 外设＃3
地址空间
0xE0000000
0xE0004000
0xE0008000
0xE000C000
VPB 外设＃2
VPB 外设＃0
VPB 外设＃1
0xE01FC000
…
VPB外设＃127
看门狗定时器
定时器0
?
?
回写缓冲区
内部SRAM
写入地址
A
A
写入A
B
壹
贰
叁
肆
伍
小节目录
存储器分布
各存储器操作方法
存储器映射
预取指中止和数据中止
异常向量表
通过地址映射的方法将各存储器分配到特定的地址范围后，这时用户所看见的存储器分布为存储器映射。
ห้องสมุดไป่ตู้
ARM处理器产生的地址叫虚拟地址，把这个虚拟地址按照某种规则转换到另一个物理地址去的方法称为地址映射。这个物理地址表示了被访问的存储器的位置。它是一个地址范围，该范围内可以写入程序代码。
ADC
通用I/O
PWM0
实时时钟
SRAM
AHB外设分配了2M字节的地址范围，它位于4G字节ARM寻址空间的最顶端。每个AHB外设都分配了16KB的地址空间。
EMC
VIC
LPC2000系列微控制器的外设功能（除中断控制器）都连接到VPB总线。AHB到VPB的桥将VPB总线与AHB总线相连。VPB外设分配了2M字节的地址范围，从3.5GB地址点开始。每个VPB外设都分配了16KB的地址空间。
…
0xFFFFC000
向量中断控制器
AHB 外设＃127
5.3存储器寻址
VPB外设映射
VPB 外设＃3
地址空间
0xE0000000
0xE0004000
0xE0008000
0xE000C000
VPB 外设＃2
VPB 外设＃0
VPB 外设＃1
0xE01FC000
…
VPB外设＃127
看门狗定时器
定时器0
?
?
回写缓冲区
内部SRAM
写入地址
A
A
写入A
B
壹
贰
叁
肆
伍
小节目录
存储器分布
各存储器操作方法
存储器映射
预取指中止和数据中止
异常向量表
通过地址映射的方法将各存储器分配到特定的地址范围后，这时用户所看见的存储器分布为存储器映射。
ห้องสมุดไป่ตู้
ARM处理器产生的地址叫虚拟地址，把这个虚拟地址按照某种规则转换到另一个物理地址去的方法称为地址映射。这个物理地址表示了被访问的存储器的位置。它是一个地址范围，该范围内可以写入程序代码。
ADC
通用I/O
PWM0
实时时钟
SRAM
基于ARM的硬件系统设计 ppt课件
PPT课件
48
48
3、通过RTL8019AS接收数据
在RTL8019的初始化程序中已经设置好 了接收缓冲区的位置，并且配置好了中 断的模式。当有一个正确的数据包到达 的时候，RTL8019会产生一个中断信号， 在ARM中断处理程序中，接收数据。
数据的接收比较简单，即通过远端DMA 把数据从RTL8019的RAM空间读回 ARM中处理。
NOR的读速度比NAND稍快一些 NAND的写入速度比NOR快很多 NAND的擦除速度远比NOR的快 大多数写入操作需要先进行擦除操作 NAND的擦除单元更小，相应的擦除电
路更少
PPT课件
18
18
接口差别
NOR flash带有SRAM接口，线性寻址， 可以很容易地存取其内部的每一个字节
如果采用外部带时钟的UART，则UART可以实现 更高速度的传输；
每个UART包括2个16Byte的接收/发送FIFO。
PPT课件
24
24
并行总线
UART控制框图
控制单元
数据接收器 发送FIFO（16 Byte）
发送移相器 波特率发生器
TXDn 时钟源
接收移相器
接收FIFO（16 Byte） 数据接收器
PPT课件
10
10
本节提要
1 基于ARM的硬件系统体系结构 2 存储器接口设计
3 I/O接口设计
4 人机交互接口设计
5 网络接口设计 6 其它通讯接口设计
PPT课件
11 11
2410的存储器系统
— 可通过软件选择大小端
— 地址空间:每个Bank 128Mbytes (总共 1GB)
— 除 bank0 (16/32-bit) 外，所有的Bank都可 以通过编程选择总线宽度= (8/16/32-bit)
第2讲ARM微处理器硬件结构
5
第2章 ARM微处理器硬件结构
1
计 算 机 体 系 结 构
2
ARM处理器结构和技术特征
3
ARM处理器模式及内部寄存器4ARM 存 储 系 统 机 制
6
ARM
ARM公司简介ARM是Advanced
RISC Machines的缩写，它是一 家微处理器行业的知名企业，该 企业设计了大量高性能、廉价、 耗能低的RISC （精简指令集） 处理器。 公司的特点是只 设计芯片，而不生产。它将技术 授权给世界上许多著名的半导体 、软件和OEM厂商，并提供服务
ARMTDMI是目前应用最广的微处理器核; ARM720T带有MMU和8KB的指令数据混 合cache； ARM7EJ-执行ARMv5TEJ指令，5级流水 线，提供Java加速指令，没有存储器保护 。
20
特点： 冯诺伊曼体系结构；
ARM7TDMI
ARM7TDMI：整数处理核ARM7TDMI 处 理器的可综合版本； ARM720T：带MMU的处理器核心，支持 操作系统； ARM7EJ-S：带有DSP和Jazelle TM 技术， 能够实现Java加速功能
16
ARM体系结构版本
各ARM体系结构版本——V7 ARMv7定义了3种不同的处理器配置（processor profiles）:
Profile A是面向复杂、基于虚拟内存的OS和应用的 Profile R是针对实时系统的； Profile M是针对低成本应用的优化的微控制器的。
第 2讲
ARM微处理器硬件结构
内容提要
计算机体系结构 ARM处理器结构和技术特征
ARM处理器模式及内部寄存器
ARM 存 储 系 统 机 制
ARM硬件结构设计
rPCON G ==0XffffH 如果希望采用内部上拉电阻,则语句为 rPUP G = 0X00;
16
外部中断触发模式设置 利用外部中断控制寄存器EXTINT来设置外部
中断的触发模式,采用电平触发容易引起重复 触发,所以建议采用下降沿或上升沿触发. 采用下降沿触发: rEXTINT = 0X22222222; 采用上升沿触发 rEXTINT = 0X44444444;
4×4键盘接口电路
J7
1 2 3 4 5 6 7 8
KE YBOARD
21
步骤:
(1). 设置PCON F : 地址 0X01D20034
rPCON F=000 000 000 000 00 01 01 01 01B=0X55
PF8 PF7 PF6 PF5 PF4 PF3 PF2 PF1 PF0
(2).设置PDAT F: 地址 0X01D20038 PF0-3 作为输出 PDAT F=0XF0; // PF0-3全写0 PF4-7 作为输入口,该位的值是对应的引脚的状态.
10
如中断源由中断屏蔽寄存器屏蔽，当一个中断请求 产生，对应INTPND位仍被置1，但该中断请求不能 得到CPU的服务。 中断登记寄存器是只读寄存器，所以服务例程必须清 除登记位，方法是通过写1到中断登记寄存器I _ ISPC 或 F_ISPC 的对应位。
11
.3 S3C444B0X 中断源
在30个中断源中，对于中断控制器 来说有26个中断源是单独的，4个外部 中断（EINT4/5/6/7）是逻辑或的关系 ，它们共用同一个中断源，另外两个 UART错误中断（UERROR0/1）也是 共用同一个中断控制器。
25
(1) S3C44B0X LCD控制器概述
16
外部中断触发模式设置 利用外部中断控制寄存器EXTINT来设置外部
中断的触发模式,采用电平触发容易引起重复 触发,所以建议采用下降沿或上升沿触发. 采用下降沿触发: rEXTINT = 0X22222222; 采用上升沿触发 rEXTINT = 0X44444444;
4×4键盘接口电路
J7
1 2 3 4 5 6 7 8
KE YBOARD
21
步骤:
(1). 设置PCON F : 地址 0X01D20034
rPCON F=000 000 000 000 00 01 01 01 01B=0X55
PF8 PF7 PF6 PF5 PF4 PF3 PF2 PF1 PF0
(2).设置PDAT F: 地址 0X01D20038 PF0-3 作为输出 PDAT F=0XF0; // PF0-3全写0 PF4-7 作为输入口,该位的值是对应的引脚的状态.
10
如中断源由中断屏蔽寄存器屏蔽，当一个中断请求 产生，对应INTPND位仍被置1，但该中断请求不能 得到CPU的服务。 中断登记寄存器是只读寄存器，所以服务例程必须清 除登记位，方法是通过写1到中断登记寄存器I _ ISPC 或 F_ISPC 的对应位。
11
.3 S3C444B0X 中断源
在30个中断源中，对于中断控制器 来说有26个中断源是单独的，4个外部 中断（EINT4/5/6/7）是逻辑或的关系 ，它们共用同一个中断源，另外两个 UART错误中断（UERROR0/1）也是 共用同一个中断控制器。
25
(1) S3C44B0X LCD控制器概述
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
U10 74HC541 11 12 13 14 15 16 17 18 19 20 Y8 Y7 Y6 Y5 Y4 Y3 Y2 Y1 G2 VCC GND A8 A7 A6 A5 A4 A3 A2 A1 G1 10 GND 9 A4 8 A3 7 A2 6 A1 5 4 3 2 1 GND
L3 L2
D11 D10
19
.5
1. 键盘电路 4X4
键盘
采用PF端口作为键盘接口,设定PF0采用PF端口作为键盘接口,设定PF0-PF3 PF端口作为键盘接口 PF0 为输出口(列线),PF4 PF7为输入口 行线). ),PF4为输入口( 为输出口(列线),PF4-PF7为输入口(行线). 程序中首先通过设置PCON F寄 寄存器设置 程序中首先通过设置PCON F寄 存器,来实现端口功能配置, 存器,来实现端口功能配置,然后在设置 PDAT F, F寄存器 寄存器. PUP F寄存器.
13
中断矢量地址共26个 EINT4/5/6/7共用一个) 中断矢量地址共26个（EINT4/5/6/7共用一个) 共用一个 0x024;….. EINT0: 0x020; EINT1: 0x024; .. INT_RTC:0X0A0 ;INT_ADC:0X0C0.
14
非向量中断方式使用I_ISPR 非向量中断方式使用I_ISPR 在非向量中断方式中，IRQ/FIQ处理程序通过 在非向量中断方式中，IRQ/FIQ处理程序通过 分析I_ISPR/ I_FSPR寄存器 寄存器， 分析I_ISPR/ I_FSPR寄存器，将对应的中断服务 例程ISR的地址装入到PC。 例程ISR的地址装入到PC。 ISR的地址装入到PC
3
中断控制器的任务是在片内外围和 外部中断源组成的多重中断发生时， 外部中断源组成的多重中断发生时， 经过优先级判断选择其中一个中断，向 判断选择其中一个中断， ARM7TDMI内核发出FIQ或IRQ中断请求 ARM7TDMI内核发出FIQ或IRQ中断请求。 内核发出IRQ两种中断， ARM7TDMI内核只有FIQ和IRQ两种中断，其 内核只有FIQ 两种中断 它中断都是各个芯片厂家在设计芯片时定义 的，这些中断根据中断的优先级高低来进行 处理。例如，如果你定义所有的中断源为IRQ 处理。例如，如果你定义所有的中断源为IRQ 中断（通过中断模式设置），当同时有10个 中断（通过中断模式设置），当同时有10个 ），当同时有10 中断发出请求时， 中断发出请求时，可以通过读中断优先级寄 存器来确定哪一个中断将被优先执行。 存器来确定哪一个中断将被优先执行。
15
I/O口设置(中断, PG口功能 口功能) I/O口设置(中断, PG口功能) 口设置 先对PG口的工作模式设置.要让PG0先对PG口的工作模式设置.要让PG0-7工作在 PG口的工作模式设置 PG0 外部中断输入状态, 可将PG口设置在功能3 PG口设置在功能 外部中断输入状态, 可将PG口设置在功能3模式 下,即语句 rPCON G = 0X？？ 0X？？ 如要PG7- 工作在外部中断输入状态, 如要PG7-0工作在外部中断输入状态,则 PG7 rPCON G ==0XffffH 如果希望采用内部上拉电阻, 如果希望采用内部上拉电阻,则语句为 rPUP G = 0X00;
6
.2 S3C444B0X 中断控制器的操作 程序状态寄存器的F位和I 程序状态寄存器的F位和I位 如果CPSR的 位被设置为1 那么CPU将不接 如果CPSR的F位被设置为1，那么CPU将不接 CPSR CPU将不 来自中断控制器的FIQ 如果CPSR FIQ； CPSR的 收来自中断控制器的FIQ；如果CPSR的I位 被设置为1 那么CPU将不接收 CPU将不接收来自中断控制 被设置为1，那么CPU将不接收来自中断控制 器的IRQ 因此，为了使能FIQ IRQ， IRQ。 FIQ和 器的IRQ。因此，为了使能FIQ和IRQ，必须 先将CPSR程序状态寄存器的F位和I位清零， CPSR程序状态寄存器的 先将CPSR程序状态寄存器的F位和I位清零， 并且中断屏蔽寄存器INTMSK INTMSK中相应的位也要 并且中断屏蔽寄存器INTMSK中相应的位也要 清零。 清零。
7
中断模式（INTMOD） 中断模式（INTMOD）
ARM7TDMI提供了2种中断模式： ARM7TDMI提供了2种中断模式： 提供了 FIQ模式， IRQ模式 模式。 FIQ模式， IRQ模式。 模式 INTMOD中得26位中的每一位对应一个中断源， INTMOD中得26位中的每一位对应一个中断源， 中得26位中的每一位对应一个中断源 可以被设置为FIQ模式或IRQ模式。 可以被设置为FIQ模式或IRQ模式。 FIQ模式或IRQ模式 所有的中断源在中断请求时都要确定使用哪一种 中断模式。 中断模式。
2
.1 S3C44B0X中断控制器概述 中断控制器概述 CPU与外设之间传输数据的控制方式通常有3 CPU与外设之间传输数据的控制方式通常有3 与外设之间传输数据的控制方式通常有 查询方式、中断方式和DMA方式。 DMA方式 种：查询方式、中断方式和DMA方式。 S3C44B0X的中断控制器可接收来自30个中断 S3C44B0X的中断控制器可接收来自30个中断 的中断控制器可接收来自30 源的请求。这些中断源来自DMA、UART、SIO等 源的请求。这些中断源来自DMA、UART、SIO等 DMA 芯片内部外围或接口芯片的外部引脚。 芯片内部外围或接口芯片的外部引脚。 实际26个 实际26个 26
11
.3 S3C444B0X 中断源 在30个中断源中，对于中断控制器 30个中断源中， 个中断源中 来说有26个中断源是单独的， 26个中断源是单独的 来说有26个中断源是单独的，4个外部 中断（EINT4/5/6/7） 中断（EINT4/5/6/7）是逻辑或的关系 它们共用同一个中断源， ，它们共用同一个中断源，另外两个 UART错误中断 UERROR0/1） 错误中断（ UART错误中断（UERROR0/1）也是共用 同一个中断控制器。 同一个中断控制器。
L1 L0
D8 D7
J7 1 2 3 4 5 6 7 8 KEYBOARD
7
74HC08
EXINT1
74HC08 10 6 U9B
4 5 13
8 U9C 14 9 11
U9D 74HC08
VDD33
16
外部中断触发模式设置 利用外部中断控制寄存器EXTINT来设置外部 利用外部中断控制寄存器EXTINT来设置外部 外部中断控制寄存器EXTINT 中断的触发模式, 中断的触发模式,采用电平触发容易引起重复 触发,所以建议采用下降沿或上升沿触发. 触发,所以建议采用下降沿或上升沿触发. 采用下降沿触发: 采用下降沿触发: rEXTINT = 0X22222222; 采用上升沿触发 rEXTINT = 0X44444444;
12
S3C444B0X矢量中断模式 仅针对IRQ 矢量中断模式（ IRQ） .4 S3C444B0X矢量中断模式（仅针对IRQ） 支持矢量中断模式， 支持矢量中断模式，可以减少中断的反应 时间。在矢量中断模式下， ARM7TDMI从 时间。在矢量中断模式下，当ARM7TDMI从 0x00000018地址处取指令的时候 地址处取指令的时候， 0x00000018地址处取指令的时候，中断控制器 会在数据总线上加载分支指令， 会在数据总线上加载分支指令，这些分支指令 使程序计数器能够对应到每一个中断源的向量 地址。（地址从0X20 。（地址从 地址。（地址从0X20 到 0XC0 ）。 中断控制器 INTCON 确定矢量中断模式
5
一般的中断模式在进入所需的服务程序 前需要很长的中断反应时间， 前需要很长的中断反应时间，为了解决这 个问题，S3C44B0X提供了一种新的中断模 个问题，S3C44B0X提供了一种新的中断模 式叫做矢量中断模式，它具有CISC结构微 式叫做矢量中断模式，它具有CISC结构微 CISC 控制器的特征，能够减少中断反应时间。 控制器的特征，能够减少中断反应时间。 换句话说S3C44B0X的中断控制器硬件本身 换句话说S3C44B0X的中断控制器硬件本身 S3C44B0X 直接提供了对矢量中断服务的支持。 直接提供了对矢量中断服务的支持。
20
4×4键盘接口电路 × 键盘接口电路
通过片选信号nGCS3来选通 来选通 通过片选信号
GND
R48
R51
R54
R55
U11
VDD33 14 L3 12 L2 10 8 L1 6 L0 4 2
VCC 6Y 5Y 4Y 3Y 2Y 1Y 74HC17
GND 6A 5A 4A 3A 2A 1A
10K 10K 10K 10K 7 GND 13 11 9 5 3 D3 1 D2 R56 D1 10K D0 R58 nGCS3 10K GND VDD33 GND
部件工作原理与开发实例
1
2
S3C44B0X中断控制器功能及应用 S3C44B0X中断控制器功能及应用
.1 S3C444B0X 中断概述 .2 S3C444B0X 中断控制器的操作 .3 S3C444B0X 中断源 矢量中断模式 仅针对IRQ 中断模式（ IRQ） .4 S3C444B0X 矢量中断模式（仅针对IRQ） .5 S3C444B0X 矢量中断模式的程序举例 .6 S3C444B0X 中断控制器的特殊功能寄存器
9
如果中断屏蔽寄存器的全局屏蔽位（ 如果中断屏蔽寄存器的全局屏蔽位（ bit 26）设置为1 26）设置为1，那么在中断发出请求时相应的中 断挂起位会被置1 断挂起位会被置1，但所有的中断请求都不被服 务。 中断登记寄存器（INTPND） 中断登记寄存器（INTPND） 指示有无中断请求等待处理。 INTPND的26位 指示有无中断请求等待处理。 INTPND的26位 等待处理 对应每一个中断源。当一个中断请求产生， 对应每一个中断源。当一个中断请求产生，对 应位被置1 应位被置1。