大唐微电子笔试

合集下载

2023年大唐集团招聘笔试试题及答案新编

说明：请仔细阅读以下的注意事项，这对你顺利通过考试非常重要:监考老师宣布考试开始时，你才可以开始答题。

请用2B铅笔在答题卡上作答,写在本题册上的答案无效，请勿折叠答题卡。

答题卡“试卷类型”必填，“工号”栏填准考证号,如有漏掉，视作废卷。

请勿在本题册上书写、涂改或留下任何标记,题册最后两页是空白草稿纸，可拆下来正反使用,假如需要增长，请举手示意监考老师。

在考试结束时，请留在座位上，等监考老师收取答题卡、考卷和草稿纸。

不得将这些物品带出考场。

如需提前交卷,请先举手示意监考老师收取。

1、物质文化、技术文化的传播，其意义不仅仅局限于物质的和技术的领域,他们还也许影响人们的精神世界和生活方式,甚至产生意料之外的效果。

由于这些物质产品和技术发明，还体现了发明者、发明者的精神理念、审美情趣和价值追求，体现了他们作为某一文化共同体成员所接受的文化传统的濡染和教育,而物质文化和技术文化的输出,间接地传达了这种特质产品所包含的精神内容和文化内涵,因而也就使其成为文化整体的代表而传播并发生影响。

这段文字的主旨是（ )。

A. 物质产品的文化内涵来自于文化传统 B．　物质文化与技术文化也能影响人们的精神文化C. 不同文化中共有的文化传统促进了物质文化的传播 D. 物质文化与技术文化是在不同文化的碰撞中发展　对的答案:B　讲解:这是一道主旨概括题。

文段第一句为主旨句，后一句是在解释物质文化、技术文化对人们精神文化产生影响的因素,故B项是对主旨最佳的概括。

2、随着社会老龄化的日益加剧，许多社区空巢老人越来越多，他们生活小事不能自理，需要社会特殊照顾，目前，社会对一些独居老人的关照仍显欠缺。

逢年过节，虽然有关部门上门送粮油、衣物、金钱等进行慰问,但对于空巢老人来说,关心还不到位，措施还不得力。

在这种情况下,需要成立一些传统的养老院、敬老院、社区互助会等更加适合空巢老人欢度晚年的场合，既可以满足老年人的生活需要,还可以解除子女的后顾之忧,同时也加强了社区群众之间的交流与互助，使越来越多的老人晚年生活得丰富多彩。

大唐笔试_笔试题目

⼤唐笔试⼤唐笔试1组织的⾮常混乱,⾸先教室没有安排好,⼈多位置少,最后临时换了⼀个教室,⼤家紧挨着坐,本来8:45的笔试拖到9:15才开始,笔试的内容在宣讲的时候说要考c语⾔,但是笔试的卷⼦都是通信知识,不过⽐较可取的⼀点就是不同的职位不同的卷⼦,⽬前为⽌,我参加的笔试内容都是不分职位考同⼀张卷⼦,什么内容都要考,也没有侧重点. 我研究⽣阶段的研究⽅向是基于软交换的下⼀代⽹络技术(ngn),voip技术,算是通信与计算机相融合的⼀个⽅向.总结这段时间的找⼯作情况以及笔试情况,针对我个⼈来说,我觉得应该把我的⽅向确⽴下来,⽬前我的求职⽬标是通信⽅⾯的测试与设计⼯作.从⽬前的职位分布看来,技术类集中在测试与研发,其他的也有项⽬管理与市场⽅⾯的⼯作,我觉得⾃⼰的优点在于对通信和计算机都有⼀定的研究,尤其在⽹络⽅⾯有很深的研究,包括有线.⽆线通信⽹络和计算机⽹络,适合从事综合的设计与测试⼯作.我在编程⽅⾯起点低,⼊门晚,⽆法和计算机本科出⾝的⼈相⽐, 但是对计算机技术的掌握⼜超过本⾝学通信的⼈,这是我的优点,我希望能够在不丢掉这些计算机技术的基础上发挥有通信背景的优势,找到理想的职位. 通过研究⽣阶段这⼏年的摸索,对计算机的认识已经逐渐深⼊,作为⼀种⼯具,如何更有效的使⽤,应该深⼊的学习⼀下计算机的基础知识,⽐如操作系统,数据结构,数据库理论,对学通信的⼈来说,初学编程可能只盯在了编程语⾔上,学这些基础知识似乎也没有提⾼什么编程⽔平,编程语⾔虽然很重要,但是不了解基础的知识,我觉得还是⽆法真正的领略到计算机的精髓,计算机本⾝来说门槛并不⾼,算是⼀种框架知识, 不像通信⼀环扣⼀环,⼀点没学可能另⼀点就不知道,我希望⾃⼰的计算机技术以后能够在三⼤⽅⾯:基于web的编程(jsp.asp,.net,java, 等)系统编程(unix,c/c++,也包括⽹络编程),以及数据库⽅⾯继续不断提⾼.(虽然我现在只是略懂⼀⼆,嘿嘿),呵呵,可能要学的太多了,应该确⽴重点,其他的也要懂怎么⽤. 争取在未来的⼏年的努⼒下,也能成长为⼀朵⼩⽜花,同时发挥我⾃⼰学通信的优势,使⾃⼰的能⼒逐步提⾼的同时也找到好⼯作,呵呵。

中国大唐笔试内容

中国大唐笔试内容
中国大唐笔试的内容包括以下几个方面：
1. 数学能力测试：主要考察应聘者的数学基本知识和计算能力，包括算术、代数、几何等方面的题目。

2. 英语能力测试：主要考察应聘者的英语水平，包括单词、语法、阅读理解等方面的题目。

3. 逻辑推理测试：主要考察应聘者的逻辑思维和推理能力，包括判断推理、综合推理、空间推理等方面的题目。

4. 行业知识测试：根据应聘岗位的具体要求，测试应聘者对相应行业的基本知识和了解程度，例如金融、电子商务等。

5. 个人素质测试：主要考察应聘者的综合素质和个人能力，包括团队合作能力、沟通能力、创新能力等方面的题目。

以上是中国大唐笔试内容的一般情况，具体内容会根据不同岗位和招聘需求有所调整和变化。

应聘者需要根据招聘公告和自身准备情况，全面备考。

电子类公司招聘笔试题

电子类公司招聘笔试题电子类公司招聘笔试题一、模拟电路1基尔霍夫定理的内容是什么?(仕兰微电子)基尔霍夫电流定律是一个电荷守恒定律,即在一个电路中流入一个节点的电荷与流出同一个节点的电荷相等.基尔霍夫电压定律是一个能量守恒定律,即在一个回路中回路电压之和为零.2、平板电容公式(C=εS/4πkd)(未知)3、最基本的如三极管曲线特性(未知)4、描述反馈电路的概念，列举他们的应用(仕兰微电子)5、负反馈种类(电压并联反馈，电流串联反馈，电压串联反馈和电流并联反馈);负反馈的优点(降低放大器的增益灵敏度，改变输入电阻和输出电阻，改善放大器的线性和非线性失真，有效地扩展放大器的通频带，自动调节作用)(未知)6、放大电路的频率补偿的目的是什么，有哪些方法?(仕兰微电子)7、频率响应，如：怎么才算是稳定的，如何改变频响曲线的几个方法(未知)8、给出一个查分运放，如何相位补偿，并画补偿后的波特图(凹凸)9、基本放大电路种类(电压放大器，电流放大器，互导放大器和互阻放大器)，优缺点，特别是广泛采用差分结构的原因(未知)10、给出一差分电路，告诉其输出电压Y 和Y-,求共模分量和差模分量(未知)11、画差放的两个输入管(凹凸)12、画出由运放构成加法、减法、微分、积分运算的电路原理图并画出一个晶体管级的运放电路(仕兰微电子)13、用运算放大器组成一个10倍的放大器(未知)14、给出一个简单电路，让你分析输出电压的特性(就是个积分电路)，并求输出端某点的rise/fall时间(Infineon笔试试题)15、电阻R和电容C串联，输入电压为R和C之间的电压，输出电压分别为C上电压和R上电压，要求制这两种电路输入电压的频谱，判断这两种电路何为高通滤波器，何为低通滤波器当RC18、说说静态、动态时序模拟的优缺点(威盛VIA 2003.11.06 上海笔试试题)19、一个四级的Mux,其中第二级信号为关键信号如何改善timing(威盛VIA2003.11.06 上海笔试试题)20、给出一个门级的图，又给了各个门的传输延时，问关键路径是什么，还问给出输入，使得输出依赖于关键路径(未知)21、逻辑方面数字电路的卡诺图化简，时序(同步异步差异)，触发器有几种(区别，优点)，全加器等等(未知)22、卡诺图写出逻辑表达使(威盛VIA 2003.11.06 上海笔试试题)23、化简F(A,B,C,D)= m(1,3,4,5,10,11,12,13,14,15)的和(威盛)24、please show the CMOS inverter schmatic,layout and its cross sectionwith P-well process.Plot its transfer curve (Vout-Vin) And also explain the operation region of PMOS and NMOS for each segment of the transfer curve? (威盛笔试题circuit design-beijing-03.11.09)25、T o design a CMOS invertor with balance rise and fall time,please define the ration of channel width of PMOS and NMOS and explain?26、为什么一个标准的倒相器中P管的宽长比要比N管的宽长比大?(仕兰微电子)27、用mos管搭出一个二输入与非门(扬智电子笔试)28、please draw the transistor level schematic of a cmos 2 input AND gate and explain which input has faster res0824ponse for output rising edge.(less delay time)(威盛笔试题circuit design-beijing-03.11.09)29、画出NOT,NAND,NOR的符号，真值表，还有transistorlevel的电路(Infineon笔试)30、画出CMOS的图，画出tow-to-one mux gate(威盛VIA 2003.11.06 上海笔试试题)31、用一个二选一mux和一个inv实现异或(飞利浦-大唐笔试)32、画出Y=A*B C的cmos电路图(科广试题)33、用逻辑们和cmos电路实现ab cd(飞利浦-大唐笔试)34、画出CMOS电路的晶体管级电路图，实现Y=A*B C(D E)(仕兰微电子)35、利用4选1实现F(x,y,z)=xz yz’(未知)36、给一个表达式f=xxxx xxxx xxxxx xxxx用最少数量的与非门实现(实际上就是化简)37、给出一个简单的由多个NOT,NAND,NOR组成的原理图，根据输入波形画出各点波形(Infineon笔试)38、为了实现逻辑(A XOR B)OR (C AND D)，请选用以下逻辑中的一种，并说明为什么?1)INV 2)AND 3)OR 4)NAND 5)NOR 6)XOR 答案：NAND(未知)39、用与非门等设计全加法器(华为)40、给出两个门电路让你分析异同(华为)41、用简单电路实现，当A为输入时，输出B波形为…(仕兰微电子)42、A,B,C,D,E进行投票，多数服从少数，输出是F(也就是如果A,B,C,D,E中1的个数比0 多，那么F输出为1，否则F为0)，用与非门实现，输入数目没有限制(未知)43、用波形表示D触发器的功能(扬智电子笔试)44、用传输门和倒向器搭一个边沿触发器(扬智电子笔试)45、用逻辑们画出D触发器(威盛VIA 2003.11.06 上海笔试试题)46、画出DFF的结构图,用verilog实现之(威盛)47、画出一种CMOS的D锁存器的电路图和版图(未知)48、D触发器和D锁存器的区别(新太硬件面试)49、简述latch和filp-flop的异同(未知)50、LATCH和DFF的概念和区别(未知)51、latch与register的区别,为什么现在多用register.行为级描述中latch如何产生的(南山之桥)52、用D触发器做个二分颦的电路.又问什么是状态图(华为)53、请画出用D触发器实现2倍分频的逻辑电路?(汉王笔试)54、怎样用D触发器、与或非门组成二分频电路?(东信笔试)55、How many flip-flop circuits are needed to divide by 16? (Intel) 16分频?56、用filp-flop和logic-gate设计一个1位加法器，输入carryin 和current-stage，输出carryout和next-stage. (未知)57、用D触发器做个4进制的计数(华为)58、实现N位Johnson Counter,N=5(南山之桥)59、用你熟悉的设计方式设计一个可预置初值的7进制循环计数器，15进制的呢?(仕兰微电子)60、数字电路设计当然必问Verilog/VHDL，如设计计数器(未知)61、BLOCKING NONBLOCKING 赋值的区别(南山之桥)62、写异步D触发器的verilog module(扬智电子笔试)module dff8(clk , res0824et, d, q);input clk;input res0824et;input [7:0] d;output [7:0] q;reg [7:0] q;always @ (posedge clk or posedge res0824et)if(res0824et)q <= 0;elseq <= d;endmodule63、用D触发器实现2倍分频的Verilog描述? (汉王笔试)module divide2( clk , clk_o, res0824et);input clk , res0824et;output clk_o;wire in;reg out ;always @ ( posedge clk or posedge res0824et)if ( res0824et)out <= 0;elseout <= in;assign in = ~out;assign clk_o = out;endmodule64、可编程逻辑器件在现代电子设计中越来越重要，请问：a) 你所知道的可编程逻辑器件有哪些? b) 试用VHDL或VERILOG、ABLE 描述8位D触发器逻辑(汉王笔试)PAL，PLD，CPLD，FPGAmodule dff8(clk , res0824et, d, q);input clk;input res0824et;input d;output q;reg q;always @ (posedge clk or posedge res0824et)if(res0824et)q <= 0;elseq <= d;endmodule65、请用HDL描述四位的全加法器、5分频电路(仕兰微电子)66、用VERILOG或VHDL写一段代码，实现10进制计数器(未知)67、用VERILOG或VHDL写一段代码，实现消除一个glitch(未知)68、一个状态机的题目用verilog实现(不过这个状态机画的实在比较差，很容易误解的)(威盛VIA 2003.11.06 上海笔试试题)69、描述一个交通信号灯的设计(仕兰微电子)70、画状态机，接受1，2，5分钱的卖报机，每份报纸5分钱(扬智电子笔试)71、设计一个自动售货机系统，卖soda水的，只能投进三种硬币，要正确的找回钱数(1)画出fsm(有限状态机);(2)用verilog编程，语法要符合fpga设计的要求(未知)72、设计一个自动饮料售卖机，饮料10分钱，硬币有5分和10分两种，并考虑找零：(1)画出fsm(有限状态机);(2)用verilog编程，语法要符合fpga设计的要求;(3)设计工程中可使用的工具及设计大致过程(未知)73、画出可以检测10010串的状态图,并verilog实现之(威盛)74、用FSM实现101101的序列检测模块(南山之桥)a为输入端，b为输出端，如果a连续输入为1101则b输出为1，否则为0例如a： 0001100110110100100110b： 0000000000100100000000请画出state machine;请用RTL描述其state machine(未知)75、用verilog/vddl检测stream中的特定字符串(分状态用状态机写)(飞利浦-大唐笔试)76、用verilog/vhdl写一个fifo控制器(包括空，满，半满信号)(飞利浦-大唐笔试)77、现有一用户需要一种集成电路产品，要求该产品能够实现如下功能：y=lnx，其中，x为4位二进制整数输入信号y为二进制小数输出，要求保留两位小数电源电压为3~5v假设公司接到该项目后，交由你来负责该产品的.设计，试讨论该产品的设计全程(仕兰微电子)78、sram，falsh memory，及dram的区别?(新太硬件面试)79、给出单管DRAM的原理图(西电版《数字电子技术基础》作者杨颂华、冯毛官205页图9 -14b)，问你有什么办法提高refres0824h time，总共有5个问题，记不起来了(降低温度，增大电容存储容量)(Infineon笔试)80、Please draw schematic of a common SRAM cell with 6 transistors,point out which nodes can store data and which node is word line control? (威盛笔试题circuit design-beij 81、名词:sram,ssram,sdram 名词IRQ,BIOS,USB,VHDL,SDRIRQ: Interrupt ReQuest BIOS: Basic Input Output System USB: Universal Serial BusVHDL: VHIC Hardware Description Language SDR: Single Data Rate压控振荡器的英文缩写(VCO)动态随机存储器的英文缩写(DRAM) 名词解释，无聊的外文缩写罢了，比如PCI、ECC、DDR、interrupt、pipeline IRQ,BIOS,USB,VHDL,VLSI VCO(压控振荡器) RAM (动态随机存储器)，FIR IIR DFT(离散傅立叶变换)或者是中文的，比如：a.量化误差 b.直方图 c.白平衡二、IC设计基础(流程、工艺、版图、器件)1、我们公司的产品是集成电路，请描述一下你对集成电路的认识，列举一些与集成电路相关的内容(如讲清楚模拟、数字、双极型、CMOS、MCU、RISC、CISC、DSP、ASIC、FPGA等的概念)(仕兰微面试题目)2、FPGA和ASIC的概念，他们的区别(未知)答案：FPGA是可编程ASICASIC:专用集成电路，它是面向专门用途的电路，专门为一个用户设计和制造的根据一个用户的特定要求，能以低研制成本，短、交货周期供货的全定制，半定制集成电路与门阵列等其它ASIC(Application Specific IC)相比，它们又具有设计开发周期短、设计制造成本低、开发工具先进、标准产品无需测试、质量稳定以及可实时在线检验等优点3、什么叫做OTP片、掩膜片，两者的区别何在?(仕兰微面试题目)4、你知道的集成电路设计的表达方式有哪几种?(仕兰微面试题目)5、描述你对集成电路设计流程的认识(仕兰微面试题目)6、简述FPGA等可编程逻辑器件设计流程(仕兰微面试题目)7、IC设计前端到后端的流程和eda工具(未知)8、从RTL synthesis到tape out之间的设计flow,并列出其中各步使用的tool.(未知)9、Asic的design flow(威盛VIA 2003.11.06 上海笔试试题)10、写出asic前期设计的流程和相应的工具(威盛)11、集成电路前段设计流程，写出相关的工具(扬智电子笔试)先介绍下IC开发流程：1.)代码输入(design input)用vhdl或者是verilog语言来完成器件的功能描述，生成hdl代码语言输入工具：SUMMIT VISUALHDLMENTOR RENIOR图形输入: composer(cadence);viewlogic (viewdraw)2.)电路仿真(circuit simulation)将vhd代码进行先前逻辑仿真，验证功能描述是否正确数字电路仿真工具：Verolog： CADENCE Verolig-XLSYNOPSYS VCSMENTOR Modle-simVHDL : CADENCE NC-vhdlSYNOPSYS VSSMENTOR Modle-sim模拟电路仿真工具：***ANTI HSpice pspice，spectre micro microwave: eesoft : hp3.)逻辑综合(synthesis tools)逻辑综合工具可以将设计思想vhd代码转化成对应一定工艺手段的门级电路;将初级仿真中所没有考虑的门沿(gates delay)反标到生成的门级网表中,返回电路仿真阶段进行再仿真最终仿真结果生成的网表称为物理网表12、请简述一下设计后端的整个流程?(仕兰微面试题目)13、是否接触过自动布局布线?请说出一两种工具软件自动布局布线需要哪些基本元素?(仕兰微面试题目)14、描述你对集成电路工艺的认识(仕兰微面试题目)15、列举几种集成电路典型工艺工艺上常提到0.25,0.18指的是什么?(仕兰微面试题目)16、请描述一下国内的工艺现状(仕兰微面试题目)17、半导体工艺中，掺杂有哪几种方式?(仕兰微面试题目)18、描述CMOS电路中闩锁效应产生的过程及最后的结果?(仕兰微面试题目)19、解释latch-up现象和Antenna effect和其预防措施.(未知)20、什么叫Latchup?(科广试题)21、什么叫窄沟效应? (科广试题)22、什么是NMOS、PMOS、CMOS?什么是增强型、耗尽型?什么是PNP、NPN?他们有什么差别?。

大唐面试笔试题

大唐电信面试题第一位学员记录：第一部分：数据库题，考察内容有：1、按题意建表，题中给出表的名称，字段个数和类型（字符型、数字型、日期型[包括年/月/日/时/分/秒/毫秒]）(create table)2、删表(drop table)3、更改表的结构（修改表中字段的类型）（alert table）4、查询(select)[包括多表查询]5、插入(insert into)[包括从一个表中查出结果后，在插入到另一个表中，要求用一句SQL语句实现]6、删除记录(delete from )7、更新(update)第二部分：JA V A题，大概有：1、JNDI的全称是什么？简述其含义和作用？2、J2EE常见的5种模式是什么 ?3、Vector、ArrayList和HashMap 、Hashtable 哪个对线程来说是安全的？为什么？4、RuntimeException和Exception有什么区别？写出5种常见的RuntimeException？5、简述MVC模式的含义？6、Struts中有哪5种类，哪个类是Controller?7、Action类起什么作用?8、Synrconize(Object)中的Object起什么作用?9、Java中是否有内存泄露的问题？请举例说明。

10、PerparedStatement 和Statement的区别是什么？哪个效率高？11、请把“ab”,”cd”,”ef”,”gh”加入到 List 中，再进行快速排序后迭带打印结果。

12、请把“c:\a.txt”拷到“d:\d.txt”文件 (用Java编写)。

13、Java是否可以写出Ping命令。

14、<jsp:include page=”file”/>和<%@include file=”file”%>什么异同?15、JA V A中实现多线程，有哪几中方式？16、请用匿名类实现多线程，要求打印：Running…17、抽象类和接口有什么不同？各自用在何出？18、JA V A中生成对象都有哪些方法？19、关于final关键字的用法和含义？如：final ArrayList list = new ArrayList();list.add(“abc”);请问list会不会出错，是否符合final 的含义?20、请问JSP和Servlets本质上有没有区别？21、EJB有哪两种？各自含义和作用？22、Session Bean中都有哪些类，各自的作用？23、你是否经常用连接池？请说明其含义、作用和工作过程？24、简述面向对象的核心思想？25、打印昨天的这个时刻的日期数（考察日期类的使用）26、关于CORBAR语言方面的一些题第二位记录：1.JNDI的全称是什么？起什么作用？2.写出J2EE的5种模式 ?3.Vector, ArrayList, HashMap 和Hashtable哪个线程是安全？为什么？4.RuntimeException和Exception有什么区别？写出5种RuntimeException？5.MVC模式的含义？6.Struts有几种类，哪个类是Controller?7.Action类起什么作用?8.Synrconize(Object)中的Object起什么作用?9.Java有内存泄露问题？请举例说明。

大唐集团招聘笔试试题及答案

说明：请仔细阅读以下的注意事项，这对你顺利通过考试非常重要：➢监考老师宣布考试开始时，你才可以开始答题。

➢请用2B铅笔在答题卡上作答，写在本题册上的答案无效，请勿折叠答题卡。

➢答题卡“试卷类型”必填，“工号”栏填准考证号，如有遗漏，视作废卷。

➢请勿在本题册上书写、涂改或留下任何标记，题册最后两页是空白草稿纸，可拆下来正反使用，如果需要增加，请举手示意监考老师。

➢在考试结束时，请留在座位上，等监考老师收取答题卡、考卷和草稿纸。

不得将这些物品带出考场。

如需提前交卷，请先举手示意监考老师收取。

第一部分语言理解与表达1.下列依次填入各句横线处的成语，最正确的一组是_____。

（1）黄老师的教学语言诙谐幽默，妙趣横生，常常逗得大家_____。

（2）安全检查工作非常重要，要_____，不应麻痹大意，一旦出了事故，后悔也就来不及了。

A.破涕为笑，防患未然B.破涕为笑，防微杜渐C.捧腹大笑，防微杜渐D.捧腹大笑，防患未然【答案】D。

解析：破涕为笑：涕，眼泪。

一下子停止了哭泣，露出笑容。

形容转悲为喜。

捧腹大笑：用手捂住肚子大笑。

形容遇到极可笑之事，笑得不能抑制。

防微杜渐：微，微小；杜，堵住；渐，指事物的开端。

比喻在坏事情、坏思想萌芽的时候就加以制止，不让它发展。

防患未然：患，灾祸；未然。

没有这样，指尚未形成。

防止事故或祸害于尚未发生之前。

(1)中学生并没有哭泣，显然应该选“捧腹大笑”。

(2)中“一旦出了事故”说明现在还没有发生．所以应该选择“防患未然”。

2.依次填入下列各句横线处的词语，恰当的一组是（）①这样的话他不只说过一次，但从未见诸。

②孔繁森同志为我们各级领导了一面廉洁奉公、一心为民的旗帜。

③两个企业的领导商定，要加强横向联系，经常情况，互帮互学，共同提高。

A．实行竖立勾通B．施行竖立勾通C．实行树立沟通D．施行树立沟通答案:C（实行：用行动来实现(纲领政策计划等)，实行的内容较抽象；施行：表示按照某种方式或办法去做，施行的内容较具体。

微电子专业公司招聘面试笔试题目

(上海华虹)1、国家211工程本科以上，电子类相关专业，外貌具有亲和力2、较强的逻辑思维能力，语言表达能力，善于撰写报告3、勇于承受工作压力和挫折、随机应变4、熟悉mcu软、硬件应用，具备独立开发能力优先5、熟悉模拟电路应用，具备产品开发和应用能力优先(华为)1。

集成电路设计前端流程及工具。

答：前端流程主要是RTL级设计，验证，综合。

后端主要是布图布线综合后的输出文件，可以拿去做layout，将电路fit到可编程的片子里或者布道硅片上，这分单元库和全定制。

单元库下一步就是自动布局布线,auto place & route，简称apr cadence的工具是Silicon Ensembler,Avanti的是Apollo；全定制Cadence的工具是layout editor。

2。

FPGA和ASIC的概念,他们的区别答：FPGA是可编程ASIC；ASIC:专用集成电路，它是面向专门用途的电路，专门为一个用户设计和制造的。

根据一个用户的特定要求，能以低研制成本，短交货周期供货的全定制，半定制集成电路。

与门阵列等其它ASIC相比，它们又具有设计开发周期短，设计制造成本低，开发工具先进、标准产品无需要测试、质量稳定以及可实时在线检验等优点。

3。

LATCH和DFF的概念和区别答：LATCH和DFF都是时序逻辑，区别为：latch同其所有的输入信号相关，当输入信号变化时latch就变化，没有时钟端；DFF受时钟控制，只有在时钟触发时才采样当前的输入，产生输出。

当然因为二十都是时序逻辑，所以输出不但用当前的输入相关还同上一时间的输出相关。

4。

用DFF实现二分频。

答：module div2(input wire en _ n, input wire out _ clk）;Wire D;Wire Q;Assign D=en _n & (~Q);DFF (.clk (clk), .D(D), .Q(Q));Assign out _ clk =Q;endmodule5。

微电子笔试题

亚稳态Setup/hold time 是测试芯片对输入信号和时钟信号之间的时间要求。

建立时间是指触发器的时钟信号上升沿到来以前，数据稳定不变的时间。

输入信号应提前时钟上升沿（如上升沿有效）T时间到达芯片，这个T就是建立时间-Setup time.如不满足setup time,这个数据就不能被这一时钟打入触发器，只有在下一个时钟上升沿，数据才能被打入触发器。

保持时间是指触发器的时钟信号上升沿到来以后，数据稳定不变的时间。

如果hold time不够，数据同样不能被打入触发器。

建立时间(Setup Time)和保持时间（Hold time）。

建立时间是指在时钟边沿前，数据信号需要保持不变的时间。

保持时间是指时钟跳变边沿后数据信号需要保持不变的时间。

如果不满足建立和保持时间的话，那么DFF将不能正确地采样到数据，将会出现亚稳态(metastability)的情况。

如果数据信号在时钟沿触发前后持续的时间均超过建立和保持时间，那么超过量就分别被称为建立时间裕量和保持时间裕量。

在数字集成电路中，触发器要满足setup/hold的时间要求。

当一个信号被寄存器锁存时，如果信号和时钟之间不满足这个要求，Q端的值是不确定的，并且在未知的时刻会固定到高电平或低电平。

这个过程称为亚稳态（Metastability）。

一些关于微电子方面的笔试题（zz)1.FPGA和ASIC的概念，他们的区别。

（未知）答案：FPGA是可编程ASIC。

ASIC:专用集成电路，它是面向专门用途的电路，专门为一个用户设计和制造的。

根据一个用户的特定要求，能以低研制成本，短、交货周期供货的全定制，半定制集成电路。

与门阵列等其它ASIC(Application Specific IC)相比，它们又具有设计开发周期短、设计制造成本低、开发工具先进、标准产品无需测试、质量稳定以及可实时在线检验等优点.2.建立时间是指触发器的时钟信号上升沿到来以前，数据稳定不变的时间。

大唐笔试——精选推荐

⼤唐笔试1、什么是中断？中断发⽣时CPU做什么⼯作中断：在计算机执⾏期间，系统内发⽣任何⾮寻常的或⾮预期的急需处理事件，使得CPU暂时中断当前正在执⾏的程序⽽转去执⾏相应的时间处理程序。

待处理完毕后⼜返回原来被中断处继续执⾏或调度新的进程执⾏的过程。

2、CPU在上电后，进⼊操作系统的main()之前必须做什么⼯作？bios⾃举:检查硬件等；读取MBR，转到MBR执⾏它的代码,它会检测活动分区；把活动分区的引导扇区的引导代码装⼊内存，运⾏引导代码；引导代码装⼊该分区的操作系统3、简述ISO OSI的物理层Layer1，链路层Layer2，⽹络层Layer3的任务？Layer1：提供⽹络的物理连接；Layer2：是进⾏数据封装和数据链接的建⽴；Layer3解决的是⽹络与⽹络之间，即⽹际的通信问题4、有线电话和⽆线电话有何区别？⽆线电话特别需要注意的是什么？信号传输途径不⼀样，⼀种是有形介质，⼀种是⽆形的，⽆线得注意频段和⼲扰5、软件开发五个主要step是什么？需求分析系统设计编码测试运⾏维护6、你在开发软件的时候，这5个step分别占⽤的时间百分⽐是多少？25% 20 % 20% 10% 25%7、Make file⽂件的作⽤是什么？相当于项⽬管理⽂件，并设置编译、优化参数8、UNIX显⽰⽂件夹中，⽂件名的命令是什么？能使⽂件内容显⽰在屏幕的命令是什么？Ls cat或type9、⼿机⽤户在从⼀个基站漫游到另⼀个基站的过程中，都会发⽣什么?【空闲状态，重选，位置更新；通话状态，切换，位置更新】【通话状态下⼩区重选；待机状态下位置更新，⼩区重选】【通话状态切换空闲状态重选两个⼩区要是跨LAC会位置更新】10、有哪些操作系统？他们各有什么特点？Windows95\98\Me\2000\XP\2003 Linux⾸先Windows系统是微软开发的商业操作系统，Linux最初是单麦⼩伙制作的，经过N+N+N 的⼤虾共同努⼒改进⽽成的，其有很多版本，⽐如中国的：红旗操作系统就是Linux的⼀个版本。

微电子笔试(笔试和面试题)要点

模拟集成电路设计的一般过程：
1. 电路设计
依据电路功能完成电路的设计。
2. 前仿真
电路功能的仿真，包括功耗，电流，电压，温度，压摆幅，输入输出特性等参数的仿真。 3.版图设计（ Layout ）
依据所设计的电路画版图。一般使用
Cadence 软件。
4. 后仿真
对所画的版图进行仿真，并与前仿真比较，若达不到要求需修改或重新设计版图。
8、请简要描述 HUFFMAN 编码的基本原理及其基本的实现方法。 9、说出 OSI 七层网络协议中的四层（任意四层）。
由下至上为 1 至 7 层，分别为 : 应用层 (Application layer) 表示层 (Presentation layer) 会话层 (Session layer) 传输层 (Transport layer) 网络层 (Network layer) 数据链路层 (Data link layer) 物理层 (Physical layer)
电路时的参考依据。
硬件语言设计描述文件的编写风格是决定综合工具执行效率的一个重要
因素。事实上，综合工具支持的
HDL 语法均是有限的，一些过于抽象的语法
只适于做为系统评估时的仿真模型，而不能被综合工具接受。
逻辑综合得到门级网表。
4．门级验证（ Gate-Level Netlist Verification ）门级功能验证是寄存器传输级验证。主要的工作是要确认经综合后的电路
3~5v 假设公司接到该项目后，交由你来负责该产品的设计，试讨论该产
品的设计全程。
3、简单描述一个单片机系统的主要组成模块，并说明各模块之间的数据流流向和控制流流向。简述单片机应用系统的设计原则。
4、请用方框图描述一个你熟悉的实用数字信号处理系统，并做简要的分析；如果没有，也可以自己设计一个简单的数字信号处理系统，并描述其功能及用途。

电子类公司笔试题精选

电子类公司笔试题精选一、模拟电路1基尔霍夫定理的内容是什么（仕兰微电子）基尔霍夫电流定律是一个电荷守恒定律,即在一个电路中流入一个节点的电荷与流出同一个节点的电荷相等.基尔霍夫电压定律是一个能量守恒定律,即在一个回路中回路电压之和为零.2、平板电容公式(C=εS/4πkd)。

（未知）3、最基本的如三极管曲线特性。

（未知）4、描述反馈电路的概念，列举他们的应用。

（仕兰微电子）5、负反馈种类（电压并联反馈，电流串联反馈，电压串联反馈和电流并联反馈）；诺顿定理、戴维南定理、基尔霍夫定理、叠加定理诺顿定理诺顿定理：一个含独立电源、线性电阻和受控源的二端电路N，对两个端子来说都可等效为一个理想电流源并联内阻的模型。

其理想电流源的数值为有源二端电路N的两个端子短路时其上的电流，并联的内阻等于N内部所有独立源为零时电路两端子间的等效电阻。

也可以描述为:并联电阻等于二端网络中所有电源为0时的等效电阻;电流等于有源二端网络短路时的电流.它是戴维南定理的转换形式。

戴维南定律定义：又叫做等效电压源定理。

任何一个线性含源二端网络就其外部性能来说，可以用一个电压源等值代替，电压源的电压等于原含源二端网络的开路电压，电压源的内阻等于原含源二端网络变为无源二端网络的入端电阻。

通俗的说：一个有电压源、电流源(仅讨论不包括受控源的情形)及电阻构成的二端网络，可以用一个电压源UOC和一个电阻R0的串联等效电路来等效。

UOC等于该二端网络开路时的开路电压；R0称为戴维南等效电阻，其值是从二端网络的端口看进去，该网络中任何一个线性含源二端网络，对外部而言，总可以等效为一个电压源和电阻串联的电路模型；该电压源的电压等于网络的开路电压，电阻等于网络内部所有独立电源都不作用时的入端等效电阻。

具体操作：关键在于正确求出二端网络的开路电压和入端电阻。

所谓开路电压是指外电路（负载）断开后，两端纽间的电压；入端电阻指将含源二端网络变为无源二端网络后（电压源开路，电流源短路）的入端电阻。

微电子面试笔试题目

单片机、MCU、计算机原理1、简单描述一个单片机系统的主要组成模块,并说明各模块之间的数据流流向和控制流流向.简述单片机应用系统的设计原则.(仕兰微面试题目)2、画出8031与2716(2K*8ROM)的连线图,要求采用三-八译码器,8031的P2.5,P2.4和P2.3参加译码,基本地址范围为3000H-3FFFH.该2716有没有重叠地址?根据是什么?若有,则写出每片2716的重叠地址范围.(仕兰微面试题目)3、用8051设计一个带一个8*16键盘加驱动八个数码管(共阳)的原理图.(仕兰微面试题目)4、PCI总线的含义是什么?PCI总线的主要特点是什么? (仕兰微面试题目)5、中断的概念?简述中断的过程.(仕兰微面试题目)6、如单片机中断几个/类型,编中断程序注意什么问题;(未知)7、要用一个开环脉冲调速系统来控制直流电动机的转速,程序由8051完成.简单原理如下:由P3.4输出脉冲的占空比来控制转速,占空比越大,转速越快;而占空比由K7-K0八个开关来设置,直接与P1口相连(开关拨到下方时为"0",拨到上方时为"1",组成一个八位二进制数N),要求占空比为N/256. (仕兰微面试题目)7、要用一个开环脉冲调速系统来控制直流电动机的转速,程序由8051完成.简单原理如下:由P3.4输出脉冲的占空比来控制转速,占空比越大,转速越快;而占空比由K7-K0八个开关来设置,直接与P1口相连(开关拨到下方时为"0",拨到上方时为"1",组成一个八位二进制数N),要求占空比为N/256. (仕兰微面试题目)下面程序用计数法来实现这一功能,请将空余部分添完整.MOV P1,#0FFHLOOP1 :MOV R4,#0FFH--------MOV R3,#00HLOOP2 :MOV A,P1--------SUBB A,R3JNZ SKP1--------SKP1:MOV C,70HMOV P3.4,CACALL DELAY :此延时子程序略----------------AJMP LOOP18、单片机上电后没有运转,首先要检查什么?(东信笔试题)9、What is PC Chipset? (扬智电子笔试)芯片组(Chipset)是主板的核心组成部分,按照在主板上的排列位置的不同,通常分为北桥芯片和南桥芯片.北桥芯片提供对CPU的类型和主频、内存的类型和最大容量、ISA/PCI/AGP插槽、ECC纠错等支持.南桥芯片则提供对KBC(键盘控制器)、RTC(实时时钟控制器)、USB(通用串行总线)、Ultra DMA/33(66)EIDE数据传输方式和ACPI(高级能源管理)等的支持.其中北桥芯片起着主导性的作用,也称为主桥(Host Bridge).除了最通用的南北桥结构外,目前芯片组正向更高级的加速集线架构发展,Intel的8xx系列芯片组就是这类芯片组的代表,它将一些子系统如IDE接口、音效、MODEM和USB直接接入主芯片,能够提供比PCI总线宽一倍的带宽,达到了266MB/s.10、如果简历上还说做过cpu之类,就会问到诸如cpu如何工作,流水线之类的问题. (未知)11、计算机的基本组成部分及其各自的作用.(东信笔试题)12、请画出微机接口电路中,典型的输入设备与微机接口逻辑示意图(数据接口、控制接口、所存器/缓冲器). (汉王笔试)13、cache的主要部分什么的.(威盛VIA 2003.11.06 上海笔试试题)14、同步异步传输的差异(未知)15、串行通信与同步通信异同,特点,比较.(华为面试题)16、RS232c高电平脉冲对应的TTL逻辑是?(负逻辑?) (华为面试题)信号与系统1、的话音频率一般为300~3400HZ,若对其采样且使信号不失真,其最小的采样频率应为多大?若采用8KHZ的采样频率,并采用8bit的PCM编码,则存储一秒钟的信号数据量有多大?(仕兰微面试题目)2、什么耐奎斯特定律,怎么由模拟信号转为数字信号.(华为面试题)3、如果模拟信号的带宽为5khz,要用8K的采样率,怎么办? (lucent) 两路?4、信号与系统:在时域与频域关系.(华为面试题)5、给出时域信号,求其直流分量.(未知)6、给出一时域信号,要求(1)写出频率分量,(2)写出其傅立叶变换级数;(3)当波形经过低通滤波器滤掉高次谐波而只保留一次谐波时,画出滤波后的输出波形.(未知)7、sketch 连续正弦信号和连续矩形波(都有图)的傅立叶变换.(Infineon笔试试题)8、拉氏变换和傅立叶变换的表达式及联系.(新太硬件面题)DSP、嵌入式、软件等1、请用方框图描述一个你熟悉的实用数字信号处理系统,并做简要的分析;如果没有,也可以自己设计一个简单的数字信号处理系统,并描述其功能及用途.(仕兰微面试题目)2、数字滤波器的分类和结构特点.(仕兰微面试题目)3、IIR,FIR滤波器的异同.(新太硬件面题)4、拉氏变换与Z变换公式等类似东西,随便翻翻书把如.h(n)=-a*h(n-1)+b*δ(n) a.求h (n)的z变换;b.问该系统是否为稳定系统;c.写出FIR数字滤波器的差分方程;(未知)5、DSP和通用处理器在结构上有什么不同,请简要画出你熟悉的一种DSP结构图.(信威dsp软件面试题)6、说说定点DSP和浮点DSP的定义(或者说出他们的区别)(信威dsp软件面试题)7、说说你对循环寻址和位反序寻址的理解.(信威dsp软件面试题)8、请写出【-8,7】的二进制补码,和二进制偏置码.用Q15表示出0.5和-0.5.(信威dsp软件面试题)9、DSP的结构(哈佛结构);(未知)10、嵌入式处理器类型(如ARM),操作系统种类(Vxworks,ucos,winCE,linux),操作系统方面偏CS方向了,在CS篇里面讲了;(未知)11、有一个LDO芯片将用于对手机供电,需要你对他进行评估,你将如何设计你的测试项目?12、某程序在一个嵌入式系统(200M CPU,50M SDRAM)中已经最优化了,换到零一个系统(300M CPU,50M SDRAM)中是否还需要优化? (Intel)13、请简要描述HUFFMAN编码的基本原理及其基本的实现方法.(仕兰微面试题目)14、说出OSI七层网络协议中的四层(任意四层).(仕兰微面试题目)15、A) (仕兰微面试题目)#i ncludevoid testf(int*p){*p+=1;}main(){int *n,m[2];n=m;m[0]=1;m[1]=8;testf(n);printf("Data value is %d ",*n);}------------------------------B)#i ncludevoid testf(int**p){*p+=1;}main(){int *n,m[2];n=m;m[0]=1;m[1]=8;testf(&n);printf(Data value is %d",*n);}下面的结果是程序A还是程序B的?Data value is 8那么另一段程序的结果是什么?16、那种排序方法最快? (华为面试题)17、写出两个排序算法,问哪个好?(威盛)18、编一个简单的求n!的程序.(Infineon笔试试题)19、用一种编程语言写n!的算法.(威盛VIA 2003.11.06 上海笔试试题)20、用C语言写一个递归算法求N!;(华为面试题)21、给一个C的函数,关于字符串和数组,找出错误;(华为面试题)22、防火墙是怎么实现的? (华为面试题)23、你对哪方面编程熟悉?(华为面试题)24、冒泡排序的原理.(新太硬件面题)25、操作系统的功能.(新太硬件面题)26、学过的计算机语言及开发的系统.(新太硬件面题)27、一个农夫发现围成正方形的围栏比长方形的节省4个木桩但是面积一样.羊的数目和正方形围栏的桩子的个数一样但是小于36,问有多少羊?(威盛)28、C语言实现统计某个cell在某.v文件调用的次数(这个题目真bt) (威盛VIA2003.11.06 上海笔试试题)29、用C语言写一段控制手机中马达振子的驱动程序.(威胜)30、用perl或TCL/Tk实现一段字符串识别和比较的程序.(未知)31、给出一个堆栈的结构,求中断后显示结果,主要是考堆栈压入返回地址存放在低端地址还是高端.(未知)32、一些DOS命令,如显示文件,拷贝,删除.(未知)33、设计一个类,使得该类任何形式的派生类无论怎么定义和实现,都无法产生任何对象实例.(IBM)34、What is pre-emption? (Intel)35、What is the state of a process if a resource is not available? (Intel)36、三个float a,b,c;问值(a+b)+c==(b+a)+c, (a+b)+c==(a+c)+b.(Intel)37、把一个链表反向填空. (lucent)38、x^4+a*x^3+x^2+c*x+d 最少需要做几次乘法? (Dephi)____________________________________________________________________________主观题1、你认为你从事研发工作有哪些特点?(仕兰微面试题目)2、说出你的最大弱点及改进方法.(威盛VIA 2003.11.06 上海笔试试题)3、说出你的理想.说出你想达到的目标. 题目是英文出的,要用英文回答.(威盛VIA 2003.11.06 上海笔试试题)4、我们将研发人员分为若干研究方向,对协议和算法理解(主要应用在网络通信、图象语音压缩方面)、电子系统方案的研究、用MCU、DSP编程实现电路功能、用ASIC设计技术设计电路(包括MCU、DSP本身)、电路功能模块设计(包括模拟电路和数字电路)、集成电路后端设计(主要是指综合及自动布局布线技术)、集成电路设计与工艺接口的研究.你希望从事哪方面的研究?(可以选择多个方向.另外,已经从事过相关研发的人员可以详细描述你的研发经历).(仕兰微面试题目)5、请谈谈对一个系统设计的总体思路.针对这个思路,你觉得应该具备哪些方面的知识?(仕兰微面试题目)6、设想你将设计完成一个电子电路方案.请简述用EDA软件(如PROTEL)进行设计(包括原理图和PCB图)到调试出样机的整个过程.在各环节应注意哪些问题?电源的稳定,电容的选取,以及布局的大小.(汉王笔试)IC设计基础(流程、工艺、版图、器件)1、我们公司的产品是集成电路,请描述一下你对集成电路的认识,列举一些与集成电路相关的内容(如讲清楚模拟、数字、双极型、CMOS、MCU、RISC、CISC、DSP、ASIC、FPGA等的概念).(仕兰微面试题目)2、FPGA和ASIC的概念,他们的区别.(未知)答案:FPGA是可编程ASIC.ASIC:专用集成电路,它是面向专门用途的电路,专门为一个用户设计和制造的.根据一个用户的特定要求,能以低研制成本,短、交货周期供货的全定制,半定制集成电路.与门阵列等其它ASIC(Application Specific IC)相比,它们又具有设计开发周期短、设计制造成本低、开发工具先进、标准产品无需测试、质量稳定以及可实时在线检验等优点3、什么叫做OTP片、掩膜片,两者的区别何在?(仕兰微面试题目)4、你知道的集成电路设计的表达方式有哪几种?(仕兰微面试题目)5、描述你对集成电路设计流程的认识.(仕兰微面试题目)6、简述FPGA等可编程逻辑器件设计流程.(仕兰微面试题目)7、IC设计前端到后端的流程和eda工具.(未知)8、从RTL synthesis到tape out之间的设计flow,并列出其中各步使用的tool.(未知)9、Asic的design flow.(威盛VIA 2003.11.06 上海笔试试题)10、写出asic前期设计的流程和相应的工具.(威盛)11、集成电路前段设计流程,写出相关的工具.(扬智电子笔试)先介绍下IC开发流程:1.)代码输入(design input)用vhdl或者是verilog语言来完成器件的功能描述,生成hdl代码语言输入工具:SUMMIT VISUALHDLMENTOR RENIOR图形输入: composer(cadence);viewlogic (viewdraw)2.)电路仿真(circuit simulation)将vhd代码进行先前逻辑仿真,验证功能描述是否正确数字电路仿真工具:Verolog: CADENCE Verolig-XLSYNOPSYS VCSMENTOR Modle-simVHDL : CADENCE NC-vhdlSYNOPSYS VSSMENTOR Modle-sim模拟电路仿真工具:***ANTI HSpice pspice,spectre micro microwave: eesoft : hp3.)逻辑综合(synthesis tools)逻辑综合工具可以将设计思想vhd代码转化成对应一定工艺手段的门级电路;将初级仿真中所没有考虑的门沿(gates delay)反标到生成的门级网表中,返回电路仿真阶段进行再仿真.最终仿真结果生成的网表称为物理网表.12、请简述一下设计后端的整个流程?(仕兰微面试题目)13、是否接触过自动布局布线?请说出一两种工具软件.自动布局布线需要哪些基本元素?(仕兰微面试题目)14、描述你对集成电路工艺的认识.(仕兰微面试题目)15、列举几种集成电路典型工艺.工艺上常提到0.25,0.18指的是什么?(仕兰微面试题目)16、请描述一下国内的工艺现状.(仕兰微面试题目)17、半导体工艺中,掺杂有哪几种方式?(仕兰微面试题目)18、描述CMOS电路中闩锁效应产生的过程及最后的结果?(仕兰微面试题目)19、解释latch-up现象和Antenna effect和其预防措施.(未知)20、什么叫Latchup?(科广试题)21、什么叫窄沟效应? (科广试题)22、什么是NMOS、PMOS、CMOS?什么是增强型、耗尽型?什么是PNP、NPN?他们有什么差别?(仕兰微面试题目)23、硅栅COMS工艺中N阱中做的是P管还是N管,N阱的阱电位的连接有什么要求?(仕兰微面试题目)24、画出CMOS晶体管的CROSS-OVER图(应该是纵剖面图),给出所有可能的传输特性和转移特性.(Infineon笔试试题)25、以interver为例,写出N阱CMOS的process流程,并画出剖面图.(科广试题)26、Please explain how we describe the resistance in semiconductor. Comparethe resistance of a metal,poly and diffusion in tranditional CMOS process.(威盛笔试题circuit design-beijing-03.11.09)27、说明mos一半工作在什么区.(凹凸的题目和面试)28、画p-bulk 的nmos截面图.(凹凸的题目和面试)29、写schematic note(?), 越多越好.(凹凸的题目和面试)30、寄生效应在ic设计中怎样加以克服和利用.(未知)31、太底层的MOS管物理特性感觉一般不大会作为笔试面试题,因为全是微电子物理,公式推导太罗索,除非面试出题的是个老学究.IC设计的话需要熟悉的软件: Cadence, Synopsys, Avant,UNIX当然也要大概会操作.32、unix 命令cp -r, rm,uname.(扬智电子笔试)数字电路1、同步电路和异步电路的区别是什么?(仕兰微电子)2、什么是同步逻辑和异步逻辑?(汉王笔试)同步逻辑是时钟之间有固定的因果关系.异步逻辑是各时钟之间没有固定的因果关系.3、什么是"线与"逻辑,要实现它,在硬件特性上有什么具体要求?(汉王笔试)线与逻辑是两个输出信号相连可以实现与的功能.在硬件上,要用oc门来实现,由于不用oc 门可能使灌电流过大,而烧坏逻辑门. 同时在输出端口应加一个上拉电阻.4、什么是Setup 和Holdup时间?(汉王笔试)5、setup和holdup时间,区别.(南山之桥)6、解释setup time和hold time的定义和在时钟信号延迟时的变化.(未知)7、解释setup和hold time violation,画图说明,并说明解决办法.(威盛VIA2003.11.06 上海笔试试题)Setup/hold time 是测试芯片对输入信号和时钟信号之间的时间要求.建立时间是指触发器的时钟信号上升沿到来以前,数据稳定不变的时间.输入信号应提前时钟上升沿(如上升沿有效)T时间到达芯片,这个T就是建立时间-Setup time.如不满足setup time,这个数据就不能被这一时钟打入触发器,只有在下一个时钟上升沿,数据才能被打入触发器. 保持时间是指触发器的时钟信号上升沿到来以后,数据稳定不变的时间.如果hold time 不够,数据同样不能被打入触发器.建立时间(Setup Time)和保持时间(Hold time).建立时间是指在时钟边沿前,数据信号需要保持不变的时间.保持时间是指时钟跳变边沿后数据信号需要保持不变的时间.如果不满足建立和保持时间的话,那么DFF将不能正确地采样到数据,将会出现metastability的情况.如果数据信号在时钟沿触发前后持续的时间均超过建立和保持时间,那么超过量就分别被称为建立时间裕量和保持时间裕量.8、说说对数字逻辑中的竞争和冒险的理解,并举例说明竞争和冒险怎样消除.(仕兰微电子)9、什么是竞争与冒险现象?怎样判断?如何消除?(汉王笔试)在组合逻辑中,由于门的输入信号通路中经过了不同的延时,导致到达该门的时间不一致叫竞争.产生毛刺叫冒险.如果布尔式中有相反的信号则可能产生竞争和冒险现象.解决方法:一是添加布尔式的消去项,二是在芯片外部加电容.10、你知道那些常用逻辑电平?TTL与COMS电平可以直接互连吗?(汉王笔试)常用逻辑电平:12V,5V,3.3V;TTL和CMOS不可以直接互连,由于TTL是在0.3-3.6V之间,而CMOS则是有在12V的有在5V的.CMOS输出接到TTL是可以直接互连.TTL接到CMOS 需要在输出端口加一上拉电阻接到5V或者12V.11、如何解决亚稳态.(飞利浦-大唐笔试)亚稳态是指触发器无法在某个规定时间段内达到一个可确认的状态.当一个触发器进入亚稳态时,既无法预测该单元的输出电平,也无法预测何时输出才能稳定在某个正确的电平上.在这个稳定期间,触发器输出一些中间级电平,或者可能处于振荡状态,并且这种无用的输出电平可以沿信号通道上的各个触发器级联式传播下去.12、IC设计中同步复位与异步复位的区别.(南山之桥)13、MOORE 与MEELEY状态机的特征.(南山之桥)14、多时域设计中,如何处理信号跨时域.(南山之桥)15、给了reg的setup,hold时间,求中间组合逻辑的delay范围.(飞利浦-大唐笔试)Delay < period - setup – hold16、时钟周期为T,触发器D1的建立时间最大为T1max,最小为T1min.组合逻辑电路最大延迟为T2max,最小为T2min.问,触发器D2的建立时间T3和保持时间应满足什么条件.(华为)17、给出某个一般时序电路的图,有Tsetup,Tdelay,Tck->q,还有clock的delay,写出决定最大时钟的因素,同时给出表达式.(威盛VIA 2003.11.06 上海笔试试题)18、说说静态、动态时序模拟的优缺点.(威盛VIA 2003.11.06 上海笔试试题)19、一个四级的Mux,其中第二级信号为关键信号如何改善timing.(威盛VIA2003.11.06 上海笔试试题)20、给出一个门级的图,又给了各个门的传输延时,问关键路径是什么,还问给出输入,使得输出依赖于关键路径.(未知)21、逻辑方面数字电路的卡诺图化简,时序(同步异步差异),触发器有几种(区别,优点),全加器等等.(未知)22、卡诺图写出逻辑表达使.(威盛VIA 2003.11.06 上海笔试试题)23、化简F(A,B,C,D)= m(1,3,4,5,10,11,12,13,14,15)的和.(威盛)24、please show the CMOS inverter schmatic,layout and its cross sectionwith P-well process.Plot its transfer curve (Vout-Vin) And also explain theoperation region of PMOS and NMOS for each segment of the transfer curve? (威盛笔试题circuit design-beijing-03.11.09)25、To design a CMOS invertor with balance rise and fall time,please definethe ration of channel width of PMOS and NMOS and explain?26、为什么一个标准的倒相器中P管的宽长比要比N管的宽长比大?(仕兰微电子)27、用mos管搭出一个二输入与非门.(扬智电子笔试)28、please draw the transistor level schematic of a cmos 2 input AND gate andexplain which input has faster response for output rising edge.(less delaytime).(威盛笔试题circuit design-beijing-03.11.09)29、画出NOT,NAND,NOR的符号,真值表,还有transistor level的电路.(Infineon笔试)30、画出CMOS的图,画出tow-to-one mux gate.(威盛VIA 2003.11.06 上海笔试试题)31、用一个二选一mux和一个inv实现异或.(飞利浦-大唐笔试)32、画出Y=A*B+C的cmos电路图.(科广试题)33、用逻辑们和cmos电路实现ab+cd.(飞利浦-大唐笔试)34、画出CMOS电路的晶体管级电路图,实现Y=A*B+C(D+E).(仕兰微电子)35、利用4选1实现F(x,y,z)=xz+yz’.(未知)36、给一个表达式f=xxxx+xxxx+xxxxx+xxxx用最少数量的与非门实现(实际上就是化简).37、给出一个简单的由多个NOT,NAND,NOR组成的原理图,根据输入波形画出各点波形. (Infineon笔试)38、为了实现逻辑(A XOR B)OR (C AND D),请选用以下逻辑中的一种,并说明为什么?1)INV 2)AND 3)OR 4)NAND 5)NOR 6)XOR 答案:NAND(未知)39、用与非门等设计全加法器.(华为)40、给出两个门电路让你分析异同.(华为)41、用简单电路实现,当A为输入时,输出B波形为…(仕兰微电子)42、A,B,C,D,E进行投票,多数服从少数,输出是F(也就是如果A,B,C,D,E中1的个数比0多,那么F输出为1,否则F为0),用与非门实现,输入数目没有限制.(未知)43、用波形表示D触发器的功能.(扬智电子笔试)44、用传输门和倒向器搭一个边沿触发器.(扬智电子笔试)45、用逻辑们画出D触发器.(威盛VIA 2003.11.06 上海笔试试题)46、画出DFF的结构图,用verilog实现之.(威盛)47、画出一种CMOS的D锁存器的电路图和版图.(未知)48、D触发器和D锁存器的区别.(新太硬件面试)49、简述latch和filp-flop的异同.(未知)50、LATCH和DFF的概念和区别.(未知)51、latch与register的区别,为什么现在多用register.行为级描述中latch如何产生的.(南山之桥)52、用D触发器做个二分颦的电路.又问什么是状态图.(华为)53、请画出用D触发器实现2倍分频的逻辑电路?(汉王笔试)54、怎样用D触发器、与或非门组成二分频电路?(东信笔试)55、How many flip-flop circuits are needed to divide by 16? (Intel) 16分频?56、用filp-flop和logic-gate设计一个1位加法器,输入carryin和current-stage,输出carryout和next-stage. (未知)57、用D触发器做个4进制的计数.(华为)58、实现N位Johnson Counter,N=5.(南山之桥)59、用你熟悉的设计方式设计一个可预置初值的7进制循环计数器,15进制的呢?(仕兰微电子)60、数字电路设计当然必问Verilog/VHDL,如设计计数器.(未知)61、BLOCKING NONBLOCKING 赋值的区别.(南山之桥)62、写异步D触发器的verilog module.(扬智电子笔试)module dff8(clk , reset, d, q);input clk;input reset;input [7:0] d;output [7:0] q;reg [7:0] q;always @ (posedge clk or posedge reset)if(reset)q <= 0;elseq <= d;endmodule63、用D触发器实现2倍分频的Verilog描述? (汉王笔试)module divide2( clk , clk_o, reset);input clk , reset;output clk_o;wire in;reg out ;always @ ( posedge clk or posedge reset)if ( reset)out <= 0;elseout <= in;assign in = ~out;assign clk_o = out;endmodule64、可编程逻辑器件在现代电子设计中越来越重要,请问:a) 你所知道的可编程逻辑器件有哪些? b) 试用VHDL或VERILOG、ABLE描述8位D触发器逻辑.(汉王笔试) PAL,PLD,CPLD,FPGA.module dff8(clk , reset, d, q);input clk;input reset;input d;output q;reg q;always @ (posedge clk or posedge reset)if(reset)q <= 0;elseq <= d;endmodule65、请用HDL描述四位的全加法器、5分频电路.(仕兰微电子)66、用VERILOG或VHDL写一段代码,实现10进制计数器.(未知)67、用VERILOG或VHDL写一段代码,实现消除一个glitch.(未知)68、一个状态机的题目用verilog实现(不过这个状态机画的实在比较差,很容易误解的).(威盛VIA 2003.11.06 上海笔试试题)69、描述一个交通信号灯的设计.(仕兰微电子)70、画状态机,接受1,2,5分钱的卖报机,每份报纸5分钱.(扬智电子笔试)71、设计一个自动售货机系统,卖soda水的,只能投进三种硬币,要正确的找回钱数. (1)画出fsm(有限状态机);(2)用verilog编程,语法要符合fpga设计的要求.(未知)72、设计一个自动饮料售卖机,饮料10分钱,硬币有5分和10分两种,并考虑找零:(1)画出fsm(有限状态机);(2)用verilog编程,语法要符合fpga设计的要求;(3)设计工程中可使用的工具及设计大致过程.(未知)73、画出可以检测10010串的状态图,并verilog实现之.(威盛)74、用FSM实现101101的序列检测模块.(南山之桥)a为输入端,b为输出端,如果a连续输入为1101则b输出为1,否则为0.例如a: 0001100110110100100110b: 0000000000100100000000请画出state machine;请用RTL描述其state machine.(未知)75、用verilog/vddl检测stream中的特定字符串(分状态用状态机写).(飞利浦-大唐笔试)76、用verilog/vhdl写一个fifo控制器(包括空,满,半满信号).(飞利浦-大唐笔试)77、现有一用户需要一种集成电路产品,要求该产品能够实现如下功能:y=lnx,其中,x为4位二进制整数输入信号.y为二进制小数输出,要求保留两位小数.电源电压为3~5v假设公司接到该项目后,交由你来负责该产品的设计,试讨论该产品的设计全程.(仕兰微电子)78、sram,falsh memory,及dram的区别?(新太硬件面试)79、给出单管DRAM的原理图(西电版《数字电子技术基础》作者杨颂华、冯毛官205页图9-14b),问你有什么办法提高refresh time,总共有5个问题,记不起来了.(降低温度,增大电容存储容量)(Infineon笔试)80、Please draw schematic of a common SRAM cell with 6 transistors,point outwhich nodes can store data and which node is word line control? (威盛笔试题circuit design-beijing-03.11.09)81、名词:sram,ssram,sdram名词IRQ,BIOS,USB,VHDL,SDRIRQ: Interrupt ReQuestBIOS: Basic Input Output SystemUSB: Universal Serial BusVHDL: VHIC Hardware Description LanguageSDR: Single Data Rate压控振荡器的英文缩写(VCO).动态随机存储器的英文缩写(DRAM).名词解释,无聊的外文缩写罢了,比如PCI、ECC、DDR、interrupt、pipeline、IRQ,BIOS,USB,VHDL,VLSI VCO(压控振荡器) RAM (动态随机存储器),FIR IIR DFT(离散傅立叶变换)或者是中文的,比如:a.量化误差 b.直方图 c.白平衡1: 每个嵌入式系统都有只读存储器eprom之类的,请问rom中有些什么,如何布局2: 请描叙bootloader的主要功能和执行流程3: 简要分析嵌入式系统的体系结构4: 列出linux文件系统的目录结构5: 将变量a进行移位操作,首先设置a的第3位为1,然后清除a的第3位6: void GetMemory(char *p){p = (char *)malloc(100);}void Test(void){char *str = NULL;GetMemory(str);strcpy(str, "hello world";printf(str);}请问运行Test函数会有什么样的结果?答:char *GetMemory(void){char p[] = "hello world";return p;}void Test(void){char *str = NULL;str = GetMemory();printf(str);}请问运行Test函数会有什么样的结果?答:Void GetMemory2(char **p, int num){*p = (char *)malloc(num);}void Test(void){char *str = NULL;GetMemory(&str, 100);strcpy(str, "hello";printf(str);}请问运行Test函数会有什么样的结果?答:void Test(void){char *str = (char *) malloc(100);strcpy(str, “hello”);free(str);if(str != NULL){strcpy(str, “world”);printf(str);}}请问运行Test函数会有什么样的结果?答:各大公司电子类招聘题目精选-单片机之类-模拟电路/数字电路考题模拟电路1、基尔霍夫定理的内容是什么?(仕兰微电子)2、平板电容公式(C=εS/4πkd).(未知)3、最基本的如三极管曲线特性.(未知)4、描述反馈电路的概念,列举他们的应用.(仕兰微电子)5、负反馈种类(电压并联反馈,电流串联反馈,电压串联反馈和电流并联反馈);负反馈的优点(降低放大器的增益灵敏度,改变输入电阻和输出电阻,改善放大器的线性和非线性失真,有效地扩展放大器的通频带,自动调节作用)(未知)6、放大电路的频率补偿的目的是什么,有哪些方法?(仕兰微电子)7、频率响应,如:怎么才算是稳定的,如何改变频响曲线的几个方法.(未知)8、给出一个查分运放,如何相位补偿,并画补偿后的波特图.(凹凸)9、基本放大电路种类(电压放大器,电流放大器,互导放大器和互阻放大器),优缺点,特别是广泛采用差分结构的原因.(未知)10、给出一差分电路,告诉其输出电压Y+和Y-,求共模分量和差模分量.(未知)。

2021年大唐集团招聘笔试试题及答案

阐明：请仔细阅读如下注意事项，这对你顺利通过考试非常重要：➢监考教师宣布考试开始时，你才可以开始答题。

➢请用2B铅笔在答题卡上作答，写在本题册上答案无效，请勿折叠答题卡。

➢答题卡“试卷类型”必填，“工号”栏填准考证号，如有漏掉，视作废卷。

➢请勿在本题册上书写、涂改或留下任何标记，题册最后两页是空白草稿纸，可拆下来正反使用，如果需要增长，请举手示意监考教师。

➢在考试结束时，请留在座位上，等监考教师收取答题卡、考卷和草稿纸。

不得将这些物品带出考场。

如需提前交卷，请先举手示意监考教师收取。

第一某些语言理解与表达1.下列依次填入各句横线处成语，最对的一组是_____。

（1）黄教师教学语言诙谐幽默，妙趣横生，经常逗得人们_____。

（2）安全检查工作非常重要，要_____，不应麻痹大意，一旦出了事故，后悔也就来不及了。

A.破涕为笑，防患未然B.破涕为笑，防微杜渐C.捧腹大笑，防微杜渐D.捧腹大笑，防患未然【答案】D。

解析：破涕为笑：涕，眼泪。

一下子停止了哭泣，露出笑容。

形容转悲为喜。

捧腹大笑：用手捂住肚子大笑。

形容遇到极可笑之事，笑得不能抑制。

防微杜渐：微，微小；杜，堵住；渐，指事物开端。

比喻在坏事情、坏思想萌芽时候就加以制止，不让它发展。

防患未然：患，灾祸；未然。

没有这样，指尚未形成。

防止事故或祸害于尚未发生之前。

(1)中学生并没有哭泣，显然应当选“捧腹大笑”。

(2)中“一旦出了事故”阐明当前还没有发生．因此应当选取“防患未然”。

2.依次填入下列各句横线处词语，恰当一组是（）①这样话她不只说过一次，但从未见诸。

②孔繁森同志为咱们各级领导了一面廉洁奉公、一心为民旗帜。

③两个公司领导商定，要加强横向联系，经常状况，互帮互学，共同提高。

A．实行竖立勾通B．施行竖立勾通C．实行树立沟通D．施行树立沟通答案:C（实行：用行动来实现(大纲政策筹划等)，实行内容较抽象；施行：表达按照某种方式或办法去做，施行内容较详细。

电子类公司笔试题精选

（未知）3、最基本的如三极管曲线特性。

（未知）4、描述反馈电路的概念，列举他们的应用。

（仕兰微电子）5、负反馈种类（电压并联反馈，电流串联反馈，电压串联反馈和电流并联反馈）；诺顿定理、戴维南定理、基尔霍夫定理、叠加定理诺顿定理诺顿定理：一个含独立、线性电阻和受控源的二端电路N，对两个端子来说都可等效为一个理想电流源并联内阻的模型。

其理想电流源的数值为有源二端电路N的两个端子短路时其上的电流，并联的内阻等于N内部所有独立源为零时电路两端子间的等效电阻。

也可以描述为:并联电阻等于二端网络中所有电源为0时的等效电阻;电流等于有源二端网络短路时的电流.它是戴维南定理的转换形式。

戴维南定律定义：又叫做等效电压源定理。

通俗的说：一个有电压源、电流源(仅讨论不包括受控源的情形)及电阻构成的二端网络，可以用一个电压源UOC和一个电阻R0的串联等效电路来等效。

具体操作：关键在于正确求出二端网络的开路电压和入端电阻。

大唐笔试、面试问答复习资料.doc

1. 什么是中断？中断发生时cpu做什么工作？CPU在执行一个程序时，对系统发生的某个事件(程序自身或外界的原因)作出的一种反应：CPU暂停正在执行的程序，保留现场后自动转去处理相应的事件，处理完该事件后，到适当的时候返回断点，继续完成被打断的程序。

(如有必要，被中断的程序可以在后来某时间恢复，继续执行。

)2. cpu在上电后，进入操作系统的main()之前必须做什么工作？过程如下：bios自举:检查硬件等，读取MBR,转到MBR执行它的代码，它会检测活动分区，把活动分区的引导扇区的引导代码装入内存，运行引导代码，引导代码装入该分区的操作系统；也就是进入main()(当然不一定叫main,如linux下叫start_kernel)执行一系列的初始化, 然后最终启动登录界面，实现启动过程3. 简述iso osi的物理层layerl,链路层Iayer2,网络层Iayer3的任务。

物理层规定了激活、维持、关闭通信端点之间的机械特性、电气特性、功能特性以及过程特性。

该层为上层协议提供了一个传输数据的物理媒体。

在这一层，数据的单位称为比特(bit)-属于物理层定义的典型规范代表包括：EIA/TIA RS-232、EIA/TIA RS-449> V.35、RJ-45等；数据链路层在不可靠的物理介质上提供可靠的传输。

该层的作用包括：物理地址寻址、数据的成帧、流量控制、数据的检错、重发等。

在这一层，数据的单位称为帧(frame) o数据链路层协议的代表包括：SDLC、HDLC、PPP、STP、帧中继等。

网络层负责对子网间的数据包进行路由选择。

网络层还可以实现拥塞控制、网际互连等功能。

在这一层，数据的单位称为数据包(packet)。

网络层协议的代表包括：IP、IPX、RIP, OSPF 等。

4. 有线电话和无线电话有何区别？无线电话特别需要注意的是什么？答：有线电话时只能在有限的范围内移动，有连接线；无线电话不受移动范围的限制，但是会受地区的信号差异限制；特别注意的是：不要和-些强磁物品放在-堆，如磁铁等, 会减少使用寿命。