存储器章节大作业

存储器章节一、填空题1、对存储器的要求是容量大、速度快、成本低，为了解决这三方面的矛盾，计算机采用多级存储体系结构，即（高速缓存）、（主存）、（辅存）。

2、一个存储器的容量假设为M*N位，若使用A*B的芯片，（A<M,B<N），需要在字和位同时扩展，此时共需要（M*N/A*B）个存储芯片。

附：如果存储容量为a*b的芯片组成容量为c*d的芯片，则需要芯片的数量n=(a*b)/(c*d)2、双端口存储器和多模块交叉存储器属于并行存储器结构，其中前者采用（空间）并行技术，后者采用（时间）并行技术。

3、反映主存速度指标的三个术语是存取时间、（存储周期）和（存储器带宽）。

4、CPU访问主存是数据存取的单位是（字节），访问cache的单位（字），cache和内存交换数据的单位是（块）。

二、选择题1、下列器件中存取速度最快的是（C）。

A、高速缓存B、主存C、寄存器D、辅存2、主存贮器和CPU之间增加cache的目的是（A ）。

A 解决CPU和主存之间的速度匹配问题B 扩大主存贮器容量C 扩大CPU中通用寄存器的数量D 既扩大主存贮器容量，又扩大CPU中通用寄存器的数量3、和辅存相比，主存的特点是（A）A、容量小，速度快，成本高B、容量小，速度快，成本低D、容量大，速度慢，成本高C、容量大，速度快，成本高c、存储单元是指（）。

4个机器字的所有存储元集合1 A、存放个二进制信息位的存储元1B、存放D2、存放个字节的所有存储元集合个字节的所有存储元集合、存放C1c5、存取周期是指（）。

、存储器的写入时间AB、存储器进行连续写操作允许的最短间隔时间C、存储器连续读或者写操作所允许的最短间隔时间word编辑版．，该和R/W×8位，除电源和接地端外，控制端有OE6、某SRAM芯片，其容量为1M）。

芯片的管脚引出线数目是（B、32C 、30 DA、20 B、28C）7、某存储器容量为32K*16，则（16根、其地址线为32根，数据线为、其地址线为16根，数据线为32根BA16根D、其地址线和数据线均为根，数据线为C、其地址线为1516根）。

64MB，若按字编址，它的寻址范围是（B8、某机字长32位，存储容量16M D 8MB A 8M B 16MB C8Mbit*64/32bit=16M1M=8Mbit 按字寻址：附：首先）。

64MB，若按字编址，它的寻址范围是（C 9、某机字长64位，存储容量8MB8M D A 1M B 1MB C8Mbit*64/64bit=8M按字寻址：附：首先1M=8Mbit）。

D 10、EEPROM是指（只读存储器(ROM) B (RAM) A 读写存储器 C 闪速存储器() D 电擦除可编程只读存储器(EERPOM)Flash Memory11、下列说法正确的是（B）Ⅰ半导体RAM信息可读可写，且掉电后仍能保持记忆Ⅱ动态RAM是易失性RAM，且静态RAM的存储信息是不易失的Ⅲ半导体RAM是易失性RAM，但只要电源不掉电，所存信息是不丢失的Ⅳ半导体RAM是非易失性的RAM (掌握记忆)A、Ⅰ和ⅡB、只有ⅢC、Ⅱ和ⅣD、全错12、半导体静态（SRAM）的存储原理是（D）A、依靠双稳态电路B、依靠定时刷新C、依靠读后再生D、信息不再变化附：静态RAM(SRAM)速度非常快，只要电源存在内容就不会自动消失。

其基本存储电路为6个MOS管组成1位，因此集成度相对较低，功耗也较大。

一般高速缓冲存储器用它组成。

动态RAM(DRAM)的内容在10-3或l0-6秒之后自动消失，因此必须周期性的在内容消失之前进行刷新。

由于它的基本存储电路由一个晶体管及一个电容组成，因此它的集成度高，成本较低，另外耗电也少，但它需要一个额外的刷新电路。

DRAM运行速度较慢，SRAM比DRAM要快2~5倍，一般，PC机的标准存储器都采用DRAM组成。

word编辑版．13、在磁盘和磁带两种磁表面存储器中，存取时间与存储单元的物理位置有关，按存储方式分（B）A、两者都是串行存取B、磁盘是部分串行存取，磁带是串行存取C、磁带是部分串行存取，磁盘是串行存取14、下列叙述错误的是（B ）A、随机存储器可随时存取信息，掉电后信息丢失(正确：静态和动态断电信息丢失)B、在访问随机存储器时，访问时间与物理位置无关(统一时间点)C、主存储器中存储的信息是不可改变的主存是由ROM和RAM组成的D、随机存储器和只读存储器可以统一编址15、在对破坏性读出的存储器进行读/写操作时，为维持原信息不变，必须辅以的操作（B）A、刷新B、再生C、写保护D、主存校验附：对于破坏性读出的存储器，每当一次读出操作之后，必须紧接着一个重写（再生）的操作，以便恢复被破坏的信息，保持原存信息不变。

16、某机器的主存储器共32KB，由16片16K*1(内部采用128*128存储阵列）的DRAM芯片字和位同时扩展构成。

若采用集中式刷新方式，且刷新周期为2ms，那么所有的存储单元刷新一遍需要（A）存储周期。

A、128B、256C、1024D、16384附：通常对DRAM的，每一行进行读出，就可完成对整个RAM的刷新。

从上一次对整个存储器刷新结束到下一次对整个存储器全部刷新一遍为止，这一段时间间隔称为再生周期，又叫刷新周期。

16K*1位的DRAM芯片内部采用128*128存储阵列，按照行刷新，需要占用128个存储周期。

17、双端口存储器能高速进行读/写，是因为采用了（C）A、新型器件B、流水技术C、两套相互独立的读写电路D、高速芯片18、交叉存储器实质上是一种多模块存储器，它用（A）方式执行多个独立的读写操作。

A 流水B 资源重复C 顺序D 资源共享附：流水线(pipeline)技术是指在程序执行时多条指令重叠进行操作的一种准并行处理实现技术19、双端口存储器所以能进行高速读/写操作，是因为采用（D）。

A、高速芯片B、新型器件C、流水技术D、两套相互独立的读写电路20、采用8体并行低位交叉存储器，设每个体的存储容量为32K*16位，存储周期为400ns，则下列说法中正确的是（A）A、在400ns内，存储器可向CPU提供2的7次方位二进制信息word编辑版．B、在100ns内，存储器可向CPU提供2的7次方位二进制信息C、在400ns内，存储器可向CPU提供2的8次方位二进制信息D、在100ns内，存储器可向CPU提供2的8次方位二进制信息附：八体并行低位交叉存储器，存储周期和总线周期需要满足存储周期=8*总线周期，因此得到总线周期为50ns，对于单个个体而言，每个存储周期内仍然只能取出16位，但是由于CPU交叉访问8个存储体，因此可以在一个存储周期内使8个存储体各传输16位，共16*8=128位，也就是2^7位二进制信息。

21、交叉编址的存储器实质是一种（A）存储器，它能（）执行（）独立的读/写操作。

A、模块式，并行，多个B模块式，串行，多个D 整体式，并行，一个整体式，串行，一个C22、如果一个存储单元被访问，则这个存储单元将会很快的再次被访问，这称为（A）A、时间局部性B、空间局部性C、程序局部性D、数据局部性23、为了解决CPU与主存速度不匹配的问题，通常采用的方法是（B ）A、采用速度更快的主存B、在CPU和主存之间插入少量的高速缓冲存储器D、扩大主存的容量C、在CPU周期中插入等待周期24、下列关于cache 的论述中，错误的是（D）A、cache是介于主存和辅存之间的存储器，用于主存和辅存之间的缓冲存储B、如果cache不命中，则需要访问主存，从主存取字，并将字所在的数据块调入cacheC、cache的命中率很高，一般达到90%以上D、cache的数据必须和主存的数据时刻保持一致附：cache是介于cpu和主存之间的存储器，虚拟存储器是介于主存和辅存之间的存储器。

cache 由全硬件实现，虚拟存储器由主/辅存之间的软件实现。

cache的命中率必须很高，一般要达到90％以上，才能使访存的速度跟得上cpu的速度。

如果访问cache不命中，则从主存中取出需要的字块，同时送cpu和cache，下次就可以从cache中读出需要的信息了。

如果程序执行过程中要对某字块进行写操作，这时就遇到如何保持cache与主存一致性的问题。

通常有2种写入方式：一种是只写cache，并用标志加以说明，直到经过重写的字块被从cache中替换出来时再写入主存，叫做写回法；另一种方式是写cache时也同时写入主存，使cache与主存时刻保持一致，称之为直写法。

然而，如果被重写的单元不在cache中，那就只写入主存，而不写入cache。

因此，不是所有的情况下都可以保持cache中的信息与主存中的信息完全一致。

25、在CPU执行一段程序的过程中，cache的存取次数为4600次，由主存完成的存取次数为400次。

若cache 的存取时间为5ns，主存的存取时间为25ns，则CPU的平均访问时间为( B)ns。

A、5.4 B、6.6 C、8.8 D、9.2word编辑版．）=6.6）/（4600+400附：（4600*5+400*25D）cache的3种映射方式，下列叙述错误的是（26、关于3种基本的映射方式A、cache由全相连、直接和组相连cache单元随意对应，线路复杂，成本高B、全相连映射方式，即主存单元与C、组相连映射方式是直接映射和全相连映射的折中方案，有利于提高命中率D、直接映射方式是组相连映射和全相连映射的折中方案，有利于提高命中率4096块分成一组，主存由64块，4cache采用组相连映射，一块大小为128B，cache共有27、）位。

块，主存地址需要（A16 D、C、17A、19B、182^7=2^19×128=2^12×附:4096块一组。

如果主存4128字，每6428、容量为块的cache采用组相连映射方式，字块大小为）组相连的知识 A 为4K块，且按字编址，那么主存地址和主存标记的位数为（、D19,818，8B、17,6C、、A16,6A）29、关于LRU算法，以下论述正确的是（近期最少使用的块)算法替换哪些在cache中驻留时间最长且未被引用的块(A、LRU cache中驻留时间最短且未被引用的块、LRU算法替换哪些在B cache中驻留时间最长且仍在引用的块、LRU算法替换哪些在C中驻留时间最短且仍在引用的块LRU算法替换哪些在cacheD、）30、访问相连存储器时，（A、不根据内容，需要地址、根据内容不需要地址BA C、既要内容也要地址、不要内容也不要地址D附：关联存储器，是一种不根据地址而是根据存储内容来进行存取的存储器,可以实现快速地查找快表.。

31、相连存储器与传统存储器的主要区别是前者按（B）寻址的存储器。