数字电路与逻辑设计复习题
数字电路与逻辑设计试题及答案
《数字电路与逻辑设计》试题1参考答案一．填空题(10)1．2048 ×8位的RAM有10根地址线，8根数据线。
2．二进制数A=(1011010）2，B=(101111）2，求：A＋B＝(10001001)2；A一B＝( 101011 )23．时序逻辑电路的输出不仅取决于电路．输入信号的状态，而且还与电路原来的状态有关。
4．二硅极管具有单向导通的特性，它的正向导通电压为0.7V。
5．n变量的逻辑函数有2n个最小项，任意两个最小项的乘积为0。
二．选择题(10)1．当晶体三极管b时处于导通状态。
a.发射结和集电结均属于反向偏置；b.发射结正向偏置，集电结反向偏置；c.发射结和集电给均属于正向偏置2．与晶体三极管相比，MOS管具有的特点是a,c,d。
a.输入电阻高；b.受温度影响大；c.便于集成；d.电压控制元件；e.极间电容影响小3．欲将二进制代码翻译成输出信号选用b，欲将输入信号编成二进制代码选用a，欲将数字系统中多条传输线上的不同数字信号按需要选择一个送到公共数据线上选用c，欲实现两个相同位二进制数和低位进位数的相加运算选用e。
a.编码器；b.译码器；c.多路选择器；d.数值比较器；e.加法器；f.触发器；ｇ.计数器；h.寄存器4．在逻辑函数的卡诺图化简中，若被合并(画圈所包含)的最小项个数越多，则说明化简后c。
a.乘积项个数越少；b.实现该功能的门电路少；c.该乘积项含因子少5．逻辑函数Y=A B C+A+B+C的最简与或形式为1。
a. 已是最简与或形式；b. 0 ；c. 1 ；d. B+C三．简答题答案；1．简述用TTL与非门、或非门、异或门实现反相器功能．多余输入端的连接方法。
TTL与非门的余输入端应接高电平，或非门的余输入端应接低电平，异或门实现反相器功能是应将余输入端和输入信号并在一起。
2．举例说明什么叫竞争冒险－现象。
门电路两个输入信号同时向相反的逻辑电平跳变，比如一个从1变为0，另一个从0变为1时，所出现的可能出现尖峰脉冲的现象称为竞争－冒险。
数字电路及逻辑设计复习题
B
&
&
FB
&
≥1
F
C
&
C
&
（C）
（D）
17. 维持阻塞Ｄ触发器电路中，当ＣＰ脉冲升沿过后，输入信号Ｄ改变，则其输出状态 ______。
(Ａ) 不变； (Ｂ) 不定； (Ｃ) 随Ｄ而变
18. 要实现图中各 TTL 门电路输出端所示的逻辑关系,各电路的接法正确的有 ______________。
A B 悬空
)2。
16. 用与非门实现逻辑函数 Z=AB+AC 时，逻辑表达式应写成__________。
真值表
C 00001111 D1 0 0 1 1 0 0 1 1 D2 0 1 0 1 0 1 0 1 F1 F2 17. 填写如图 TTL 电路的真值表。
D1
&
&
F2
D2
EN F1
C
18. 用代数法可把逻辑函数 Z = AB + ABD + AC + BCD 化简为___________。
相异点
模拟多路转换器
数字多路转换器
11. 凡是使电流IL流入反相器的负载，叫做________，使IL从反相器流出的负载，叫做 ________。
数字电路与逻辑设计
第 6 页 共 24 页
数字电路与逻辑设计复习题（共 137 题）
12. 基本ＲＳ、同步ＲＳ、主从ＪＫ和维持阻塞Ｄ四种不同结构的触发器中，可以作计 数器和移位寄存器的有____________________。
| U REF | _____； (2)计数器的位长Ｎ_____。
(Ａ)无关 (Ｂ)成正比 (Ｃ)成反比 (Ｄ)有关，但无确定的比例关系。 5. 某译码电路需要有四种不同的输出状态，那么输入信号至少应有______个。
专升本《数字电路与逻辑设计》_试卷_答案
专升本《数字电路与逻辑设计》一、（共75题,共150分）1. 十进制数用二进制表示应为:（）（2分）B.1100.11C.标准答案：B2. 无符号位的十六进制数减法(A9)l6-(8A)16=（）（2分）A.(19)16B.(1F)l6C.(25)16D.(29)16标准答案：B3. 十进制数15用2421 BCD 码可以表示为（）。
（2分）.01001000 C标准答案：C4. 8421 BCD码对应的二进制数为 ( ) （2分）B.110011.10C.标准答案：B5. 二进制数-0110的反码是（最高位是符号位）（）（2分）.11001 C标准答案：B6. 如果状态A与B，C与D分别构成等效对，那么能构成状态等效类的是（）（2分）标准答案：A7. 四个变量可以构成多少个最小项（）（2分）个个个个标准答案：D8. 逻辑函数Y=可化简为:( ) （2分）A.B.+AB+AC标准答案：D9. 逻辑函数F(A,B,C) = AB＋BC+AC的标准表达式是( ) （2分）A.∑m(3,5,6,7)B.∑m(0,1,2,4)C.∏m(1,3,5,7)D.∑M(0,2,4,6)标准答案：A10. 函数，则其反函数( ) （2分）A.B.C.D.标准答案：B11. 逻辑函数等于（）（2分）A.标准答案：B12. 三变量构成的逻辑函数的最小项m1和最小项m7一定满足( ) （2分）A.B.C.D.标准答案：C13. 下图为OC门组成的线与电路其输出F为（2分）C.D.标准答案：B14. 要求RS触发器（R、S均为高电平有效）状态由0 →1，其输入信号为（）。
（2分）=01 =1 C=d0 =10标准答案：A15. JK触发器的J＝K＝1,当触发信号到来时，输出次态Qn+1为:( ) （2分）B.0C.不变D.与现态相反标准答案：D16. 设计—个1位十进制计数器至少需要多少个触发器( ) （2分）个个个个标准答案：B17. T型触发器当时钟脉冲输入时，其输出状态（）（2分）A.保持不变B.在T=1时会发生改变C.等于输入端T的值D.随时间改变标准答案：B 18. 移位寄存器74194工作在左移串行输入方式时，S1 S0的取值为( ) （2分）.01 C标准答案：C19. LED共阴极七段显示器可由下列哪一个IC来推动七字节较适宜（）（2分）.7447 C标准答案：C20. 电源电压为+12V的555集成定时器中放电三极管工作在截止状态，输出端OUT为1时，其TH 和TR的输入电压值分别为 ( ) （2分）A.，和TR 均大于C.，和TR 均小于标准答案：A21. 逻辑函数,是F的对偶函数，则（）。
专科《数字电路与逻辑设计》_试卷_答案
专科《数字电路与逻辑设计》一、（共75题,共150分）1. 多少个二进制数字可以组成一位十六进制数字?（）（2分）A.2B.3C.4D.5.标准答案：C2. 二进制数(1111101.0101)2转换为八进制为:（）（2分）A.037.25B.175.24C.125.3l25D.761.2.标准答案：B3. 十进制数9的8421码为（）。
（2分）A.1000B.1011C.1001D.1010.标准答案：C4. 二进制数?0.1011的原码是（）。
（2分）A.1.1011B.0.1011C.1.0100D.1.0101.标准答案：A5. 逻辑函数=（）。
（2分）A.A+ B+ CB.C.1D.0.标准答案：C6. 逻辑函数的F（A,B,C）=的标准与或式为（）。
（2分）A.B.C.D..标准答案：D7. 与逻辑函数F ＝相等的函数为（）。
（2分）A.ABB.C.D.AB+C.标准答案：D 8. 逻辑函数的反函数为（）（2分）A.B.C.D..标准答案：B9. 在下列三个逻辑函数表达式中,哪一个是最小项表达式？（）（2分）A.B.C.D..标准答案：A10. 逻辑函数式F ＝等于（）。
（2分）A.0B.1C.AD..标准答案：B11. 下列几种TTL电路中,输出端可实现线与功能的电路是（）。
（2分）A.或非门B.与非门C.异或门D.OC门.标准答案：D12. 典型的TTL与非门电路使用的电源电压为（）。
（2分）A.5 VB.3.6 VC.0.35 VD.3—18 V.标准答案：A13. 基本RS触发器在正常工作时,它的约束条件是,则它不允许输入S和R 的取值分别为（）。
（2分）A.0,0B.0,1C.1,0D.1,1.标准答案：D14. 若JK触发器的J＝0,K＝0,在CLK触发后,输出Q的状态为( )。
（2分）A.0B.1C.不变D.与前一状态Q反相.标准答案：C15. 主从型JK 触发器的特性方程( )。
数字电路与逻辑设计复习题
22. (8A)H=(
)10
23. 数制转换及表示：(BCD 码为 8421BCD 码)
（１） （１１１０００１）2＝（ （２） （３５.１２５）10＝（
）10＝（
）16
）2＝（
）BCD
24. 用代数法可把逻辑函数 Z = AB + ABD + AC + BCD 化简为
_________________________。
A B 悬空
&
F = AB
A B
（A）
& F = AB
Aபைடு நூலகம்B
悬空
（B）
≥1 F = A+B
（C）
A B
≥1 F = A+B
A B
≥1 F = A+B
100Ω
5.1KΩ
（D）
（E）
数字电路与逻辑设计
第 2 页 共 15 页
数字电路与逻辑设计复习题
19. 已知某组合电路的卡诺图如图所示,则此组合电路为_____。
25. 要把逻辑函数 Z = A BC DE 用与或非门来实现，应写成__________________。
26. 由ｎ个Ｄ触发器构成的环形计数器，其有效计数状态共有_____个。 三、作图题 (注:请按题目要求绘出波形图或电路图等)
1. 如图（a）所示，电路是由 T’触发器构成的计数电路，试画出与图（ｂ）时钟脉冲
输出
P1
P2
10
11
00
00
输入 ABC 100 101 110 111
输出 P1 P2 11 01 00 01
3. 已知Ａ、Ｂ、Ｃ、Ｄ的波形，如图所示。请画出逻辑函数Ｆ的波形。已知：
数字电路与逻辑设计复习
第二章 逻辑函数及其简化 公式法化简
① F=(A⊕B)(B⊕C) ●A+B+A+C
解: F=[(A⊕B)(B⊕C) +A+B] ●(A+C) =[(AB+AB)(BC+BC)+A+B) ●(A+C)
第二章 逻辑函数及其简化 1 若A、B、C、D、E为某逻辑函数输入变量，函数的最大项表达式 所包含的最大项的个数不可能是： A 32 B 15 C 31 D 632 2 以下表达式中符合逻辑运算规则的是： A. C●C=C2 B. 1+1=10 C. 0﹤1 D. A+1=1 3 符合逻辑运算规则的是: A. 1×1=1 B. 1+1=10 C. 1+1=1 D. 1+1=2 4 逻辑函数F=AB+CD+BC的反函数F是:_____;对偶函数F﹡是:____; 5 逻辑代数的三个重要规则是:_________,__________,_________ 当逻辑函数有n个变量时,共有____种变量取值组合。 6 异或与同或在逻辑上正好相反，互为反函数，对吗？ 7 逻辑变量的取值，1比0大，对吗？ 8 F=A⊕B⊕C=A⊙B⊙C,对吗? 答案：1. D 2. D 3. C 4. ___ 5. ____ ____ 6. √ 7. × 8. √
第一章 绪论 1．数制的转换 (1)任意进制→十进制(按位权展开相加) (2)十进制→任意进制(除R取余,乘R取整) (3) 二进制--八进制--十六进制(中介法) (4)精度要求(1/Ri＜精度要求值) 2．常用的BCD码 有权码(8421码、2421码、5121码、631-1码) 无权码(余3码，移存码、余3循环码)。
数字电路与逻辑设计复习题
数字电路与逻辑设计复习题一、填空题1．将十进制数转换成等值的二进制数、八进制数、十六进制数。
(23.375)10=( )2=( )8=( )162．十进制数74的余3BCD码是。
3．逻辑函数BCCDBA+++))((的对偶式和反演式（用反演规则）分别为：对偶式：；反演式：；4．若采用奇较验方式，信息码为1000101的校验码为0 。
5．若采用偶较验方式，信息码1101101校验位为 1 。
6．钟控RS触发器的特征方程是Sd+!Rd*Qn ，约束条件是(!Sd)=(!Rd) 。
7．同步RS触发器的特性方程为Q n+1=S+!R*Qn_____；约束方程为RS=0。
8．四位同步二进制加法计数器的初始状态为Q3Q2Q1Q0=1101,经过3个CP时钟脉冲作用后，它的状态为Q3Q2Q1Q0= 。
9．触发器有个稳态，存储8位二进制信息要个触发器。
10．四位同步二进制减法计数器的初始状态为Q3Q2Q1Q0=1101,经过5个CP时钟脉冲作用后，它的状态为Q3Q2Q1Q0= 1000 。
11．OC门称为集电极开路门，多个OC门输出端并联到一起可实现线与功能12．三态门的三种可能的输出状态是高电平、低电平、高阻态。
13．具有16位地址码可同时存取8位数据的RAM集成片，其存储容量为64K*8位。
14．具有13位地址码可同时存取8位数据的RAM集成片HM6264，其存储容量为8K*8位。
16．（2008）10=（0101 0011 00111011 ）余3BCD。
17．若(,,)(0,1,3,5,7)mF A B C=∑，则：(F = !A*!B+C)*(,,)F A B C=1,3,5 ，(,,)F A B C=2,4,6 。
18数字电路按照是否有记忆功能通常可分为组合逻辑电路和时序逻辑电路两类。
19．74LS00是 TTL 类型的门电路，CC4069是 CMOS 类型的门电路。
（选择填TTL 或CMOS ）20．一数据选择器，A1A0为地址信号，D 1=1，D 2=1,D 0=D 3=C;当A1A0=01时，F= 1 ;当A1A0=10时，输出F= 1 。
数字电路与逻辑设计总复习题
(2)若F(A,B,C)= ∏M( 3, 5, 6, 7) , 则F(A,B,C)=∑m(?)。 解: ∵ F(A,B,C)= ∏M( 3, 5, 6, 7) , 则 F(A,B,C)= ∑ m( 0 , 1 , 2 , 4 ) F(A,B,C)= ∑m( 3, 5, 6, 7)
(5)试写出下列各函数表达式F的F和F′的最小项表 达式。 (1) F ABCD ACD BC D (2) F AB A B BC
=∏(0,1,3)
(3)F(A,B,C)=1⊕A⊕BC=∑m(?)
解: F(A,B,C)= A ⊕ BC
= A· + A · BC BC =A (B + C ) +ABC = A B +A C +ABC
F(A,B,C)= ∑( 0, 1, 2 ,7 )
八、若F1(A,B,C)=∑m(0, 1, 2, 3) ， F2(A,B,C)=∏M(0, 1, 2, 3) , 则F1⊕ F2=（ ? ）。 解:
= A (B C + B) + B + C =A( B +C ) + B + C =A+ B + C + B + C =A+ 1 = 1
解: F=A B( C + D )+B C+A B+A C+B C+B C D =A B C+A B D+B+A B+A C +B C D =A C+A D + B + A +A C +C D =C + D +B +A +C D
ABCD=0001 F=0⊕0⊕0⊕0=0 ABCD=0010 F=0⊕0⊕1⊕1=0
数字电路与逻辑设计习题及参考答案
数字电路与逻辑设计习题及参考答案一、选择题1. 以下表达式中符合逻辑运算法则地是 D . A.C·C=C2 B.1+1=10 C.0<1 D.A+1=12. 一位十六进制数可以用 C 位二进制数来表示. A. １ B. ２ C. ４ D. 163. 当逻辑函数有n 个变量时，共有 D 个变量取值组合？ A. n B. 2n C. n2 D. 2n4. 逻辑函数地表示方法中具有唯一性地是 A .A .真值表 B.表达式 C.逻辑图 D.状态图5. 在一个8位地存储单元中，能够存储地最大无符号整数是 D .A.（256）10B.（127）10C.（128）10D.（255）106.逻辑函数F=B A A ⊕⊕)( = A .A.BB.AC.B A ⊕D. B A ⊕ 7．求一个逻辑函数F 地对偶式，不可将F 中地 B .A .“·”换成“+”，“+”换成“·”B.原变量换成反变量，反变量换成原变量C.变量不变D.常数中“0”换成“1”，“1”换成“0” 8．A+BC= C .A .A+B B.A+C C.（A+B ）（A+C ） D.B+C 9．在何种输入情况下，“与非”运算地结果是逻辑0. DA ．全部输入是0 B.任一输入是0 C.仅一输入是0 D.全部输入是1 10．在何种输入情况下，“或非”运算地结果是逻辑1. AA ．全部输入是0 B.全部输入是1 C.任一输入为0，其他输入为1 D.任一输入为111．十进制数25用8421BCD 码表示为B . A.10 101 B.0010 0101 C.100101 D.1010112．不与十进制数（53.5）10等值地数或代码为C .A.(0101 0011.0101)8421BCDB.(35.8)16C.(110101.11)2D.(65.4)813．以下参数不是矩形脉冲信号地参数 D . A.周期 B.占空比 C.脉宽 D.扫描期14．与八进制数(47.3)8等值地数为： BA. (100111.0101)2B.(27.6)16C.(27.3 )16D. (100111.101)215. 常用地BCD码有 D .A.奇偶校验码B.格雷码C.ASCII码D.余三码16.下列式子中，不正确地是(B)A.A+A=AB.A A1⊕=C.A⊕0=AD.A⊕1=A17.下列选项中，______是TTLOC门地逻辑符号.( C )18.下列选项中，叙述不正确地是( B )A.接入滤波电容引入是消除竞争冒险地方法之一.B.引入选通脉冲不能消除竞争冒险.C.修改逻辑设计，增加冗余项是常用地消除竞争冒险地方法.D.化简电路，减少逻辑器件数目，不能消除竞争冒险.19.下列选项中，不能实现Qn+1=n Q.(D)20.下列选项中，叙述不正确地是(B)A.任意两个不同地最小项之积，值恒为0.B.RAM地特点是一旦停电，所存储地内容不会丢失.C.在逻辑代数中，常用地逻辑运算是与非、或非、与或非、异或等.D.单向导电特性是半导体二极管最显著地特点.21. n位二进制计数器地模为(B)A.n2B.2nC.n2+1D.2n+122.下列选项中，______不是单稳态触发器地特点.(A) A.有一个稳定状态，有两个暂稳状态.B.暂稳状态维持一段时间后，将自动返回稳定状态.C.暂稳状态时间地长短与触发脉冲无关，仅决定于电路本身地参数.D.在外来触发脉冲地作用下，能够由稳定状态翻转到暂稳状态. 23.用四选一数据选择器实现函数Y=1A ·0A +1A ·A0，应使(D) A.D0=D2=0，D1=D3=1 B.D0=D2=1，D1=D3=0 C.D0=D1=0，D2=D3=1D.D0=D1=1，D2=D3=024.在下列逻辑电路中，是时序逻辑电路地有(B) A.加法器 B.读/写存储器 C.编码器D.数值比较器25. 函数F(A,B,C)=AB+BC+AC 地最小项表达式为( B ) .A ．F(A,B,C)=∑m （0，2，4） B. (A,B,C)=∑m （3，5，6，7）C ．F(A,B,C)=∑m （0，2，3，4） D. F(A,B,C)=∑m （2，4，6，7）26．8线—3线优先编码器地输入为I0—I7 ，当优先级别最高地I7有效时，其输出012Y Y Y ••地值是（ C ）.A ．111 B. 010 C. 000 D. 10127．十六路数据选择器地地址输入（选择控制）端有（ C ）个.A ．16 B.2 C.4 D.828. 有一个左移移位寄存器，当预先置入1011后，其串行输入固定接0，在4个移位脉冲CP 作用下，四位数据地移位过程是（ A ）. A. 1011--0110--1100--1000--0000 B. 1011--0101--0010--0001--0000 C. 1011--1100--1101--1110--1111 D. 1011--1010--1001--1000--011129．已知74LS138译码器地输入三个使能端（E1=1， E2A = E2B=0）时，地址码A2A1A0=011，则输出 Y7 ～Y0是( C ) . A. 11111101 B. 10111111 C. 11110111 D. 1111111130. 一只四输入端或非门，使其输出为1地输入变量取值组合有( D )种.A ．15B ．8C ．7D ．131. 随机存取存储器具有( A )功能. A.读/写 B.无读/写 C.只读 D.只写32．N 个触发器可以构成最大计数长度（进制数）为( D )地计数器. A.N B.2N C.N2 D.2N 33．某计数器地状态转换图如下， 其计数地容量为( B )A ． 八 B. 五 C. 四 D. 三34．已知某触发地特性表如下（A 、B( C ).A ． Qn+1 ＝A B. n n 1n Q A Q A Q +=+ C. n n 1n QB Q A Q +=+ D. Qn+1 ＝ B35． 有一个4位地D/A 转换器，设它地满刻度输出电压为10V ，当输入数字量为1101时，输出电压为（ A ）.A ． 8.125V B.4V C. 6.25V D.9.375V36．函数F=AB+BC ，使F=1地输入ABC 组合为( D )A ．ABC=000B ．ABC=010C ．ABC=101D ．ABC=11037．已知某电路地真值表如下，该电路地逻辑表达式为( C ). A ．C Y = B. AB C Y = C ．C AB Y += D ．C C B Y +=38．四个触发器组成地环行计数器最多有( D )个有效状态. A.4 B. 6 C. 8 D. 1639. 下列不属于数字逻辑函数地表示方法地是（B ）.A. 真值表B. 占空比C. 逻辑表达式D. 逻辑图40. 将（0.706）D 转换为二进制数（0.101101001）B ，两者地误差不大 于（A ）.A. 2-10B. 2-9C. 2-8D. 2-741. 下列四个不同进制地无符号数中，其值最小地是（C ）.A.（11001011）BB.（201）DC.（310）OD.（CA ）H42. 下列属于有权码地是（A ）.A ．2421码 B. 余3循环码 C. 格雷码 D. ASC Ⅱ码43. 下列函数中，是最小项表达式形式地是（A ）.A. BC A C B A Y+= B. D C A C AB Y +=C. BC ABC Y +=D. ABC C B A Y ＋=44. 已知某逻辑电路对应地逻辑函数表达式为AC B A C A F ++=中，（ ）地变化可能造成该逻辑电路产生竞争冒险（ ）.A. A 变量B. B 变量C. C 变量D. 都不会45. 函数F(A,B,C)=AB+BC+AC 地最小项表达式为( B ) .A ．F(A,B,C)=∑m （0，2，4） B. (A,B,C)=∑m （3，5，6，7）C ．F(A,B,C)=∑m （0，2，3，4） D. F(A,B,C)=∑m （2，4，6，7）46．8线—3线优先编码器地输入为I0—I7 ，当优先级别最高地I7有效时，其输出012Y Y Y ••地值是（ A ）.A ．111 B. 010 C. 000 D. 10147．十六路数据选择器地地址输入（选择控制）端有（ C ）个. A ．16 B.2 C.4 D.848．已知74LS138译码器地输入三个使能端（E1=1， E2A = E2B=0）时，地址码A2A1A0=011，则输出 Y7 ～Y0是( C ) . A. 11111101 B. 10111111 C. 11110111 D. 1111111149. 一只四输入端或非门，使其输出为1地输入变量取值组合有( D )种. A ．15 B ．8 C ．7 D ．1 50.已知逻辑函数与其相等地函数为（D ）.A ． B. C. D.51.一个数据选择器地地址输入端有3个时，最多可以有（C ）个数据信号输出. A.4 B.6 C.8 D.1652．四个触发器组成地环行计数器最多有( D )个有效状态.A.4B. 6C. 8D. 1653．N 个触发器可以构成最大计数长度（进制数）为( D )地计数器. A.N B.2N C.N2 D.2N54、.请判断以下哪个电路不是时序逻辑电路（C ）.A 、计数器B 、寄存器C 、译码器D 、触发器 55、函数F=AB+BC ，使F=1地输入ABC组合为( D )A ．ABC=000B ．ABC=010C ．ABC=101D ．ABC=11056、要实现n 1n Q Q =+,JK 触发器地J 、K 取值应为（B ）.A ．J=0，K=0 B. J=1，K=1 C. J=1，K=0 D. J=0，K=157、在下列逻辑电路中，不是组合逻辑电路地有（A ）.A. 寄存器B.编码器C.全加器D. 译码器 58、欲使D 触发器按Qn+1=Qn 工作，应使输入D=（C ）.A. 0B. 1C. QD. Q59、不与十进制数（53.5）10等值地数或代码为（ C ）.A.(01010011.0101)8421BCDB.(35.8)16C.(110101.11)2D.(65.4)860. 四个触发器组成地环行计数器最多有( D )个有效状态. A.4 B. 6 C. 8 D. 1661、函数F(A,B,C)=AB+BC+AC 地最小项表达式为( B ) .A ．F(A,B,C)=∑m （0，2，4） B. (A,B,C)=∑m （3，5，6，7）C ．F(A,B,C)=∑m （0，2，3，4） D. F(A,B,C)=∑m （2，4，6，7）62、已知某触发地特性表如下（A 、B 为触发器地输入）其输出信号地逻辑表达式为(C ).A B Qn+1 说明 0 0 Qn 保持 0 1 0 置0 1 0 1 置1 11Qn翻转A ． Qn+1 ＝A B. n n 1n Q A Q A Q +=+ C. n n 1n QB Q A Q +=+ D. Qn+1 ＝ B63、设图中所有触发器地初始状态皆为0，找出图中触发器在时钟信号作用下,输出电压波形恒为0地是：（C ）图.A B C D64．逻辑函数F=AB+BC 地最小项表达式为（ c ）.A 、F=m2+m3+m6B 、F=m2+m3+m7C 、F=m3+m6+m7D 、F=m3+m4+m765. 测得某逻辑门输入A 、B 和输出F 地波形下图所示，则F （A ，B ）地表达式为（ C ）.A 、F=AB B 、F=A+BC 、F=A ⊕BD 、F= 66．DE BC A Y +=地反函数为Y =（ B ）. （A ）E D C B A Y +++⋅= (B) E D C B A Y +++⋅= (C) )(E D C B A Y +++⋅= (D) )(E D C B A Y +++⋅= 67．下列表达式中不存在竞争冒险地有 C .A.Y=B +ABB.Y=AB+B CC.Y=AB C +ABD.Y=(A+B )B D 68．用四选一数据选择器实现函数Y=0101A A A A +，应使 A . A.D0=D2=0，D1=D3=1 B.D0=D2=1，D1=D3=0 C.D0=D1=0，D2=D3=1 D.D0=D1=1，D2=D3=069．欲使JK 触发器按Qn+1=Q n 工作，可使JK 触发器地输入端 B . A.J=Q,K=Q B.J=Q ,K=Q C.J=Q,K=1 D.J=0,K=Q70．把一个八进制计数器与一个四进制计数器串联可得到 D 进制计数器. A.8 B.4 C.12 D.3271．下列逻辑电路中为时序逻辑电路地是 C . A.译码器 B.加法器 C.计数器 D.数据选择器 72．以下式子中不正确地是（ C ） a ．1•A ＝A b ．A ＋A=A c ．B A B A +=+ d ．1＋A ＝173．已知B A B B A Y ++=下列结果中正确地是（ C ） a ．Y ＝A b ．Y ＝BA B FABc ．Y ＝A ＋Bd ．B A Y +=74．以下错误地是（B ）a ．数字比较器可以比较数字大小b ．实现两个一位二进制数相加地电路叫全加器c ．实现两个一位二进制数和来自低位地进位相加地电路叫全加器d ．编码器可分为普通全加器和优先编码器75. 当逻辑函数有n 个变量时，共有 D 个变量取值组合？ A. n B. 2n C. n2 D. 2地n 次方76．逻辑函数地表示方法中具有唯一性地是 A .A .真值表 B.表达式 C.逻辑图 D.以上都具有唯一性77．一个16选一地数据选择器，其地址输入（选择控制输入）端有 （C ）个. A.1 B.2 C.4 D.1678．五个D 触发器构成环形计数器，其计数长度为 D . A.5 B.10 C.25 D.3279. 表示十六进制数16个数码，需要二进制数码地位数是（B ）. A ．2位 B. 4位 C. 3位 D. 10位80. 下列四个不同进制地无符号数中，其值最大地是（A ）. A ．二进制数 11001011 B. 十进制数 201 C ．八进制数 310 D. 十六进制数CA81. 逻辑关系为“一件事情地发生是以其相反地条件为依据”地逻辑门是（B ）. A ．与门 B. 非门 C. 异或门 D. 同或门82 下列函数中，是最小项表达式形式地是（ A ）. A. BC A C B A Y+= B. Y=ABC+ACDC. Y=ABC+BCD. ABC CB A Y ＋=83. 二进制8421码0111对应地余3循环码为（C ）. A. 0100 B. 0101 C. 1111 D. 001184. 已知某逻辑电路对应地逻辑函数表达式为C AB C A D A F++=中，哪个变量地变化可能造成该逻辑电路产生竞争冒险（ A ）. A. A 变量 B. B 变量 C. C 变量 D. D 变量 85. 表1所示地某电路地真值表所代表地逻辑功能是（D ）.A ．奇校验电路 B. 偶校验电路 C. 一位全加器 D. 一位数值比较器86. 下列关于时序逻辑电路地特征，描述错误地是（D ）. A ．时序逻辑电路由组合电路和存储电路组成. B ．时序逻辑电路地状态与时间有关.C ．时序逻辑电路地输出信号由输入信号和电路地状态共同决定.D ．时序逻辑电路中不含有具有记忆功能地元件.87. 下列不属于触发器地描述方式是（D ）.A. 特性表B. 特性方程C. 状态图D. 状态表88. 在A B C B B A A B A C B B A Y +++=+++=函数变换式中，用到地代数法是（B ）.A. 分配律B. 吸收律C. 交换律D. 0-1律二、判断题（正确打√，错误地打×）1． 逻辑变量地取值，１比０大.（ X ）.2． 异或函数与同或函数在逻辑上互为反函数.（√ ）.3．若两个函数具有相同地真值表，则两个逻辑函数必然相等.（√ ）.4．因为逻辑表达式A+B+AB=A+B 成立，所以AB=0成立.（ X ）5．若两个函数具有不同地真值表，则两个逻辑函数必然不相等.（√ ）6．若两个函数具有不同地逻辑函数式，则两个逻辑函数必然不相等.（ X ）7．逻辑函数两次求反则还原，逻辑函数地对偶式再作对偶变换也还原为它本身.（√ ）8.“0”地补码只有一种形式. （√ ）9.卡诺图中，两个相邻地最小项至少有一个变量互反.（√ ） 10.用或非门可以实现3种基本地逻辑运算. （√） 11.时钟触发器仅当有时钟脉冲作用时，输入信号才能对触发器地状态产生影响.（√ ）12.采用奇偶校验电路可以发现代码传送过程中地所有错误. （X ）13.时序图、状态转换图和状态转换表都可以用来描述同一个时序逻辑电路地逻辑功能，它们之间可以相互转换. （√ ）14.一个存在无效状态地同步时序电路是否具有自启动功能，取决于确定激励函数时对无效状态地处理.（√ ）15. 方波地占空比为0.5.（√ ）16. 数字电路中用“1”和“0”分别表示两种状态,二者无大小之分.（√ ）17．格雷码具有任何相邻码只有一位码元不同地特性.（√ ）18．八进制数（8）8比十进制数（8）10小.（ X ）19．在时间和幅度上都断续变化地信号是数字信号，语音信号不是数字信号.（√ ）20．全是由最小项组成地与-或式表达式 ，称最简与-或表达式.（ X ）21. 在若干个逻辑关系相同地与-或表达式中，其中包含地与项数最少，且每个与项中变量数最少地表达式, 称最小项表达式.（ X ） 22. .时序逻辑电路由组合逻辑电路和存储电路组成.（√ ）23. Mealy 型时序电路：电路输出是输入变量与触发器状态地函数.（√ ）24. 输出与输入有直接地关系、输出方程中含输入变量地是Moore 型时序电路.（ X ）25. Moore 型时序电路：电路输出仅仅是触发器状态地函数.（√ ）26.输出与输入没有直接地关系、输出方程中不含输入变量地是Mealy 型时序电路.（ X ）27. RS 触发器、JK 触发器均具有状态翻转功能（ X ）28. 构成一个7进制计数器需要3个触发器（ √ ）29．八路数据分配器地地址输入（选择控制）端有8个.（ X ）30. 因为逻辑表达式A+B+AB=A+B 成立，所以AB=0成立.（ X ）31. JK 触发器地 J=K=1 变成 T 触发器.（ √ ）32．在时间和幅度上都断续变化地信号是数字信号，语音信号不是数字信号.（ √ ）33.约束项就是逻辑函数中不允许出现地变量取值组合，用卡诺图化简时，可将约束项当作1，也可当作 0.（ √ ）34．时序电路不含有记忆功能地器件.（ X ）35．RS 触发器地输出状态Q N+1与原输出状态Q N 无关.（ X ）36．优先编码器只对同时输入地信号中地优先级别最高地一个信号编码. （ √ ）三、填空题1. 逻辑代数又称为 代数.最基本地逻辑关系有 、 、 三种.常用地几种导出地逻辑运算为 、 、 、 、 .2. 逻辑函数地常用表示方法有 、 、 .3. 逻辑代数中与普通代数相似地定律有 、 、 .摩根定律又称为 .4. 逻辑代数地三个重要规则是 、 、 .5．逻辑函数F=A +B+C D 地反函数F = .6．逻辑函数F=A （B+C ）·1地对偶函数是 .7．添加项公式AB+A C+BC=AB+A C 地对偶式为 .8．逻辑函数F=A B C D +A+B+C+D= .9．逻辑函数F=AB B A B A B A +++= .10．已知函数地对偶式为B A +BC D C +，则它地原函数为 .1．布尔 与 或 非 与非 或非 与或非 同或 异或2．逻辑表达式真值表逻辑图3．交换律分配律结合律反演定律4．代入规则对偶规则反演规则5．A B（C+D）6．A+BC+07．（A+B）（A+C）（B+C）=（A+B）（A+C）8．19．010．)•A+•++B)(C(CBD描述脉冲波形地主要参数有、、、、、、 .数字信号地特点是在上和上都是断续变化地，其高电平和低电平常用和来表示.3.分析数字电路地主要工具是，数字电路又称作 .在数字电路中，常用地计数制除十进制外，还有、、 .常用地BCD码有、、、等.常用地可靠性代码有、等.1.幅度、周期、频率、脉宽、上升时间、下降时间、占空比2.时间、幅值、1、03.逻辑代数、逻辑电路4.二进制、八进制、十六进制5.8421BCD码、2421BCD码、5421BCD码、余三码、格雷码、奇偶校验码1. 将二进制数(111001010.01001)2转换为十六进制数是 .2. 逻辑函数地表示方法有 .3. 数字系统中常用地各种数字部件，就其结构和工作原理可分为 和两大类电路.4. 常用地数字逻辑函数地化简方法有 和 .5. 已知函数L(A,B,C,D)=∑)14,13,10,9,8,6,5,2,1,0(m ，将函数L 地最简与或表达式用2输入地与非门表示是 .6. 具有置0、置1、保持和翻转功能被称为全功能触发器地是 触发器.7. 图5为两个与非门交叉耦合构成地基本RS 触发器，基本RS 触发器具有置0、 置1、保持和状态不定四种状态.当S = ，R = 时，该触发器处于置1状态.8. 某同步时序逻辑电路地状态表如表2所示，若电路初始状态为B ，输入序列X=011101，则电路图产生地输出响应序列为 .表2状态表图5 基本RS 触发器 9. 已知某时序逻辑电路地激励信号为 和 ， 对应地状态方程Q1= . 10.在图6所示地同步时序逻辑电路地状态图中，需要 个触发器来实现对应地逻辑电路图，有 个无效状态.同步时序逻辑电路地状态图1. (1CA.48)162.逻辑表达式、波形图、真值表和逻辑图 现态 次态/输出 X=0 X=1 A B/0 C/1 B C/1 B/0 CA/0 A/1 A Q J 01=A K =1000 001 100 011 010 110 101 111 Q 2Q 1Q 03.组合逻辑电路和时序逻辑电路4.代数法和卡诺图法5.D C D C D B ⋅⋅ 或D C D C C B ⋅⋅（答案不唯一）6. JK7. 0 和 1 8. 111100 9.A Q Q A Q A Q A Q n 1n 1n 0n 1n 0++或 10. 3 和 5J ，则可完成（）触发器地逻辑功能.1．对于JK触发器，若K2．将10个“1”异或起来得到地结果是（）.3．基本逻辑运算有: （）、或运算和非运算.4．采用四位比较器对两个四位数比较时，先比较（）位.5．触发器按动作特点可分为基本型、（）、主从型和边沿型；6．两二进制数相加时，不考虑低位地进位信号是（）加器.7．不仅考虑两个本位相加，而且还考虑来自（）相加地运算电路，称为全加器. 8．时序逻辑电路地输出不仅和该时刻输入变量地取值有关，而且还与（）有关. 9．计数器按CP脉冲地输入方式可分为（）和异步计数器.11．一个 JK 触发器有二个稳态，它可存储（）位二进制数.12．把JK触发器改成T触发器地方法是（）.13．N个触发器组成地计数器最多可以组成（）进制地计数器.14．基本RS触发器地约束条件是（）.15. 时序逻辑电路地输出不仅和该时刻输入变量地取值有关，而且还与（）有关.1. T2. 03. 与运算4. 最高5. 同步型6. 半7. 低位地进位 8 该时刻地状态9. 同步 10. 卡诺图 11. 1 12. J=K 13. 2N 14. RS＝0 15. 1471．数字电路按照是否有记忆功能通常可分为两类：组合逻辑电路、时序逻辑电路 . 2．主从jk触发器解决了同步RS触发器地空翻现象.3．把JK触发器改成T触发器地方法是（J=K ）.4．一位8421BCD码计数器至少需要（ 4 ）个触发器.5．用n片74VC161十六进制地计数器构成321进制地计数电路.则n= 3 .6．（2A4.7C6）、16=（ 001010100100.01111100011 ）27．D触发器地特征方程是 .8．逻辑函数F=（A+BC）·1地对偶函数是 F=A(B+C)+0 .9．基本RS触发器地约束条件是 _RS=1_.1. 将二进制数(111001010.01001)2转换为八进制数是 .2. 常用地数字逻辑函数地化简方法有 和 .3. 已知函数L(A,B,C,D)地卡诺图如图1所示，函数L 地最简与或表达式是 .4. 当二进制数为负数时，将原码地数值位逐位求反，然后在最低位加1，得到 .5. 将逻辑表达式D C AC L +=变换成D C AC L ⋅=，所用到地是逻辑代数基本定律中地定律.6. 具有存储功能地两种逻辑单元电路为 和 .7. 某同步时序逻辑电路地状态表如表2所示，若电路初始状态为C ，输入序列x=000111，则电路图产生地输出响应序列为 .8. 在图2所示地同步时序逻辑电路地状态图中，需要 个触发器来实现对应地逻辑电路图，有 个无效状态.9. 如将D 触发器转换为JK 触发器，则J= ，K= .10. 用74HC139和74HC138构成5线-32线译码器如图3所示，其中74HC139和74HC138地功能表如表3和表6所示.当输入信号B4B3B2B1B0=11000时，对应地译码输出信号L0-L31为低电平地输出信号是 .1. (712.22)8 2. 代数法和卡诺图化简法3.D C B D B A D C B D C B L +++=4. 补码5. 对偶定律或反演定律6. 锁存器 和 触发器7. 0011118. 3 , 5 9.D k ,D J==10. L241 定点32位字长地字，采用2地补码形式表示时，一个字所能表示地整数范围是（ 231－1~－231 ）.2 CPU中保存当前正在执行地指令地寄存器是（IR ），指示下一条指令地址地寄存器是（ PC ），保存算术逻辑运算结果地寄存器是（ DR ）和（ ACC ）.3 浮点加、减法运算地步骤是（对阶）、（尾数相加减）、（规格化）、（舍入处理）、（溢出判断）.4 对存储器地要求是容量大、速度快、成本低，为了解决这三方面地矛盾，计算机采用多级存储体系结构，即（ CACHE ）、（主存）、（外存）.5 一个较完善地指令系统，应当有（数据传送）、（数据处理）、（数据存储）、（程序控制）四大类指令.6 CPU从主存取出一条指令并执行该指令地时间叫（指令周期），它通常包含若干个（机器周期），而后者又包含若干个（节拍）.7 一个定点数由符号位和数值域两部分组成.按小数点位置不同，定点数有（纯小数）和（纯整数）两种表示方法.8 在计算机系统中，多个系统部件之间信息传送地公共通路称为（总线）.就其所传送信息地性质而言，在公共通路上传送地信息包括（数据总线）、（控制总线）、（地址总线）.9 计算机系统地层次结构从下至上可分为五级，即微程序设计级（或逻辑电路级）、一般机器级、操作系统级、（汇编语言）级、（高级语言）级.10 十进制数在计算机内有两种表示形式：（字符串）形式和（压缩十进制）形式.前者主要用在非数值计算地应用领域，后者用于直接完成十进制数地算术运算.四、思考题1. 逻辑代数与普通代数有何异同？2. 逻辑函数地三种表示方法如何相互转换？3. 为什么说逻辑等式都可以用真值表证明？4. 对偶规则有什么用处？1．都有输入、输出变量，都有运算符号，且有形式上相似地某些定理，但逻辑代数地取值只能有0和1两种，而普通代数不限，且运算符号所代表地意义不同.2．通常从真值表容易写出标准最小项表达式，从逻辑图易于逐级推导得逻辑表达式，从与或表达式或最小项表达式易于列出真值表.3．因为真值表具有唯一性.4．可使公式地推导和记忆减少一半，有时可利于将或与表达式化简.１．在数字系统中为什么要采用二进制？２．格雷码地特点是什么？为什么说它是可靠性代码？３．奇偶校验码地特点是什么？为什么说它是可靠性代码？1．因为数字信号有在时间和幅值上离散地特点，它正好可以用二进制地1和0来表示两种不同地状态.2．格雷码地任意两组相邻代码之间只有一位不同，其余各位都相同，它是一种循环码.这个特性使它在形成和传输过程中可能引起地错误较少，因此称之为可靠性代码.3．奇偶校验码可校验二进制信息在传送过程中1地个数为奇数还是偶数，从而发现可能出现地错误.五、下列地二进制数转换成十进制数（1）、1011，（2）、10101，（3）、11111，（4）、100001（1）（1011）2=（11）10 （2）（10101）2=（21）10（3）（11111）2=（31）10 （4）（100001）2=（33）10六、将下列地十进制数转换成二进制数（1）、8，（2）、27，（3）、31，（4）、100六、（1）（8）10=（1000）2 （2）（27）10=（11011）2（3）（31）10=（11111）2 （4）（100）10=（1100100）2七、完成下列地数制转换（1）、（255）10=（）2=（）16=（）8421BCD（2）、（11010）2=（）16=（）10=（）8421BCD（3）、（3FF）16=（）2=（）10=（）8421BCD（4）、（1000 0011 0111）8421BCD =（）10=（）2=（）16七、（1）（255）10=（11111111）2=（FF）16=（001001010101）8421BCD（2）（11010）2=（1A）16=（26）10=（00100110）2（3）（3FF）16=（1111111111）2=（1023）10=（0001000000100011）8421BCD （4）（100000110111）8421BCD=（837）10=（1101000101）2=（345）16八、完成下列二进制地算术运算（1）、1011+111，（2）、1000-11，（3）、1101×101，（4）、1100÷100八、（1）（1110）2 （2）（101）2 （3）（1000001）2 （4）（11）2 九、设：AB Y 1=，B A Y 1+=，B A Y 1⊕=.已知A 、B 地波形如图所示.试画出Y1、Y2、Y3对应A 、B 地波形.图题九十、 写出图各逻辑图地表达式.十、X=BC BC AB ++Y=C B AB • Z=BC C A •十一、已知真值表如表（a ）、(b)，试写出对应地逻辑表达式.十一、a ）Y=ABC C B A C B A C B A +++b) Y=ABCD D ABC D C AB CD B A D C B A BCD A +++++十二、公式化简下列逻辑函数（1）、B A B B A Y ++= （2）、C B A C B A Y +++= （3）、C B A C B A Y +++= （4）、D C A ABD CD B A Y ++= （5）、CD D AC ABC C A Y +++= （6）、C B A C B A Y +++=（7）、CEFG BFE C A B A D A AD Y +++++=（8）、)7,6,5,4,3,2,1,0()C ,B ,A (Y m ∑= （9）、)7,6,4,3,2,1,0()C ,B ,A (Y m ∑=（10）、)7,6,5,4()(0,2,3,4,6)C ,B ,A (Y m m ∑⋅∑=十二、(1) Y=A+B (2) Y=1(3) Y=C A B A C B ++ (4) Y=AD (5) Y=A (6) Y=1(7) Y=A+B+C (8) Y=1 (9) Y=C B A ++ (10) Y=C A十三、用卡诺图化简下列逻辑函数： （1）、Y （A ，B ，C ）=Σm(0,2,4,7) (2)、Y (A,B,C)=Σm(1,3,4,5,7)(3)、Y(A,B,C,D)=Σm(2,6,7,8,9,10,11,13,14,15) (4)、Y(A,B,C,D)=Σm(1,5,6,7,11,12,13,15) (5)、C A C B A C B A Y ++= (6)、C AB C B A BC A Y ++=(7)、Y （A,B,C ）=Σm(0,1,2,3,4)+Σd(5,7)(8)、Y(A,B,C,D)=Σm(2,3,5,7,8,9)+Σd(10,11,12,13,14,15)十三、 (1) Y=ABC C A C B ++(2) Y=C B A +(3) Y=DC BC AD B A +++(4) Y=D C A ACD BC A C AB +++ (5) Y=A (6) Y=ABC C B C A B A +++(7) Y=C A + (8) Y=BD C B A ++１．用逻辑代数地基本公式和常用公式化简下列逻辑函数：CA BC C A AB F ABCD DC B A F B A C AB C B A ABC C B A F AB A B A F ++++=++++=++++=++=4321解：1)1(1)()()1(4321=+++=++++=++++==+=++++=+=++++=++++=+=++=++=C B C A C BC C A B A C A BC C A AB F ABCD ABCD ABCD D C B A F B A B A B B AC B B C A B A C AB C B A ABC C B A F BA B A B A A B A B A F２．证明下列异或运算公式.B A B A A B A AB A A A A A A A A ⊕=⊕=⊕=⊕=⊕=⊕=⊕ ; ;1 ;0 ;1 ;0解：B A B A AB B A A B A AB B A AB B A AB B A AB A A A A A A A A A A A A A A A A A A A A A A ⊕=+=⊕=+=⋅+⋅=⊕=+=⋅+⋅=⊕=⋅+⋅=⊕=⋅+⋅=⊕=⋅+⋅=⊕ ;10 ;111 ;000３．用卡诺图化简下列函数.∑∑∑===)14,12,11,10,9,8,6,4,3,2,1,0(),,,(.3)14,12,10,8,7,6,3,2(),,,(.2)7,5,4,2,1,0(),,(.1D C B A F D C B A F C B A F解：分别将题中给定地逻辑函数卡诺图画出如图所示，并化简写出最简与或表达式.A BC00 01 11 1001 1 1 0 1 1 1 1 0F=B+AC+AC1.AB CD00 01 11 1000011110 0 0 1 1 0 0 1 1 1 0 0 1 1 0 0 12.F=AC+ADAB CD00 01 11 1000011110 1 1 1 1 1 0 0 1 1 0 0 13.F=B+D1 1 1 11 化简下列函数1） ()()∑=15,13,11,10,9,8,7,3,2,0,,,m D C B A F2） ()()()∑∑+=14,5,3,013,12,10,8,6,1,,,d m D C B A F解：(1) (2)2．分析下图所示地同步时序电路1）写出触发器地输入激励表达式，输出表达式和状态转换表（或状态转换图）； 2）说明该电路实现什么功能？解：(a)010*'00*''111111101101J J Q XQ Q Q J Q J Q J Q Q Q X Z Q Q ==⊕∴==⋅+⋅=⊕=⊕⊕=⋅(b) X=0时，电路为四进制加法计数器； X=1时，电路为四进制减法计数器.四 分析下图所示地组合逻辑电路1 画出输出F 对输入Z 地定时关系图（假定输入X 和Y 都保持高电平，且每个门电路都有一个单位时间地延迟）；2 判定该电路是否存在有静态冒险问题，如果存在静态冒险，请消除它.10XQ Q **10Q Q Z000 01 0 001 10 0 010 11 0 011 00 1 100 11 0 101 00 0 110 01 0 111101解：(1) 上图红线 (2) 存在冒险五 设计并实现一位全减器电路实现D=A-B-C 地功能，其中C 是来自低位地借位信号，D 是本位求得地差信号；电路还要产生向高位借位信号P.1 采用门电路实现该减法器电路（写出逻辑函数表达式，不做图）；解： CBA D P 000 0 0 001 1 0 010 1 1 011X Z YFZF10011101001100111111六分析下面地电路，完成下面地问题1根据电路，完成给定地时序图；2画出其状态转换图或状态转换表.解：210Q Q Q ***210Q Q Q 000 001 001 010 010 011 011 100 100 001 101 010 110 000111 000五．分析题1、分析如图所示组合逻辑电路地功能.*'''20122012*''''''''10102101021*'''''01200120()1(())()1()Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q =⋅⋅+⋅=⋅⋅=⋅+⋅⋅=⋅+⋅⋅=⋅⋅+⋅=⋅⋅CY && & &1．1、写出表达式2、画出真值表3、当输入A 、B 、C 中有2个或3个为1时，输出Y 为1，否则输出Y 为0.所以这个电路实际上是一种3人表决用地组合电路：只要有2票或3票同意，表决就通过.AB Y =1BC Y =2CA Y =3CA BC AB Y ++=设计题：一．要求用与非门设计一个三人表决用地组合逻辑电路图，只要有2票或3票同意，表决就通过（要求有真值表等）.解：1、画出真值表2写出表达式3画出逻辑图CABCABY++=C二.今有A、B、C三人可以进入某秘密档案室，但条件是A、B、C三人在场或有两人在场，但其中一人必须是A，否则报警系统就发出警报信号.试：（1）列出真值表；（2）写出逻辑表达式并化简；（3）画出逻辑图.解：设变量A、B、C表示三个人，逻辑1表示某人在场，0表示不在场.F表示警报信号，F=1表示报警，F=0表示不报警.根据题意义，列出真值表由出真值表写出逻辑函数表达式，并化简AF⊕CAB+B=++=+ACA(B)CCAABCBC画出逻辑电路图试画出图3 所示时序电路地状态转换图，并画出对应于CP （图4所示）地Q1、Q0和输出Z 地波形.设电路地初始状态为00图3图4解：该电路中各触发器地驱动方程分别为：n Q J 10=10=K nQ J 01=11=K该电路地状态方程和输出方程分别为：n n n Q Q Q 1011=+；nn n Q Q Q 0110=+；CP Q Z n 0= 根据状态方程和输出方程课画出该电路地状态转换表和状态转换图，如下：电路地波形图如右：试分析图题四所示地时序电路（步骤要齐全）.图题四解：驱动方程：J0=n1Q ，K0=1； 状态方程：Q0n+1=n1Q n0QJ1=Q0n ，K1=1； Q1n+1=n1Q Q0n状态转换表：Q1n Q0n Q1n +1 Q0n +1 0 0 0 1 0 1 1 0 1 0 0 0 11状态转换图：11 00 0110逻辑功能：能自启动地同步三进制加法计数器试分析图3(a)所示时序电路，画出其状态表和状态图.设电路地初始状态为0，试画出在图3(b)所示波形作用下，Q和Z地波形图.图3答案：设图2电路初始状态是“00”，要求完成以下各问：1)写出各触发器地驱动方程；2) 写出各触发器地状态方程； 3) 列出状态转换表；4) 试分析图示电路是几进制计数器.答案：1、BD B A L +=（3分）当A=1,D=1时会产生竞争冒险，可改为AD BD B A L ++=（3分）2、输出方程10Q Q A Y ••=驱动方程10Q A T AT •==状态方程1)(011110010Q Q A Q T Q Q A Q T Q n n ⊕•=⊕=⊕=⊕=++3 状态表 Q1 Q0 Q1（n+1） Q0（n+1） Y 0 0 0 0 0 0 1 0 1 0 1 0 1 0 0 1 1 1 1 0Q1Q0 Q1（n+1） Q0（n+1） Y0 0 0 1 0 0 1 1 0 0 1 0 1 1 0 1 1 0 0 14 相当于四进制计数器请用逻辑表达式证明等式：E CD A E )D C (CD A C B A A ++=++++分）右式（分）（分）（分）（分）（左式1E CD A E CD CD A 1E )D C (CD A 1E )D C (CD A A 1E )D C (CD A )C B 1(A 1E )D C (CD A C B A A =++=++=+++=+++=++++=++++=请用卡诺图法化简逻辑表达式：∑∑+=)15,11,7,5,3,1(d )13,9,6,4,2,0(m )D ,C ,B ,A (L解：此逻辑表达式对应地卡诺图如图4所示图4 该逻辑表达式对应地卡诺图D A L +=请用适当地门电路和相应地触发器设计两个电路图，分别完成JK 触发器到D 触发器地转换以及D 触发器到JK 触发器地转换.图4和图5分别为D 触发器和JK 触发器.D 触发器 JK 触发器 解：n n 1n Q K Q J Q JK +=+触发器的特性方程是：（1分） D Q D 1n =+触发器的特性方程是： （1分）因此可得，JK 触发器到D 触发器，D=J=K ,如图5所示（4分） D 触发器转化到JK 触发器Q K Q J D +=，如图6所示（4分）JK 触发器转化为D 触发器电路图D 触发器转化为JK 触发器电路图Q QJCP KQQ Q。
数字电路与逻辑设计期末复习试题3套(大学期末复习资料).docx
试题一一、填空题。
(每空1分，共30分)。
1、(11001.01)2 =( )8=( )|6=( )102、十进制整数转换成二进制时采用 ______ 法；十进制小数转换成二进制时采用 _______ 法。
3、由三种最基本的逻辑关系有导出的几种常用的逻辑运算 ________ 、4、逻辑函数有四种表示方法，它们分别是 _______ 、_____ 、____ 和 _______ O5、消除竞争冒险的方法有 _____ 、______ 、_____ 等。
6、按逻辑功能分类，触发器可分为 _______ 、_______ 、________________ 等四种类型。
7、从结构上看，吋序逻辑电路的基本单元是 ___________ 。
8、J K触发器特征方程为____________ o9、A/D转换的一般步骤为：取样、 _______ 、_______ 、编码。
10、___________________________________________________ 一个EPROM有18条地址输入线，其内部存储单元有_____________ 个。
11、_____________________________ D/A转换器的主要参数有、和o12、__________________________________________________ 就逐次逼近型和双积分型两种A/D转换器而言，____________________ 的抗干扰能力强， _______ 的转换速度快。
二、选择题。
(每题1分，共15分)1、以下说法正确的是()：(A)数字信号在大小上不连续，时间上连续，模拟信号则反之；(B)数字信号在大小上连续，时间上不连续，模拟信号则反之；(C)数字信号在大小和时间上均连续，模拟信号则反之；(D)数字信号在大小和吋间上均不连续，模拟信号则反之；2、A+BC=()。
(A)A+B (B) A+C (C) (A+B) (A+C) (D) B+C3、具有“有1出0、全0出1”功能的逻辑门是()。
数字逻辑与电路复习题及答案
《数字逻辑与电路》复习题第一章数字逻辑基础（数制与编码）一、选择题1．以下代码中为无权码的为 CD。
A. 8421BCD码B. 5421BCD码C.余三码D.格雷码2．以下代码中为恒权码的为 AB 。
码 B. 5421BCD码 C. 余三码 D. 格雷码3．一位十六进制数可以用 C 位二进制数来表示。
A. １B. ２C. ４D. 164．十进制数25用8421BCD码表示为 B 。
A. 10 101B. 0010 0101C. 100101D. 101015．在一个8位的存储单元中，能够存储的最大无符号整数是 CD 。
A.（256）10B.（127）10C.（FF）16D.（255）106．与十进制数（）10等值的数或代码为 ABCD 。
A. (0101 8421BCDB.16C.2D.87．与八进制数8等值的数为：AB 。
A.2B.16C. )16D. 28.常用的BC D码有C D 。
A.奇偶校验码B.格雷码码 D.余三码二、判断题（正确打√，错误的打×）1. 方波的占空比为。
（√）2. 8421码1001比0001大。
（×）3. 数字电路中用“1”和“0”分别表示两种状态,二者无大小之分。
（√）4．格雷码具有任何相邻码只有一位码元不同的特性。
（√）5．八进制数（17）8比十进制数（17）10小。
（√）6．当传送十进制数5时，在8421奇校验码的校验位上值应为1。
（√）7．十进制数（9）10比十六进制数（9）16小。
（×）8．当8421奇校验码在传送十进制数（8）10时，在校验位上出现了1时，表明在传送过程中出现了错误。
（√）三、填空题1.数字信号的特点是在时间上和幅值上都是断续变化的，其高电平和低电平常用 1和 0来表示。
2.分析数字电路的主要工具是逻辑代数，数字电路又称作逻辑电路。
3.在数字电路中，常用的计数制除十进制外，还有二进制、八进制、十六进制。
4.常用的BCD码有 8421BCD码、 2421BCD码、 5421BCD码、余三码等。
数字电路与逻辑设计考核试卷
D.触发器
12.以下哪些是数字电路设计中常用的设计原则？( )
A.最小化原则
B.最优化原则
C.模块化原则
D.可测试性原则
13.以下哪些部件可以实现数字信号的放大和驱动？( )
A.逻辑门
B.触发器
C.译码器
D.驱动器
14.以下哪些是常见的数字电路测试方法？( )
A.静态测试
B.动态测试
C.功能测试
A. RS触发器
B.加法器
C. D触发器
D. JK触发器
2.以下哪些逻辑门可以实现“逻辑非”功能？( )
A.非门
B.或非门
C.与非门
D.异或门
3.以下哪些编码方式属于二进制编码？( )
A. BCD码
B.格雷码
C.汉明码
D. 8421码
4.以下哪些是组合逻辑电路的例子？( )
A.译码器
B.计数器
C.多路选择器
4.二进制编码中，8421码是一种______编码方式。
5.在时序逻辑电路中，触发器在______的作用下改变状态。
6.数字电路设计中，为了减少“竞争-冒险”现象，可以采取增加______或使用______等方法。
7.在数字电路中，______用于实现数据的串行到并行转换，而______用于实现数据的并行到串行转换。
A.时钟信号
B.同步复位
C.异步复位
D.双沿触发
（结束）
三、填空题（本题共10小题，每小题2分，共20分，请将正确答案填到题目空白处）
1.在数字电路中，基本逻辑门包括与门、或门、非门和______门。
2.一个触发器能够存储一个二进制位，通常称为一个______。
3.在组合逻辑电路中，输出仅仅取决于输入信号的______和______。
《数字电路与逻辑设计》综合练习题及解答
《数字电路与逻辑设计》综合练习题及解答第一部分习题一、填空1.将十进制数转换成等值的二进制数、十六进制数。
(51.62510 = ( 2= ( 162.(199710= ( 余3BCD = ( 8421BCD3.(BF.516= ( 24.一位二进制数只有2个数,四位二进制数有个数;为计64个数,需要位二进制数。
5.二进制数(1101.10112的等值八进制数是( 8。
6.二进制数(1101.1012的等值十进制数是( 10。
7.欲对100个对象进行二进制编码,则至少需要( 位二进制数。
8.二进制数为000000~111111能代表( 个十进制整数。
9.为将信息码10110010配成奇校验码,其配奇位的逻辑值为 ;为将信息码01101101配成偶校验码,其配偶位的逻辑值为。
10.格雷码的特点是。
11.n 变量函数的每一个最小项有个相领项。
12.当j i ≠时,同一逻辑函数的两个最小项j i m m ⋅=( 。
13.n 变量的逻辑函数,i m 为最小项,则有∑-=120n i i m =( 。
14.逻辑函数D C B A F ++=的反函数F = ( 。
15.逻辑函数(C B A F +=的对偶函数F '是 ( 。
16.多变量同或运算时, =0,则i x =0的个数必须为( 。
17.逻辑函数AB C B A F ⊕⊕=1,,(的最小项表达式为,,(C B A F =( 。
18. 逻辑函数14,12,0(10,8,4,3,2,1(,,,(∑∑Φ+=m D C B A F 的最简与或式为F =( 。
19.逻辑函数((,,(C B A C B A C B A F ++++=的最简与或式为( 。
20.巳知函数的对偶式BC D C B A D C B A F ++=',,,(,则它的原函数F =( 。
* * * * *21.正逻辑约定是( 、( 。
22.双极型三极管由截止状态过渡到饱和状态所需的过渡时间称为时间,它由时间和时间两部分组成,可用等式描述。
数字电路与逻辑设计习题及参考答案全套
数字电路与逻辑设计习题及参考答案一、选择题1. 以下表达式中符合逻辑运算法则的是 D 。
A.C ·C=C 2B.1+1=10C.0<1D.A+1=12. 一位十六进制数可以用 C 位二进制数来表示。
A . １B . ２C . ４D . 163. 当逻辑函数有n 个变量时，共有 D 个变量取值组合？A. nB. 2nC. n 2D. 2n4. 逻辑函数的表示方法中具有唯一性的是 A 。
A .真值表 B.表达式 C.逻辑图 D.状态图5. 在一个8位的存储单元中，能够存储的最大无符号整数是 D 。
A .（256）10B .（127）10C .（128）10D .（255）106.逻辑函数F=B A A ⊕⊕)( = A 。
A.BB.AC.B A ⊕D. B A ⊕7．求一个逻辑函数F 的对偶式，不可将F 中的 B 。
A .“·”换成“+”，“+”换成“·”B.原变量换成反变量，反变量换成原变量C.变量不变D.常数中“0”换成“1”，“1”换成“0”8．A+BC= C 。
A .A+B B.A+C C.（A+B ）（A+C ） D.B+C9．在何种输入情况下，“与非”运算的结果是逻辑0。
DA ．全部输入是0 B.任一输入是0 C.仅一输入是0 D.全部输入是110．在何种输入情况下，“或非”运算的结果是逻辑1。
AA ．全部输入是0 B.全部输入是1 C.任一输入为0，其他输入为1 D.任一输入为111．十进制数25用8421BCD 码表示为 B 。
A .10 101B .0010 0101C .100101D .1010112．不与十进制数（53.5）10等值的数或代码为 C 。
A .(0101 0011.0101)8421BCDB .(35.8)16C .(110101.11)2D .(65.4)813．以下参数不是矩形脉冲信号的参数 D 。
A.周期B.占空比C.脉宽D.扫描期14．与八进制数(47.3)8等值的数为： BA. (100111.0101)2B.(27.6)16C.(27.3 )16D. (100111.101)215. 常用的BCD码有 D 。
数字电路与逻辑设计试题
《数字电路与逻辑设计》试题3参考答案一. 填空题(10)1． 一个触发器有Q 和Q 两个互补的输出引脚，通常所说的触发器的输出端是指 Q ，所谓置位就是将输出端置成 1 电平，复位就是将输出端置成 0 电平。
2． 我们可以用逻辑函数来表示逻辑关系，任何一个逻辑关系都可以表示为逻辑函数的 与或 表达式，也可表示为逻辑函数的 或与 表达式。
3．计数器和定时器的内部结构是一样的，当对不规则的事件脉冲计数时，称为 计数 器，当对周期性的规则脉冲计数时，称为 定时 器。
4．当我们在计算机键盘上按一个标为“3”的按键时，键盘向主机送出一个ASCII 码，这个ASCII 码的值为 33H 。
5．在5V 供电的数字系统里，所谓的高电平并不是一定是5V ，而是有一个电压范围，我们把这个电压范围称为 高电平噪声 容限；同样所谓的低电平并不是一定是0V ，而也是有一个电压范围，我们把这个电压范围称为 低电平噪声 容限。
二. 选择题(10)1．在数字系统里，当某一线路作为总线使用，那么接到该总线的所有输出设备（或器件）必须具有 b结构，否则会产生数据冲突。
a. 集电极开路；b. 三态门；c. 灌电流；d. 拉电流2．TTL 集成电路采用的是 b 控制，其功率损耗比较大；而MOS 集成电路采用的是 a 控制，其功率损耗比较小。
a. 电压；b.电流；c. 灌电流；d. 拉电流3． 欲将二进制代码翻译成输出信号选用 b ，欲将输入信号编成二进制代码选用 a ，欲将数字系统中多条传输线上的不同数字信号按需要选择一个送到公共数据线上选用 c ，欲实现两个相同位二进制数和低位进位数的相加运算选用 e 。
a. 编码器；b. 译码器；c. 多路选择器；d. 数值比较器；e. 加法器；f. 触发器； ｇ. 计数器； h. 寄存器4． 卡诺图上变量的取值顺序是采用 b 的形式，以便能够用几何上的相邻关系表示逻辑上的相邻。
a. 二进制码； b. 循环码； c. ASCII 码； d. 十进制码5． 根据最小项与最大项的性质，任意两个不同的最小项之积为 0 ，任意两个不同的最大项之和为1 。
(完整版)数字电路与逻辑设计试题与答案,推荐文档
数字电路与逻辑设计(1)班级 学号 姓名 成绩一．单项选择题（每题1分，共10分）1．表示任意两位无符号十进制数需要（ ）二进制数。
A ．6B ．7C ．8D ．9 2．余3码10001000对应的2421码为（ ）。
A ．01010101 B.10000101 C.10111011 D.111010113．补码1．1000的真值是（ ）。
A ． +1.0111 B. -1.0111 C. -0.1001 D. -0. 10004．标准或-与式是由（ ）构成的逻辑表达式。
A ．与项相或 B. 最小项相或 C. 最大项相与 D.或项相与5.根据反演规则，()()E DE C C A F ++⋅+=的反函数为（ ）。
A. E )]E D (C C [A F ⋅++=B. E)E D (C C A F ⋅++=C. E )E D C C A (F ⋅++= D. E)(D A F ⋅++=E C C 6．下列四种类型的逻辑门中，可以用（ ）实现三种基本运算。
A. 与门B. 或门C. 非门D. 与非门7． 将D 触发器改造成T 触发器，图1所示电路中的虚线框内应是（ ）。
图1A. 或非门B. 与非门C. 异或门D. 同或门8．实现两个四位二进制数相乘的组合电路，应有（ ）个输出函数。
A ． 8 B. 9 C. 10 D. 11 9．要使JK 触发器在时钟作用下的次态与现态相反，JK 端取值应为（ ）。
A ．JK=00 B. JK=01 C. JK=10 D. JK=11 10．设计一个四位二进制码的奇偶位发生器（假定采用偶检验码），需要（ ）个异或门。
A ．2 B. 3 C. 4 D. 5二．判断题（判断各题正误，正确的在括号内记“∨”,错误的在括号内记“×”,并在划线处改正。
每题2分，共10分）1．原码和补码均可实现将减法运算转化为加法运算。
（ ）2．逻辑函数7),M(1,3,4,6,C)B,F(A,∏=则m(0,2,5)C)B,(A,F ∑=。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
数字电路与逻辑设计复习题
一、填空题
1．将十进制数转换成等值的二进制数、八进制数、十六进制数。
10
=( )2=( )8=( )16
2．十进制数74的余3BCD码是。
3．逻辑函数
BC
C
D
B
A+
+
+)
)(
(的对偶式和反演式（用反演规则）分别为：
对偶式：；
反演式：；
4．若采用奇较验方式，信息码为1000101的校验码为0 。
5．若采用偶较验方式，信息码1101101校验位为 1 。
6．钟控RS触发器的特征方程是Sd+!Rd*Qn ，约束条件是(!Sd)=(!Rd) 。
7．同步RS触发器的特性方程为Q n+1=S+!R*Qn_____；约束方程为RS=0。
8．四位同步二进制加法计数器的初始状态为Q3Q2Q1Q0=1101,经过3个CP时钟脉冲作用后，它的状态为Q3Q2Q1Q0= 。
9．触发器有个稳态，存储8位二进制信息要个触发器。
10．四位同步二进制减法计数器的初始状态为Q3Q2Q1Q0=1101,经过5个CP时钟脉冲作用后，它的状态为Q3Q2Q1Q0= 1000 。
11．OC门称为集电极开路门，多个OC门输出端并联到一起可实现线与功能12．三态门的三种可能的输出状态是高电平、低电平、高阻态。
13．具有16位地址码可同时存取8位数据的RAM集成片，其存储容量为64K*8位。
14．具有13位地址码可同时存取8位数据的RAM集成片HM6264，其存储容量为8K*8位。
15．常用的脉冲单元电路
16．（2008）10=（0101 0011 00111011 ）余3BCD。
17．若(,,)(0,1,3,5,7)
m
F A B C=∑，则：(F = !A*!B+C)
*(,,)F A B C = 1,3,5 ，(,,)F A B C = 2,4,6 。
18数字电路按照是否有记忆功能通常可分为 组合逻辑电路 和 时序逻辑电路 两类。
19．74LS00是 TTL 类型的门电路，CC4069是 CMOS 类型的门电路。
（选择填TTL 或CMOS ）
20．一数据选择器，A1A0为地址信号，D 1=1，D 2=1,D 0=D 3=C;当A1A0=01时，F= 1 ;当A1A0=10时，输出F= 1 。
A1A2=01时，F = D1；A1A2=10时，F=D2;
21．共阳接法的发光二极管数码显示器，应采用 低 电平驱动的七段显示译码器。
二.单项选择题
1．属于组合逻辑电路的是（ ）。
A ． 触发器 B. 全加器 C. 移位寄存器 D. 计数器 2．下列四个数中最大的数是( )
A.(198)10
B.(0010)8421BCD 282
C.()2 160
D.(AF)16 175 3.下图所示是（ ）触发器的状态图。
A. SR B. T C. D D. T ˊ
4．在下列逻辑电路中，不是组合逻辑电路的是（ ）。
A.全加器
B.译码器
C.寄存器
D.编码器
5．某电视机水平-垂直扫描发生器需要一个分频器将31500HZ 的脉冲转换为60HZ 的脉冲，欲构成此分频器至少需要（ ）个触发器。
31500/60=525 ---> 2^9<525<2^10
6．只读存储器ROM 中的内容，当电源断掉后又接通，存储器中的内容（ ）。
A.全部改变 B.全部为0 C.不可预料 D.保持不变 7．函数F=B A +AB 转换成或非－或非式为（ ）
A.B A B A +++
B.B A B A +++
C.A AB B +
D. B A B A +++ 8. 逻辑函数的表示方法中具有唯一性的是（ ）。
A .真值表 B.表达式 C.逻辑图 D.卡诺图
9．对于钟控RS 触发器，若要求其输出“0”状态不变，则输入的RS 信号 应为（ ） =X0 =0X =X1 =1X
10．同步计数器和异步计数器比较，同步计数器的显著优点是 。
A.工作速度高 B.触发器利用率高 C.电路简单 D.不受时钟CP 控制。
(异步计数器) 11．n 个变量的逻辑函数应该有最小项（ ） 个 个 个
D. (2n -1)个
12．时序逻辑电路的一般结构由组合电路与（ ）组成。
A ．全加器 B ．存储电路
时序逻辑电路有记忆功能
C ．译码器
D ．选择器
13．下图所示逻辑图输出为“1”时，输入变量（ ） ABCD 取值组合为 F=!(AB)⊕CD
A ．0000
B ．0101
C ．1110
D ．1111
14．随机存取存储器(RAM)正常工作时具有( )功能 A.只读 B.可读可写 C.只写 D 以上都不对
15．下列编码中，常用于表示键盘上的数字、字母和标点符号的编码是（ ） 码 码 C.余3码 D.格雷码
16．2009个0连续同或的结果是( )
同或是偶函数
C.任意
D.无法确定
异或是奇函数
17．优先编码器响应的输入是 ( ) A.没有有效输入 B.最低级优先有效输入 C.所有有效输入 D.最高级优先有限输入 三、函数化简题
(,,,)(0,2,3,8,9,10,12)(1,4,6,11,14)m d F A B C D =+∑∑ (,,,)(5,6,7,8,9)(10,11,12,13,14,15)
m d F A B C D =+∑∑
四、作图题
1、已知CP 脉冲，对如图所示电路，画出Q 1,Q 2的输出波形。
设触发器的初始状态为0。
2、触发器电路如下图所示，试画出在CP 信号作用下触发器Q 端的波形。
设触发器的初始状态为“0”。
CP
F 1
F 2
Q 1
Q 2
1
Q 2
Q
3.试画出图2（a）所示边沿触发器构成的电路在图2（b）作用下输出端Q1、Q2的工作波形（设初始状态Q1Q2=00）。
图2
五、分析题
1、分析下图所示电路，要求：写出F1和F2 的逻辑表达式，列出真值表，并说明电路功能。
2、分析下图所示电路，要求：写出S和C的逻辑表达式，列出真值表，并说明电路功能。
3、试分析下图电路，写出Y 0、Y 1表达式，说明电路功能。
4、由8选1数据选择器CT74151和门电路构成的组合逻辑电路如下图所示，
请完成：(1) 请写出输出G 的逻辑表达式;
5、分析如下图所示阵列图，请完成：（1） 写出逻辑表达式；（2） 列出真值表；（3） 说
明该阵列图是由ROM 构成的什么电路
全加器
地址译码器
六、设计题
1、采用降维法用一片集成8选1数据选择器CT74151和必要的门电路实现逻辑函数：
∑=)15,14,13,11,10,8,2,0(),,,(m D C B A F （用A 作记图符号）。
2、用集成3线-8线译码器CT74LS138和门电路实现一组多输出逻辑函数，并画出逻辑图。
1F AB A C =+ 2F ABC ABC =+ 3F AB ABC =+
3、已知输入信号A 、B 、C 及输出函数P 1，P 2的波形如图所示。
试列出函数P 1，P 2的真值表及表达式，并用3-8译码器74LSl38及必要的门电路产生函数P 1、P 2。
4、用4位二进制同步计数器74LS161和必要的门电路采用同步置数法设计一个11进制计数器。
要求：简要说明设计思路，并画出逻辑连线图和状态转移图。
5、用一块CT74161和必要的门电路实现一可变模值计数器。
当A=0时，实现模7计数器；当A=1时，实现摸5计数器。
简要说明设计过程。
要求采用CO反馈置数。
CT T CT P CR D3 D2 D1D0 CT74161
CP Q
3Q2Q1 Q0
LD
CO。