数字电路和逻辑设计基础(含答案)

合集下载

(完整版)数字电路与逻辑设计课后习题答案蔡良伟(第三版)

(完整版)数字电路与逻辑设计课后习题答案蔡良伟(第三版)
0 1 0 1
0 1 1 0
0 1 1 1
1 0 0 0
1 0 0 1
1 0 1 0
1 0 1 1
1 1 0 0
1 1 0 1
1 1 1 0
1 1 1 1
0 0 0 0
0 0 0 1
0 0 1 0
0 0 1 1
0 1 0 0
0 1 0 1
0 1 1 0
0 1 1 1
1 0 0 0
1 0 0 1
1 0 1 0
3-6
3-7
3-8
3-9
3-10
求减数的补码,然后与被减数相加即可。电路图如下:
3-11
3-12
(1)
(2)
(3)
(4)
(5)
(6)
(7)
(8)
3-13
(1)真值表:
(2)电路图
3-14
3-15
第四章习题
4-1
4-2
4-3
4-4
4-5
4-6
4-7
4-8
4-9
4-10
RSDRSJK RST
4-11
(1)转换真值表
1 1 0 1
1 1 1 0
1 1 1 1
1 0 1 0
0 0 0 0
0 0 0 1
0 0 1 0
00 11
0 1 0 0
0 1 0 1
0 1 1 0
0 1 1 1
1 0 0 0
1 0 0 1
××××
××××
××××
××××
××××
1×0×1×0×
0×0×0××1
0×0××1 1×
0×0××0×1
0××1 1×1×

人邮社数字电路逻辑设计习题答案

人邮社数字电路逻辑设计习题答案

习题参考解答第1章基本知识1.什么是数字信号?什么是模拟信号?(注:所有蓝色标题最后均去掉!)答案:数字信号:指信号的变化在时间上和数值上都是断续的,或者说是离散的,这类信号有时又称为离散信号。

例如,在数字系统中的脉冲信号、开关状态等。

模拟信号:指在时间上和数值上均作连续变化的信号。

例如,温度、交流电压等信号。

2.数字系统中为什么要采用二进制?答案:二进制具有运算简单、物理实现容易、存储和传送方便、可靠等优点。

3.机器数中引入反码和补码的主要目的是什么?答案:将减法运算转化为加法运算,统一加、减运算,使运算更方便。

4.BCD码与二进制数的区别是什么?答案:二进制数是一种具有独立进位制的数,而BCD码是用二进制编码表示的十进制数。

5.采用余3码进行加法运算时,应如何对运算结果进行修正?为什么?答案:两个余3码表示的十进制数相加时,对运算结果修正的方法是:如果有进位,则结果加3;如果无进位,则结果减3。

为了解决四位二进制运算高位产生的进位与一位十进制运算产生的进位之间的差值。

6.奇偶检验码有哪些优点和不足?答案:奇偶检验码的优点是编码简单,相应的编码电路和检测电路也简单。

缺点是只有检错能力,没有纠错能力,其次只能发现单错,不能发现双错。

7.按二进制运算法则计算下列各式。

答案:(1)110001 (2)110.11 (3)10000111 (4)1018.将下列二进制数转换成十进制数、八进制数和十六进制数。

答案:(1)(117)10 ,(165)8 ,(75)16(2)(0.8281)10 ,(0.65)8 ,(0.D4)16(3)(23.25)10 ,(27.2)8 ,(17. 4)169.将下列十进制数转换成二进制数、八进制数和十六进制数(精确到二进制小数点后4位)。

答案:(1)(1000001)2 ,(101)8 ,(41)16(2)(0.0100)2 ,(0.20)8 ,(0.40)16(3)(100001.0101)2 ,(41.24)8 ,(21.50)1610.写出下列各数的原码、反码和补码。

数字电路与逻辑设计习题答案

数字电路与逻辑设计习题答案

数字电路与逻辑设计习题答案数字电路与逻辑设计习题答案数字电路与逻辑设计是计算机科学与工程领域中的重要基础课程,它涉及到数字信号的处理和转换,以及逻辑门电路的设计和分析。

学习这门课程时,习题是巩固知识和提高能力的重要途径。

下面将给出一些常见的数字电路与逻辑设计习题的答案,希望对大家的学习有所帮助。

1. 设计一个4位二进制加法器电路,实现两个4位二进制数的相加。

答案:一个4位二进制加法器电路可以由四个全加器电路组成。

每个全加器电路有三个输入:两个被加数和一个进位输入,以及两个输出:和位和进位输出。

将四个全加器电路按位级联,将进位输出连接到下一位的进位输入,最后一个全加器的进位输出作为最高位的进位输出。

和位的输出即为两个4位二进制数的和。

2. 给定一个3输入的逻辑电路,输出为1的条件是至少有两个输入为1。

请设计一个电路,实现这个逻辑功能。

答案:可以使用与门和或门组合的方式来实现这个逻辑功能。

首先,将三个输入分别与一个与门的三个输入相连,将输出连接到一个或门的输入。

然后,将三个输入分别与一个或门的三个输入相连,将输出连接到与门的输入。

这样,当至少有两个输入为1时,与门的输出为1,或门的输出也为1。

3. 给定一个4输入的逻辑电路,输出为1的条件是输入中有奇数个1。

请设计一个电路,实现这个逻辑功能。

答案:可以使用异或门实现这个逻辑功能。

首先,将四个输入两两分组,然后将每组的输出与另一组的输出进行异或操作。

最后,将四个异或门的输出连接到一个或门的输入。

这样,当输入中有奇数个1时,异或门的输出为1,或门的输出也为1。

4. 设计一个4位比较器电路,实现两个4位二进制数的大小比较。

答案:一个4位比较器电路可以由四个比较器组成。

每个比较器有两个输入:两个被比较的位,以及一个输出:比较结果。

将四个比较器电路按位级联,将每个比较器的输出连接到下一位比较器的输入。

最后一个比较器的输出即为两个4位二进制数的大小比较结果。

5. 给定一个3输入的逻辑电路,输出为1的条件是输入中的1的个数大于等于2。

数字电路与逻辑设计试题与答案(K12教育文档)

数字电路与逻辑设计试题与答案(K12教育文档)

数字电路与逻辑设计试题与答案(word版可编辑修改)编辑整理:尊敬的读者朋友们:这里是精品文档编辑中心,本文档内容是由我和我的同事精心编辑整理后发布的,发布之前我们对文中内容进行仔细校对,但是难免会有疏漏的地方,但是任然希望(数字电路与逻辑设计试题与答案(word版可编辑修改))的内容能够给您的工作和学习带来便利。

同时也真诚的希望收到您的建议和反馈,这将是我们进步的源泉,前进的动力。

本文可编辑可修改,如果觉得对您有帮助请收藏以便随时查阅,最后祝您生活愉快业绩进步,以下为数字电路与逻辑设计试题与答案(word版可编辑修改)的全部内容。

数字电路与逻辑设计(1)班级 学号 姓名 成绩一.单项选择题(每题1分,共10分)1.表示任意两位无符号十进制数需要( )二进制数.A .6B .7C .8D .92.余3码10001000对应的2421码为( )。

A .01010101 B.10000101 C 。

10111011 D.11101011 3.补码1.1000的真值是( )。

A . +1.0111B 。

-1。

0111 C. —0.1001 D. -0. 1000 4.标准或—与式是由( )构成的逻辑表达式。

A .与项相或 B. 最小项相或 C 。

最大项相与 D 。

或项相与 5。

根据反演规则,()()E DE C C A F ++⋅+=的反函数为( ).A. E )]E D (C C [A F ⋅++=B. E )E D (C C A F ⋅++= C 。

E )E D C C A (F ⋅++= D. E )(D A F ⋅++=E C C6.下列四种类型的逻辑门中,可以用( )实现三种基本运算。

A 。

与门 B. 或门 C. 非门 D. 与非门7. 将D 触发器改造成T 触发器,图1所示电路中的虚线框内应是( )。

图1A 。

或非门B 。

与非门 C. 异或门 D. 同或门8.实现两个四位二进制数相乘的组合电路,应有( )个输出函数.A . 8 B. 9 C. 10 D 。

数字电路与逻辑设计_课后答案__(邹红_著)_人民邮电出版社

数字电路与逻辑设计_课后答案__(邹红_著)_人民邮电出版社

1-1 将下列二进制数转换成等值的十进制数和十六进制数。

(1)(1101010.01)2 ;(2)(111010100.011)2 ;(3)(11.0101)2 ;(4)(0.00110101)2 ;解:二进制数按位权展开求和可得等值的十进制数;利用进制为2k数之间的特点可以直接将二进制数转换为等值的十六进制数。

(1)(1101010.01)2=1×26+1×25+1×23+1×21+1×2-2=(106.25)10=(6A.4)16(2)(111010100.011)2=1×28+1×27+1×26+1×24+1×22+1×2-2+1×2-3=(468.375)10=(1D4.6)16(3)(11.0101)2=1×21+1×20+1×2-2+1×2-4=(3.3125)10=(3.5)16(4)(0.00110101)2=1×2-3+1×2-4+1×2-6+1×2-8=(0.20703125)10=(0.35)161-2 将下列十进制数转换成等值的二进制数、八进制数和十六进制数。

要求二进制数保留小数点后4位有效数字。

(1)(378.25)10 ;(2)(194.5)10 ;(3)(56.7)10 ;(4)(27.6)10 ;解法1:先将十进制数转换成二进制数,再用进制为2k数之间的特点可以直接将二进制数转换为等值的八进制数和十六进制数。

(1)(378.25)10=(101111010.0100)2=(572.2)8=(17A.4)16(2)(194.5)10 =(11000010.1000)2=(302.4)8=(C2.8)16(3)(56.7)10 =(111000.1011)2=(70.54)8=(38.B )16(4)(27.6)10 =(11011.1001)2=(33.44)8=(1B.9)16解法2:直接由十进制数分别求二进制、八进制和十六进制数。

数字电路与逻辑设计习题及参考答案全套

数字电路与逻辑设计习题及参考答案全套

数字电路与逻辑设计习题及参考答案一、选择题1. 以下表达式中符合逻辑运算法则的是 D 。

A.C ·C=C 2B.1+1=10C.0<1D.A+1=12. 一位十六进制数可以用 C 位二进制数来表示。

A . 1B . 2C . 4D . 163. 当逻辑函数有n 个变量时,共有 D 个变量取值组合?A. nB. 2nC. n 2D. 2n4. 逻辑函数的表示方法中具有唯一性的是 A 。

A .真值表 B.表达式 C.逻辑图 D.状态图5. 在一个8位的存储单元中,能够存储的最大无符号整数是 D 。

A .(256)10B .(127)10C .(128)10D .(255)106.逻辑函数F=B A A ⊕⊕)( = A 。

A.BB.AC.B A ⊕D. B A ⊕7.求一个逻辑函数F 的对偶式,不可将F 中的 B 。

A .“·”换成“+”,“+”换成“·”B.原变量换成反变量,反变量换成原变量C.变量不变D.常数中“0”换成“1”,“1”换成“0”8.A+BC= C 。

A .A+B B.A+C C.(A+B )(A+C ) D.B+C9.在何种输入情况下,“与非”运算的结果是逻辑0。

DA .全部输入是0 B.任一输入是0 C.仅一输入是0 D.全部输入是110.在何种输入情况下,“或非”运算的结果是逻辑1。

AA .全部输入是0 B.全部输入是1 C.任一输入为0,其他输入为1 D.任一输入为111.十进制数25用8421BCD 码表示为 B 。

A .10 101B .0010 0101C .100101D .1010112.不与十进制数(53.5)10等值的数或代码为 C 。

A .(0101 0011.0101)8421BCDB .(35.8)16C .(110101.11)2D .(65.4)813.以下参数不是矩形脉冲信号的参数 D 。

A.周期B.占空比C.脉宽D.扫描期14.与八进制数(47.3)8等值的数为: BA. (100111.0101)2B.(27.6)16C.(27.3 )16D. (100111.101)215. 常用的BCD码有 D 。

数字电路与逻辑设计中国大学mooc课后章节答案期末考试题库2023年

数字电路与逻辑设计中国大学mooc课后章节答案期末考试题库2023年

数字电路与逻辑设计中国大学mooc课后章节答案期末考试题库2023年1.设计一个能存放8位二进制代码的寄存器,需要的触发器级数是( )。

参考答案:82.用3级触发器可以记忆的状态数是( )。

参考答案:83.基于74161,采用清零法设计模值为十二的计数器,则反馈状态【图片】是________。

参考答案:11004.基于74161,采用置零法设计模值为十二的计数器,则反馈状态【图片】是________。

参考答案:10115.若时序电路的状态转移图如下,则下列说法正确的是________。

【图片】参考答案:CP的频率是Q1的4倍6.用卡诺图对带约束项的逻辑函数进行化简时,以下说法正确的是____。

参考答案:卡诺圈中不可以全是无关项_无关项小方格可以当0格或者1格处理,具体应以化简结果最简为准7.标准与或式就是指函数的最小项表达式。

参考答案:正确8.下图所示电路的逻辑表达式为F=A。

【图片】参考答案:错误9.JKFF的激励信号序列为J=101100和K=010110,信号的变化均在相应时钟下降沿到来前完成,则触发器的输出序列为____。

参考答案:10100010.能完成两个1位二进制数相加,不考虑低位来的进位的器件称为______。

参考答案:半加器11.十进制数(7.5)10对应的二进制数是( )2。

参考答案:111.100012.在时钟有效沿作用下,下列说法正确的是________。

参考答案:边沿DFF具有2种功能13.同步计数器是指的计数器。

参考答案:各触发器时钟端连在一起,统一由系统时钟控制14.由4级触发器构成的寄存器可以存入位二进制代码。

参考答案:415.顺序脉冲信号发生器可以用环形计数器电路构成。

参考答案:正确16.电路如下图所示,下列说法正确的是________。

【图片】参考答案:模值为7的计数器_具备自启动性17.若用DFF设计11110000移存型序列信号发生器,则下列说法正确的是________。

人邮社数字电路逻辑设计习题答案

人邮社数字电路逻辑设计习题答案
9.将下列十进制数转换成二进制数、八进制数和十六进制数(精确
到二进制小数点后4位)。 答案:(1)(1000001)2
(2)(0.0100)2,
(3)(100001.0101)2 10.写出下列各数的原码、 答案:(1)原码=反码=补码=0.1011
(2)原码=1.1100, 反码=1.0011,补码=1.0100(3)原码=110110,反码=101001,补码=101010
7.按二进制运算法则计算下列各式。
答案:(1)110001(2)110.11(3)10000111(4)101 8.将下列二进制数转换成十进制数、八进制(2)(0.8281)10, (0.65)8,
(3)(23.25)10, (27.2)8,
5.采用余3码进行加法运算时,应如何对运算结果进行修正?为什
么?
答案:两个余3码表示的十进制数相加时,对运算结果修正的方 法是:如果有进位,则结果加3;如果无进位,则结果减3。为了解 决四位二进制运算高位产生的进位与一位十进制运算产生的进位之 间的差值。
6.奇偶检验码有哪些优点和不足? 答案:奇偶检验码的优点是编码简单,相应的编码电路和检测电 路也简单。缺点是只有检错能力,没有纠错能力,其次只能发现单错, 不能发现双错。
理和规则十分熟练时化简比较方便;缺点是没有固定的规律和步骤, 技巧性强,且通常难以判断化简结果是否达到了最简单。9.用卡诺图化简逻辑函数时,应如何画卡诺圈才能求得一个函数的 最简与—或表达式?
答案:注意两点: 第一,在覆盖所有1方格的前提下,卡诺圈的 个数应达到最少;第二,在满足合并规律的前提下,每个卡诺圈的大 小应达到最大。
11.已知[N]补=1.0110,求[N]原,[N]反和N。
答案:[N]原码=1.1010,[N]反码=1.0101,N= -0.1010

数字电路与逻辑设计课后习题答案蔡良伟(第三版)

数字电路与逻辑设计课后习题答案蔡良伟(第三版)
8时钟方程驱动方程特性方程状态方程2状态转换表3状态图4151列写方程时钟方程驱动方程状态方程2状态转换表3状态图4161列写方程时钟方程驱动方程状态方程2状态转换表3状态图4171状态转换表2卡诺图及驱动方程3电路图4181时钟方程2状态转换表3卡诺图及驱动方程4电路图4191时序图与时钟方程
数字电路答案
00011100 0011 11111001
111000011.111110012 = 111000011.111110010= 703.7628
703
76 2
703.762 8 = 7*8 2 + 0*8 1 + 3*8 0 + 7*8 - 1 + 6*8 - 2 + 2*8 - 3 = 451.972610
00 0 0 1 0 01 0 0 1 1 11 1 1 1 1 10 1 1 1 1
8
数字电路答案
A B C DF A B C DF 0 0 0 00 1 0 0 00 0 0 0 10 1 0 0 11 0 0 1 01 1 0 1 01 0 0 1 11 1 0 1 11 0 1 0 01 1 1 0 00 0 1 0 11 1 1 0 10 0 1 1 01 1 1 1 00 0 1 1 11 1 1 1 10
1
1
1
1
0
1
1
1
1
1
3
数字电路答案
(3) A B A B
A 0 0 1 1 左式=右式,得证。
(4) AB A B
A 0 0 1 1 左式=右式,得证。
(5) A BC A BC 1
A 0 0 0 0 1 1 1 1 左式=右式,得证。
(6) AB AB AB A B

数字电路逻辑设计课后答案

数字电路逻辑设计课后答案

《数字电路与逻辑设计》习题答案一、填空1.(51.625)10 = (110011.101 )2= (33.A )162.(110101.1011)2 =(35.B )163.(1997)10= (0100 1100 1100 1010)余3BCD= (0001 1001 1001 0111)8421BCD 4.(0110 1001 1000)8421BCD= (689)10(0110 1001 1000)余3BCD = (365)105.(BF.5)16= (1011 1111. 0101)26.16;67.4位8.除2取余法,乘2取余法9.1×2 3 +0×2 2 +1×2 1 +1×2 0 +0×2-1 +1×2-210.2 i ,N i11.奇校验码12.1,113.与、或、非14.逻辑式、真值表、逻辑图15.输出值“1”的对应最小项相加16.三进制及三进制以上进制的算术加,二进制算术加,逻辑加,模2加17.2 n18.相邻码组之间只有一位不同19.n个相领项20.开通,延迟,上升,t ON =t d +t r21.关闭,存储,下降,t OFF =t s +t f22.从负载流(灌)入反相器(或与非门),低23.从反相器(或与非门)流(拉)到负载,高24.与非门允许多大的噪声电压叠加到输入信号的高、低电平上,而不致破坏其正常逻辑状态,抗干扰能力越强25.最多可以带动10个同类型门电路。

26.t PHL ,t PLH ,(t PHL +t PLH)/227.短接,短接F 1 •F 2 ,线与28.“0”,“1”,“高阻”29.PMOS,NMOS,CMOS反相器,PMOS,NMOS,CMOS传输门30.V D+0.7V,-0.7V,极小,激增31.数字,模拟32.电路功耗低、抗干扰能力强、集成度高等33.V NL= V iL(max) -V oL(max)34.电路任一时刻的输出仅取决于该时刻的输入状态,而与电路前一时刻的状态无关35.只包含门电路(无存储元件)36.37.确定它的逻辑功能,并加以改进38.两数的本位加,不带低位的进位加,带进位加39.16个,低电平“0”,高电平“1”40.它们都有两个稳态,可以触发翻转,故具有记忆能力41.特性表、特性方程、波形图42.D、T'、T、RS、JK43.可以用CP控制其翻转时刻,同步触发器、主从触发器、边沿触发器,电平触发、主从触发、边沿触发44.主从、边沿触发器可以克服空翻,而同步触发器不能克服空翻45.两门之间因交叉耦合而产生的自锁作用46.RS=0,R、S不能同时为“1”47.0,148.可控制的计数,计数翻转,保持原状态49.下降,上升,150.边沿触发方式51.同步时序电路,异步时序电路52.触发器53.统计计数脉冲个数54.Q i-1 Q i-2‥‥‥Q 1 Q 0 ,Q n-1 Q n-2 ‥‥‥Q 1Q 055.暂存,平移56.串/并转换57.16μS58.波形变换、整形、脉冲鉴幅二、选择题:1. A D2. B C D3. A B4. D5. C6. A B D7. D.8. C9. B10. D11. B12. A.13. B14. A B三、化简下列各题1.用代数法化简下列函数为最简与或表达式(1)F=A B+B C+AC=B(A+C)+AC=B AC+AC=B+AC(2)F=C D+CD+C D+C D=(C D+C D)+(CD+C D)=C+C=1(3)F=AB C+AB+B C+AC=AB+B C+AC=AB+B C(4)F=A+CDAD=A+BCD+AD+B+B+B=A+B2.将下列函数式化为最小项表达式(1)F=AB+BC+AC=AB(C+C)+(A+A)BC+A(B+B)C =ABC+AB C+A BC+A B C(2)F=BCAB =AB+BC=AB(C+C)+(A+A)BC=ABC+AB C+A BC3.用代数法证明下列等式(1)左式=(A B+B)+(A CD+C)+D=A+B+A D+C+D=A +B +D +C +D=1(2)A ⊕0=A ·0+A ·1=A(3)A ⊕1=A ·1+A ·1 =A(4)A ⊕A =A ·A +A ·A=A +A =14.直接写出下列各函数的对偶式F',并用反演规则写出其反演式F(1)F'=(A +B )(B +C )(C +A D )F =(A +B )(B +C )(C +A D )(2)F'=A ·)+(E D C BF =A ·)+(E D C B5.用对偶规划求下列各式的对偶等式(1)左式的对偶式为(A +B )(A +C )(B +C +D )右式的对偶式为(A +B )(A +C )∴其对偶等式为:(A +B )(A +C )(B +C +D )=(A +B )(A +C )(根据对偶规则两式相等,则其对偶式也相等)(2)左式的F'1 =C B A ⋅⋅右式的F'2 =A +B +C其对偶等式为:C B A ⋅⋅=A +B +C6.试写出下列卡诺图的最小项表达式,并用卡诺图法求其最简与或式(1)最小项表达式F (A 、B 、C )=∑),,,,(54310 或F =A B C +A B C +A BC +A B C +A B C 最简与或式F =A C +B(2)最小项表达式F (A 、B 、C 、D )=),,,,,(1086420∑或F =A B C D +A B C D +A B C D +A BC D +A B C D +A B C D ;最简与或式F =B D +A D7.用卡诺图法化简下列函数为最简与或式(1)F =A B C +AD +D (B +C )+A C +A D =A +B C +D(2)10157φ32869)+(,(11,,,,,,,=A B+A C+B D+CD9.(1)错(2) 错(3) 对10.⋅⋅=+F⋅BCBAC1⋅B=C+⊕F⋅BCA2+⋅=3⋅⋅BCF⋅ACBA11.当控制信号BC=00时,输出是输入变量的反码。

数字电路与逻辑设计课后题答案

数字电路与逻辑设计课后题答案

驱动方程 J 1 K 1 Q3
J 2 K 2 Q1 Q Q , Q 1 2 K3 3 J 3
输出方程
Y Q3
5-1
Qn 1 Q Q Q Q Q Q J 1 K 1 Q3 3 1 3 1 3 1 状态方程: 1 n 1 K 2 Q1 Q2 Q1 Q2 Q1 Q2 Q1 Q2 J 2 Q Q , Q n 1 J3 K3 1 2 3 Q3 Q1 Q2 Q3 Q3 Q3 Q1 Q2 Q3
Z1 Y1 Y 0 Y1 Y 0 Z 2 Y1 Y 0 Y1 Y 0 Z 3 Y1 Y 0 Y1 Y 0 Z 4 Y1 Y 0 Y1 Y 0
注意:与输入无效情况 相,如何改进?
3-5 试画出用3线-8线译码器74LS138和门电路产生如下多输出 逻辑函数的逻辑图。
A0
n Q1 1 Q 2 n 1 Q 2 Q1 Q 2 Y Q 2 Q1
n 1 n 1 Q1 Q2 Y 0
状态转换图:
1 1 1 1
0
0
0
1
Q2Q1
A
Y
0
0
00
01
0 0
11
0 0
10
0 0
5-3 在图电路中,若两个移位寄存器中的原始数据分别为 A3A2A1A0=1001,B3B2B1B0=0011,试问经过4个CP信号 作用以后两个寄存器中的数据如何? 这个电路完成什么功能?
4-3 已知维持阻塞结构D触发器各输入端的电压波形如图所示, 试画出Q、 Q端对应的电压波形。
D:
Q: Q:
4-4 设图4.4中各触发器的初始状态皆为Q=0,试画出在CP 信号连续作用下各触发器输出端的电压波形。
  1. 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。

数字逻辑习题1.仅用NOR门来构造下面函数的逻辑网络:H=(XY)’Z’
2.仅用NAND门来构造下面的函数的逻辑网络:D=(A+B)B’
3.求出由下面逻辑网络产生的函数G的最简单形式
4.卡诺图化简:G(A,B,C,D)=Σm(2,3,4,7,8,14,15)
5. 卡诺图化简:G(A,B,C,D)=Σm(0,1,3,4,6,7,12,13,14)
6.卡诺图化简:G(A,B,C,D)=Σm(0,4,5,6,7,8,13,14,15)
7.卡诺图化简:G(A,B,C,D)=Σm(1,2,3,4,6,7,9,12,13)
8.采用一个组合电路来控制一个十进制的七段显示,此电路有4个输入,并提供用压缩十进制数表示的4位代码(0(d)=0000,……8(d)=1000,9(d)=1001)。

7个输出用来定义哪段激活,以显示给定的十进制数
(1)写出这个电路的真值表
(2)用sop形式表示真值表
(3)用pos形式表示真值表
(4)写出各段化简的表达式
7.时序电路分析
Q
Q
SET
CLR
D
X
Clock
Y
补充:。

相关文档
最新文档