集成触发器功能测试及转换

合集下载

实验四集成触发器和用SSI的设计同步时序电路-PPT文档资料

74LS74
2片
74LS00
1片
微动开关 4只
1台
74LS112 2片 74LS04 1片
器件引脚图
74LS112 双下降沿JK 触发器
1CP 1 1K 2 1J 3 1SD 4 1Q 5 1Q 6 2Q 7 GND 8
16 VCC 15 1RD 14 2RD
74LS112 13 2CP
12 2K 11 2J 10 2SD 9 2Q
实验四集成触发器和用SSI设计同步时序电路
一、实验目的
1.掌握触发器的原理、作用及调试方法； 2.学习简单时序逻辑电路的设计和调试方法。
二、预习要求
根据实验内容，设计出电路，并画出逻辑图，标出管脚。
三、实验原理
1.触发器
SD
S
J
1J
Q
CP
C1
K
1K
Q
RD
R
边沿JK触发器
Qn1JQnKQn
CP下降沿时刻有效
74LS74 双上升沿D 触发器
1RD 1 1D 2 1CP 3 1SD 4 1Q 5 1Q 6 GND 7
74LS74
14 VCC 13 2RD 12 2D 11 2CP 10 2SD 9 2Q 8 2Q
74LS04 六反相器
1A 1 1Y 2 2A 3 2Y 4 3A 5 3Y能测试。
按下表要求观察和记录Q与Q 的状态
表1
SD RD J K CP
Qn+1
Qn=0
Qn=1
1
1

1100 1101 21 1 1 0
31 1 1 1
2. 3人智力抢答电路
QA Q A
QB QB

实验五集成触发器

Qn=1 说明
且每次测试时都要将
0→1
触发器异步清零或置1。
0 0 1→0
按照右表测试并记录结果。
（c）将J、K触发器
0
接成 T’触发器。
CP接1kHz连续脉冲；
1
通过示波器双踪观察
CP和Q的波形，
1
画图并分析结果。
0→1
1 1→0
0 0→1
1→0
1
0→1
1→0
实验五触发器
4. 实验内容及要求
（2）测试双D触发器74LS74的逻辑功能。
Q
Q
1J C1 1K J CP K SD
74LSll2双JK触发器引脚排列及逻辑符号
实验五触发器
实验五触发器
（3）D触发器
可用作数字信号的寄存、移位寄存、分频和波形发生等。
Q n+1 = D
14 13 12 11 10 9 8
Vcc 2RD 2D CP SD 2Q 2Q
74LS74
Q
Q
C1 1D
（5）单脉冲发生器实验（选做）用74LS74双D型触发器，设计一个单发脉冲发生器的实验线路。要
求将频率为１Hz的信号脉冲和手控触发脉冲分别作为两个触发器的CP 脉冲输入。只要手控脉冲送出一个脉冲，该脉冲与手控触发脉冲的时间长短无关。
实验五触发器
试问：能实现单发脉冲输出的原理是什么?画出电路的输出时序波形图. 下图是用双JK触发器组成的单发脉冲发生器，以供设计时参考。
实验五触发器
3. 实验原理（1）基本RS触发器
Q & R
Q &
S
实验五触发器
（2）JK触发器
常用作缓冲存储器、移位寄存器和计数器。 Qn+1 = JQn + KQn

数电实验

Si Ai Bi Ci 1 Ai Bi Ci 1 Ai Bi Ci 1 Ai Bi Ci 1 Ci Ai Bi Ai Ci 1 Bi Ci 1
得 p78 图4 . 3. 6 ------太繁琐
教材p78图4.3.7 用异或门和与非门来实现全加运算。----自己推导公式----p78。
实验预习要求 1、复习有关计数器部分内容 2、绘出各实验内容的详细线路图 3、拟出各实验内容所需的测试记录表格 4、查手册，给出并熟悉实验所用各集成块的引脚排列图实验报告 1、画出实验线路图，记录、整理实验现象及实验所得的有关波形。对实验结果进行分析。 2、总结使用集成计数器的体会。
移位寄存器及其应用
(5)平均传输延迟时间tpd ：是衡量门电路开关速度的参数，它是指输出波形边沿的0.5Um至输入波形对应边沿0.5Um点的时间间隔。
tpd
1 tpd (tpdL tpdH ) 2
T 6
实验五：组合逻辑电路的设计与测试
一、实验目的掌握组合逻辑电路的设计与测试方法
二、实验内容 1、设计用与非门及用异或门、与门组成的半加器电路。要求按本文所述的设计步骤进行，直到测试电路逻辑功能符合设计要求为止。 2、设计一个一位全加器，要求用异或门、与门、或门组成。 3、设计一位全加器，要求用与或非门实现。 4、设计一个对两个两位无符号的二进制数进行比较的电路；根据第一个数是否大于、等于、小于第二个数，使相应的三个输出端中的一个输出为“1”，要求用与门、与非门及或非门实现。
实验预习要求 1、根据实验任务要求设计组合电路，并根据所给的标准器件画出逻辑图。 2、如何用最简单的方法验证“与或非”门的逻辑功能是否完好？ 3、“与或非”门中，当某一组与端不用时，应作如何处理？

数电实验内容1-6

实验1 实验仪器的使用及集成门电路逻辑功能的测试一、实验目的1．掌握数字逻辑实验箱、示波器的结构、基本功能和使用方法 2．掌握TTL 集成电路的使用规则与逻辑功能的测试方法二、实验仪器及器件1．实验仪器：数字实验台、双踪示波器、万用表2．实验器件：74LS00一片、74LS20一片、74LS86一片、导线若干三、实验内容1．DZX-1型数字电路实验台功能实验（1）利用实验台自带的数字电压/电流表测量实验台的直流电源、16位逻辑电平输出/输入（数据开关）的输出电压。

（2）将8段阴极与阳极数码显示输入开关分别与16位逻辑电平输出连接，手动拨动电平开关，观察数码显示，并将数码显示屏上的数字对应的各输入端的电平值记录下来。

2．VP-5566D 双踪示波器实验（1）测量示波器方波校准信号将示波器的标准方波经探头接至X 端，观察并记录波形的纵向、横向占的方格数，并计算周期、频率、幅度。

（2）显示双踪波形利用实验台上的函数信号发生器产生频率为KHz 的连续脉冲并接至示波器X 端，示波器的标准方波接至Y 端，观察并记录两波形。

3．测试与非门的逻辑功能（1）将74LS20（4输入2与非门）中某个与非门的输入端分别接至四个逻辑开关，输出端Y 接发光二极管，改变输入状态的电平，观察并记录，列出真值表，并写出Y 的表达式。

a b c d e f g ha b c d af be f g hg e c d(a) 外形图(b) 共阴极(c) 共阳极+V CCa b c d e f g hA 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1B 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1C 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1D 0 0 0 0 0 0 0 0 1 1 1 1 1 1 11 Y（2）将引脚1接1KHz 连续脉冲Vi （即接脉冲信号发生器Q12端口），引脚2接逻辑电平输出，引脚4、5接逻辑电平“1”，用示波器双踪显示并记录引脚1和引脚6端的波形Vi 和V o 如下图示（标出电平的幅度值）。

第4章集触发器学习指导

例4.10电路如图4.10所示，的电路是哪一些电路。
图4.10
解：对(a)电路，因为是D触发器，所以有
对(b)电路，因为是RS触发器,所以有
对(c)电路，因为是T触发器,
对(d)电路，因为是JK触发器,
因此，能实现的电路是（b）和（d）两个电路。
知识点：复位端的作用。
例4.11由下降沿JK触发器组成的电路及其CP、J端输入波形如图4.11 所示，试画出Q端的波形(设初态为0)。
＝1，＝0是一个稳定状态，称为1态；＝0，＝1是另一个稳定状态，称为0态；
其他情况如＝＝0或＝＝1，不满足互补的条件，称之为不定状态，它既不能算作0态，也不能算作1态。
2、在适当的输入信号作用下，触发器能从原来所处的一个稳态翻转成另一个稳态。
3、在输入信号取消后，能够将得到的新状态保存下来，即记忆住这一状态。
二、重点难点
本章主要内容包括：
（1）基本触发器的电路组成和工作原理。
（2）RS触发器、JK触发器、D触发器、T和T’触发器的逻辑功能以及触发器的描述方法：逻辑功能表、特性方程、驱动（激励）表、状态转移图（表）和时序（波形）图。
重点需要掌握的内容在于各类触发器的逻辑功能和逻辑功能描述方法；各种触发方式的特点、脉冲工作特性。
1．画出图P4.1所示由与非门组成的基本RS触发器输出端、的电压波形，输入端、的电压波形如图中所示。
图P4.1
2．试分析图P4.2所示电路的逻辑功能，列出真值表写出逻辑函数式。
图P4.2
3．若主从结构JK触发器CP、、、J、K端的电压波形如图P4.3所示，试画出Q、端对应的电压波形。
图P4.3
10．下列触发器中，没有约束条件的是。

实验六触发器

实验六触发器一、实验目的1. 学习触发器逻辑功能的测试方法。

2. 熟悉基本RS触发器的组成、工作原理和性能。

3. 熟悉集成JK触发器和D触发器的逻辑功能及触发方式。

二、实验原理触发器具有两个稳定状态，用以表示逻辑状态“1”和逻辑状态“0”，在一定的外界信号作用下，可以从一个稳定状态翻转到另一个稳定状态，它是一个具有记忆功能的二进制信息存储器件，是构成各种时序电路的最基本的逻辑单元。

1.基本RS触发器基本RS触发器是一种无时钟控制的低电平直接触发的触发器。

它具有置“0”、置“1”和“保持”三种功能。

通常S端为置“1”端，因为S=0时触发器被置“1”；R为置“0”端，因为R=0时触发器被置“0”；当S=R=1时，状态保持。

基本RS触发器可以用两个“与非门”（如图6-1）或两个“或非门”组成。

2.JK触发器在输入信号为双端输入的情况下，JK触发器是功能完善、使用灵活和通用性较强的一Q+K Q n，J和K是数据输入端，是触发器状态更新的种触发器。

其状态方程为：Q n+1=J n依据，若J、K有两个或两个以上输入端时，组成“与”的关系。

Q与Q为两个互补输出端，通常把Q=0、Q=1的状态规定为触发器的“0”状态；而把Q=1、Q=0规定为“1”状态。

JK触发器输出状态的更新发生在CP脉冲的下降沿。

JK触发器通常被用作缓冲存储器、移位寄存器和计数器等。

3.D触发器在输入信号为单端输入的情况下，D触发器用起来比较方便。

它的状态方程为：Q n+1＝D n，其输出状态的更新发生在CP脉冲的上升沿，所以又称为上升沿触发的边沿触发器。

触发器的状态只取决于时钟到来前D端的状态，D触发器可用作数字信号的寄存、移位寄存、分频和波形发生等。

4.触发器间的转换在集成触发器中，每一种触发器都有自己固定的逻辑功能。

我们可以利用转换的方法获得具有其它功能的触发器。

例如将JK触发器转换成T和Tˊ触发器，也可将JK触发器转换成D触发器。

三、实验仪器及器件1. DS1052E型示波器2. EL-ELL-Ⅳ型数字电路实验系统3. 器件：集成电路芯片74LS00 74LS112 74LS74四、实验内容及步骤1.基本RS 触发器的逻辑功能测试在实验仪上选用74LS00，按图6-1连接实验电路，即为基本RS 触发器。

数字逻辑实验指导书(multisim)

实验一集成电路的逻辑功能测试一、实验目的1、掌握Multisim软件的使用方法。

2、掌握集成逻辑门的逻辑功能。

3、掌握集成与非门的测试方法。

二、实验原理TTL集成电路的输入端和输出端均为三极管结构，所以称作三极管、三极管逻辑电路（Transistor -Transistor Logic ）简称TTL电路。

54 系列的TTL电路和74 系列的TTL电路具有完全相同的电路结构和电气性能参数。

所不同的是54 系列比74 系列的工作温度范围更宽，电源允许的范围也更大。

74 系列的工作环境温度规定为0—700C，电源电压工作范围为5V±5%V，而54 系列工作环境温度规定为-55—±1250C，电源电压工作范围为5V±10%V。

54H 与74H,54S 与74S 以及54LS 与74LS 系列的区别也仅在于工作环境温度与电源电压工作范围不同，就像54 系列和74 系列的区别那样。

在不同系列的TTL 器件中，只要器件型号的后几位数码一样，则它们的逻辑功能、外形尺寸、引脚排列就完全相同。

TTL 集成电路由于工作速度高、输出幅度较大、种类多、不易损坏而使用较广，特别对我们进行实验论证，选用TTL 电路比较合适。

因此，本实训教材大多采用74LS(或74)系列TTL 集成电路，它的电源电压工作范围为5V±5%V，逻辑高电平为“1”时≥2.4V，低电平为“0”时≤0.4V。

它们的逻辑表达式分别为：图1.1 分别是本次实验所用基本逻辑门电路的逻辑符号图。

图1.1 TTL 基本逻辑门电路与门的逻辑功能为“有0 则0，全1 则1”；或门的逻辑功能为“有1则1，全0 则0”；非门的逻辑功能为输出与输入相反；与非门的逻辑功能为“有0 则1，全1 则0”；或非门的逻辑功能为“有1 则0，全0 则1”；异或门的逻辑功能为“不同则1，相同则0”。

三、实验设备1、硬件：计算机2、软件：Multisim四、实验内容及实验步骤1、基本集成门逻辑电路测试（1）测试与门逻辑功能74LS08是四个2输入端与门集成电路（见附录1），请按下图搭建电路，再检测与门的逻辑功能，结果填入下表中。

触发器之间的相互转换

二、触发器之间的相互转换
将JK触发器转化为T、D触发器，很简单，大家都会，那如何将T转换为JK、D触发器及如何将D转换为JK、T触发器呢？
D JK
已有 Qn+1 = D 欲得
因此，令 D J Qn KQn
J K
Qn+1 = JQn + KQn J Qn K Qn
1D Q CP C1 Q
测试方法及步骤：
1.R、S端和J、K端分别接逻辑开关Ki; 2.CP1接P端，加单次负脉冲，Q1端接电平显示器L。 3.先验证RS的置位、复位功能(填入表1)。 4.R=S=1时，改变J、K组态，记录输出端的状态。填入记录表，验证功
能（填入表二）。
5.将JK触发器的J、K端连着一起，构成T触发器。在CP端输入1KHz连续脉冲，观察Q的变化，用双踪示波器观察CP、Q的波形，注意相位关系，描绘之。
下面将介绍四种常用的计数制。
1、十进制计数制对于十进制数，基数X=10，其整数位权值由右向左依次为个、十、
百、千、...而小数位由左向右依次为十分之一、百分之一、...很容易被识别。例：
2、二进制计数制
对于二进制数，基数X=2，其整数位权值依次为的权值为，
，小数位
例：
2．真值表 3.特征方程
Qn1 D
真值表
【任务实施】
测试内容一：
RS触发器功能测试：
测试方法及步骤：
1.用74LS00组成RS触发器； 2.R、S端分别接逻辑开关K, Q 端接逻辑电平显示端L1,L2。 3.测试结果填入记录表即可。
测试内容二：
JK触发器74LS112功能测试
表一

multisim实验四实验报告

multisim实验四实验报告仲恺农业⼯程学院实验报告纸__⾃动化学院_（院、系）__⼯业⾃动化__专业__144_班_电⼦线路计算机仿真课程实验四：触发器及其应⽤仿真实验⼀、实验⽬的1.掌握集成JK触发器和D触发器的逻辑功能及其使⽤⽅法。

2.熟悉触发器之间相互转换的设计⽅法。

3.熟悉Multisim中逻辑分析仪的使⽤⽅法。

⼆、实验设备PC机、Multisim仿真软件。

三、实验内容1.双JK触发器74LS112逻辑功能测试（1）创建电路创建如下图所⽰电路，并设置电路参数。

图4-1 74LS112逻辑功能测试（2）仿真测试①J1和J5分别74LS112的异步复位端输⼊，J2和J4分别为J、K数据端输⼊，J3为时钟端输⼊，X1和X2指⽰74LS112的输出端Q和Q_的状态。

②异步置位和异步复位功能测试。

闭合仿真开关拨动J1为“0”、J5为“1”，其他开关⽆论为何值，则74LS112被异步置“1”，指⽰灯X1亮，X2灭。

理解异步置位的功能。

拨动J1为“1”、J5为“0”，其他开关⽆论为何值，则74LS112被异步清“0”，指⽰灯X1灭，X2灭，理解异步复位的功能。

③74LS112逻辑功能测试⾸先拨动J1和J5，设定触发器的初态。

接着，拨动J1和J5均为“1”，使74LS112处于触发器⼯作状态。

然后，拨动J2-J4，观察指⽰灯X1和X2亮灭的变化，尤其注意观察指⽰灯令亮灭变化发⽣的时刻，即J3由“1”到“0”变化的时刻，从⽽掌握下降沿触发的集成边沿JK触发器的逻辑功能。

如下图所⽰：图4-2 JK触发器逻辑功能测试设定触发器的初态为Q = 1。

将J2置1后，再将J3置1，可以观察到此时触发器状态并⽆改变。

将J3清0，观察到输出Q = 1。

同样的，将J2清0，同时将J4置1，在J3由1->0的时刻，可以观察到Q = 0。

2.JK触发器构成T触发器（1）创建电路创建如图所⽰电路，并设置电路参数。

图4-3 74LS112构成T触发器（2）仿真测试①闭合仿真开关。

计算机《电工电子技术基础》课程标准

电工电子技术基础课程标准课程名称：电工电子技术基础适用专业：三年制中职计算机应用专业维修方向学生一、前言1、课程性质本课程是中等职业学校计算机应用专业维修方向的主干课程。

其任务是使学生掌握从事电子电器应用与维修工作所必需的电子基本工艺和基本技能，初步形成解决实际问题的能力，为学习其他专业知识和职业技能打下基础。

2、课程的设计思路本课程设计思路为：以就业为导向，重视实际动手和理论相结合教学，参照行业专家提出的“计算机硬件维修”技能教学的建议，设定本课程的工作任务、课程内容、教学要求、活动设计和课时分配，以“计算机硬件维修”所涉及到的电工、电子的相关基础知识和典型电子电路为目标设定课程标准。

内容以面向全体，适度提高为基本原则。

二、课程目标学习并掌握关于电工电子技术基础课程的基本知识和应用实例，启迪思维模式，联系实际应用，建立科学的、辨证的思维方法，掌握解决有电工电子技术方面问题的分析方法，给予学生有益的启发，拓展学生的眼界。

（一）知识目标：使学生会观察、分析与解释电的基本现象，理解电路和磁路的基本概念、基本定律和基本分析方法，了解其在生产生活中的实际应用；会使用常用电工电子工具与仪器仪表；能识别与检测常用电工电子元件，理解半导体元器件和低压控制电器的结构、特性及应用；能处理电工电子技术实验与实训中的简单故障；掌握电工电子技能实训的安全操作规范。

（二）职业技能目标：结合生产生活实际，了解电工电子技术的认知方法，培养学习兴趣，形成正确的学习方法，有一定的自主学习能力。

能熟练使用常用的电器仪表，能阅读和分析简单的电路原理图及设备的方框图。

（三）职业素养目标：通过参加电工电子实践活动，培养运用电工电子技术知识和工程应用方法，解决生产生活中相关实际电工电子问题的能力；强化安全生产、节能环保和产品质量等职业意识，养成良好的工作方法、工作作风和职业道德、爱岗敬业精神及科学的工作态度。

对学生进行科学思想、科学精神、科学方法和科学态度的教育，提高学生的科学素养。

实验一基本门电路的逻辑功能测试

实验一基本门电路的逻辑功能测试一、实验目的1、测试与门、或门、非门、与非门、或非门与异或门的逻辑功能。

2、了解测试的方法与测试的原理。

二、实验原理实验中用到的基本门电路的符号为：在要测试芯片的输入端用逻辑电平输出单元输入高低电平，然后使用逻辑电平显示单元显示其逻辑功能。

三、实验设备与器件1、数字逻辑电路实验箱。

2、数字逻辑电路实验箱扩展板。

3、相应74LS系列芯片若干。

四、实验内容测试TTL门电路的逻辑功能：a）测试74LS08（与门）的逻辑功能。

b）测试74LS32（或门）的逻辑功能。

c）测试74LS04（非门）的逻辑功能。

d）测试74LS00（与非门）的逻辑功能。

e）测试74LS02（或非门）的逻辑功能。

f）测试74LS86（异或门）的逻辑功能。

五、实验步骤1、按照芯片的管脚分布图接线（注意高低电平的输入和高低电平的显示）。

2、测试各个芯片的逻辑功能六、实验报告要求1.画好各门电路的真值表表格，将实验结果填写到表中。

2.根据实验结果，写出各逻辑门的逻辑表达式，并判断逻辑门的好坏。

实验二编码器及其应用一、实验目的1.掌握一种门电路组成编码器的方法。

2.掌握8 -3线优先编码器74LS148，10 -4线优先编码器74LS147的功能。

二、实验原理1、8-3线优先编码器74LS148编码器74LS148的作用是将输入I0～I78个状态分别编成二进制码输出，它的功能表见表6-2，它的逻辑图见图6-2。

它有8个输入端，3个二进制码输出端，输入使能端EI，输出使能端7至I0递减。

输入输出EI 0 1 2 3 4 5 6 7 A2A1A0GS EOH ××××××××H H H H HL H H H H H H H H H H H H LL ×××××××L L L L L HL ××××××L H L L H L HL ×××××L H H L H L L HL ××××L H H H L H H L HL ×××L H H H H H L L L HL ××L H H H H H H L H L HL ×L H H H H H H H H L L HL L H H H H H H H H H H L H3、10-4线优先编码器74LS14774LS147的输出为8421BCD码，它的逻辑图见图6-3，其功能表为：输入输出5 6 7 8 9 D C B A GS1 2 34H H H H H H H H H H H H H 0××××××××L L H H L 1×××××××L H L H H H 1××××××L H H H L L L 1×××××L H H H H L L H 1××××L H H H H H L H L 1×××L H H H H H H L H H 1××L H H H H H H H H L L 1×L H H H H H H H H H L H 1L H H H H H H H H H H H L 174LS147逻辑图三、实验设备与器材1、数字逻辑电路实验箱。

电子线路基础数字电路实验5 触发器

实验五触发器一、实验目的1. 掌握基本RS触发器、JK触发器、D触发器和T触发器的逻辑功能。

.2. 熟悉各类触发器之间逻辑功能的相互转换方法。

二、实验原理触发器是具有记忆功能的二进制信息存贮器件，是时序逻辑电路的基本单元之一。

触发器按逻辑功能可分RS、JK、D、T触发器；按电路触发方式可分为主从型触发器和边沿型触发器两大类。

图8—1所示电路由两个“与非”门交叉耦合而成的基本RS触发器，它是无时钟控制低电平直接触发的触发器，有直接置位、复位的功能，是组成各种功能触发器的最基本单元。

基本RS触发器也可以用两个“或非”门组成，它是高电平直接触发的触发器。

图8—1 图8—2JK触发器是一种逻辑功能完善，通用性强的集成触发器，在结构上可分为主从型JK触发器和边沿型JK触发器，在产品中应用较多的是下降边沿触发的边沿型JK触发器。

JK触发器的逻辑符号如图8—2所示。

它有三种不同功能的输入端，第一种是直接置位、复位输入端，用和表示。

在S=0，R=1或R=0，S=1时，触发器将不受其它输入端状态影响，使触发器强迫置“1”(或置“0”)，当不强迫置“1”(或置“0”)时，S、R都应置高电平。

第二种是时钟脉冲输入端，用来控制触发器触发翻转(或称作状态更新)，用CP表示(在国家标准符号中称作控制输入端，用C表示)，逻辑符号中CP端处若有小园圈，则表示触发器在时钟脉冲下降沿(或负边沿)发生翻转，若无小园圈，则表示触发器在时钟脉冲上升沿(或正边沿)发生翻转。

第三种是数据输入端，它是触发器状态更新的依据，用J、K表示。

JK触发器的状态方程为本实验采用74LS112型双JK 触发器，是下降边沿触发的边沿触发器，引脚排列如图8—3所示。

表8—1为其功能表。

图8—3 图8—4D 触发器是另一种使用广泛的触发器，它的基本结构多为维阻型。

D 触发器的逻辑符号如图8—4所示。

D 触发器是在CP 脉冲上升沿触发翻转，触发器的状态取决于CP 脉冲到来之前D 端的状态，状态方程为Q n+1 =D注: × −− 任意态; ↓ −− 高到低电平跳变注: ↑ −− 低到高电平跳变 Q n (Q n ) −− 现态; −− 次态 ϕ −− 不定态本实验采用74LS74型双D 触发器, 是上升边沿触发的边沿触发器, 引脚排列如图8—5所示。

同步计数器的设计实验报告

同步计数器的设计实验报告同步计数器的设计实验报告篇一：实验六同步计数器的设计实验报告实验六同步计数器的设计学号：姓名：一、实验目的和要求1．熟悉JK触发器的逻辑功能。

2．掌握用JK触发器设计同步计数器。

二、实验仪器及器件三、实验预习1、复习时序逻辑电路设计方法。

⑴逻辑抽象，得出电路的状态转换图或状态转换表①分析给定的逻辑问题，确定输入变量、输出变量以及电路的状态数。

通常都是取原因（或条件）作为输入逻辑变量，取结果作输出逻辑变量。

②定义输入、输出逻辑状态和每个电路状态的含意，并将电路状态顺序编号。

③按照题意列出电路的状态转换表或画出电路的状态转换图。

通过以上步骤将给定的逻辑问题抽象成时序逻辑函数。

⑵状态化简①等价状态：在相同的输入下有相同的输出，并且转换到同一次态的两个状态。

②合并等价状态，使电路的状态数最少。

⑶状态分配①确定触发器的数目n。

因为n个触发器共有2n种状态组合，所以为获得时序电路所需的M个状态，必须取2n1＜M2n②给每个电路状态规定对应的触发器状态组合。

⑷选定触发器类型，求出电路的状态方程、驱动方程和输出方程①根据器件的供应情况与系统中触发器种类尽量少的原则谨慎选择使用的触发器类型。

②根据状态转换图（或状态转换表）和选定的状态编码、触发器的类型，即可写出电路的状态方程、驱动方程和输出方程。

⑸根据得到的方程式画出逻辑图⑹检查设计的电路能否自启动①电路开始工作时通过预置数将电路设置成有效状态的一种。

②通过修改逻辑设计加以解决。

⑺设计步骤简图图3 设计步骤简图2、按实验内容设计逻辑电路画出逻辑图。

设计思路详情见第六部分。

电路图如下：四、实验原理1．计数器的工作原理递增计数器----每来一个CP，触发器的组成状态按二进制代码规律增加。

递减计数器-----按二进制代码规律减少。

双向计数器-----可增可减，由控制端来决定。

2．集成J-K触发器74LS73⑴符号：图1 J-K触发器符号⑵功能：表1 J-K触发器功能表⑶状态转换图：图2 J-K触发器状态转换图⑷特性方程：Qn1JQnKQn⑸注意事项：①在J-K触发器中，凡是要求接“1”的，一定要接高电平（例如5V），否则会出现错误的翻转。

数字电子技术实验教(学)案

湖南工学院教案用纸p.1 实验1 基本门电路逻辑功能测试(验证性实验)一、实验目的1.熟悉基本门电路图形符号与功能；2.掌握门电路的使用与功能测试方法；3.熟悉实验室数字电路实验设备的结构、功能与使用。

二、实验设备与器材双列直插集成电路插座，逻辑电平开关，LED发光显示器，74LS00，74LS20，74LS86，导线三、实验电路与说明门电路是最简单、最基本的数字集成电路，也是构成任何复杂组合电路和时序电路的基本单元。

常见基本集门电路包括与门、或门、与非门、非门、异或门、同或门等，它们相应的图形符号与逻辑功能参见教材P.176, Fig.6.1。

根据器件工艺，基本门电路有TTL门电路和CMOS门电路之分。

TTL门电路工作速度快，不易损坏，CMOS门电路输出幅度大，集成度高，抗干扰能力强。

1. 74LS00—四2输入与非门功能与引脚：2. 74LS20—双4输入与非门功能与引脚：3. 74LS86—四2输入异或门功能与引脚：四、实验内容与步骤1. 74LS00功能测试：①74LS00插入IC插座；②输入接逻辑电平开关；③输出接LED显示器；④接电源；⑤拔动开关进行测试，结果记入自拟表格。

2. 74LS20功能测试：实验过程与74LS00功能测试类似。

3. 74LS86功能测试：实验过程与74LS00功能测试类似。

4. 用74LS00构成半加器并测试其功能：①根据半加器功能：S A B=，用74LS00设计一个半加器电路；=⊕，C AB②根据所设计电路进行实验接线；③电路输入接逻辑电平开关，输出接LED显示器；④通电源测试半加器功能，结果记入自拟表格。

5. 用74LS86和74LS00构成半加器并测试其功能：实验过程与以上半加器功能测试类似。

五、实验报告要求1. 内容必须包括实验名称、目的要求、实验电路及设计步骤、实验结果记录与分析、实验总结与体会等。

2.在报告中回答以下思考题：①如何判断逻辑门电路功能是否正常？②如何处理与非门的多余输入端？实验2 组合逻辑电路的设计与调试(设计性综合实验)一、实验目的1.熟悉编码器、译码器、数据选择器等MSI 的功能与使用；2.进一步掌握组合电路的设计与测试方法；3.学会用MSI 实现简单逻辑函数。

数电教案

《数字电子技术》教案将十进制数(107.625)10转换成二进制数。

解：（1）整数部分转换所以，(107)10=(K6 K5 K4 K3 K2 K1 K0)2=(1101011)2（2）小数部分转换0.625×2=1.250 整数部分=1=K-10.25×2=0.50 整数部分=0=K-20.50×2=1.00 整数部分=1= K-3所以,(0.625)10=(K-1K-2K-3)2=(101)2由此可得十进制数(107.625)10对应的二进制数为(107.625)10＝(1101011.101)23、R进制↔二进制之间的转换（1）二进制→八进制：以小数点为基准，整数向前，小数向后，3位一组，不足补0，按权计算。

将二进制数(11100101.11101011)2转换成八进制数。

(11100101.11101011)2＝(345.726)8（2）二进制→十六进制：以小数点为基准，整数向前，小数向后，4位一组，不足补0，按权计算。

将二进制数(10011111011.111011)2转换成十六进制数。

(10011111011.111011)2＝(4FB.EC)16（3）八进制→二进制：将每一位八进制数用3位2进制代替。

将八进制数(745.361)8转换成二进制数。

(745.361)8＝(111100101.011110001)2（4）十六进制→二进制：将每一位八进制数用4位2进制代替。

4、八进制→十六进制：以二进制为桥梁，进行转换。

(3BE5.97D)16＝(11101111100101.100101111101)2思考题：在十-二进制转换中，整数部分和小数部分转换方法有何不同？《数字电子技术》教案《数字电子技术》教案《数字电子技术》教案《数字电子技术》教案《数字电子技术》教案《数字电子技术》教案《数字电子技术》教案《数字电子技术》教案《数字电子技术》教案《数字电子技术》教案《数字电子技术》教案《数字电子技术》教案《数字电子技术》教案《数字电子技术》教案《数字电子技术》教案《数字电子技术》教案《数字电子技术》教案《数字电子技术》教案。

数字电子技术实验教案

常见基本集门电路包括与门、或门、与非门、非门、异或门、同或门等，它们相应的图形符号与逻辑功能参见教材P.176, Fig.6.1。

根据器件工艺，基本门电路有TTL门电路和CMOS门电路之分。

TTL门电路工作速度快，不易损坏，CMOS门电路输出幅度大，集成度高，抗干扰能力强。

2. 74LS20功能测试：实验过程与74LS00功能测试类似。

3. 74LS86功能测试：实验过程与74LS00功能测试类似。

5. 用74LS86和74LS00构成半加器并测试其功能：实验过程与以上半加器功能测试类似。

五、实验报告要求1. 内容必须包括实验名称、目的要求、实验电路及设计步骤、实验结果记录与分析、实验总结与体会等。

2.在报告中回答以下思考题：①如何判断逻辑门电路功能是否正常？②如何处理与非门的多余输入端？湖南工学院教案用纸p.2实验2 组合逻辑电路的设计与调试(设计性综合实验)一、实验目的1.熟悉编码器、译码器、数据选择器等MSI的功能与使用；2.进一步掌握组合电路的设计与测试方法；3.学会用MSI实现简单逻辑函数。

电工学电子技术实验讲义.doc

实验一、集成运算放大器的基本应用一、实验目的1. 研究用集成运算放大器组成的比例求和电路的特点及性能。

2. 了解运算放大器在实际应用时应考虑的一些问题。

二、预习要求1. 复习集成运放线性应用部分内容，并根据实验电路参数计算各电路输出电压的理论值。

2. 在反相加法器中，如和均采用直流信号，并选定= －1 V ，当考虑到运算放大器的最大1i u 2i u 2i u 输出幅度（±12 V ）时，则的大小不应超过多少伏？1i u 3. 为了不损坏集成块，实验中应注意什么问题？三、实验原理集成运算放大器是一种具有高电压放大倍数的直接耦合多级放大电路。

当外部接入不同的线性或非线性元器件组成输入和负反馈电路时，可以灵活地实现各种特定的函数关系。

在线性应用方面，可组成比例、加法、减法、积分、微分和对数等模拟运算电路。

1.理想运算放大器特性在大多数情况下，将运放视为理想运放，就是将运放的各项技术指标理想化。

满足下列条件的运算放大器称为理想运放：开环电压增益；∞=Vd A 输入阻抗；∞=i R 输出阻抗；0=o R 带宽；∞=BW f 失调与漂移均为零等。

失调与漂移均为零等。

理想运放在线性应用时的两个重要特性：（1）输出电压与输入电压之间满足关系式o U)(-+-=U U A U Vd o 由于，而为有限值，因此，。

即，称为“虚短”。

∞=Vd A o U V U U 0≈--+-+≈U U （2）由于，故流进运放两个输入端的电流可视为零，即，称为“虚断”。

这∞=i R 0==-+i i 说明运放对其前级吸取电流极小。

上述两个特性是分析理想运放应用电路的基本原则，可简化运放电路的计算。

在应用集成运算放大器时，需要知道它的几个引脚的用途。

图4-0所示的是µA470集成运算放大器的外形、引脚和符号图，它有双列直插式[ 图4-0（a ）]和圆壳式两种封装。

这种运算放大器需要与外电路相接的是通过7个引脚引出的。

电子技术实验与Multisim 12仿真实验3.5 触发器及其应用

1．测试基本RS触发器的逻辑功能 2．测试双JK触发器74LS112逻辑功能 3．测试双D触发器74LS74的逻辑功能 4．双向时钟脉冲电路
VCC 5V
4
~1PR
3 1J
1Q 5
1 1CLK
2 1K
~1Q 6
~1CLR
15
74LS112D
74LS00D 74LS00D
XLA1
1
CPA
74LS04D CPB
74LS04D
F
CQT
图3-47 双向时钟脉冲仿真电路图
图3-48 双向时钟脉冲仿真波形图
实验3.5 触发器及其应用
五、实验室操作实验内容
实验3.5 触发器及其应用
三、实验原理
Q* JQ KQ
图3-37 基本RS触发器
图3-38 74LS112双JK触发器引脚排列及逻辑符号
实验3.5 触发器及其应用
三、实验原理
图3-39 74LS74的引脚排列及逻辑符号
实验3.5 触发器及其应用
三、实验原理
图3-40 JK触发器转换为T、T' 触发器 a) T触发器 b) T' 触发器
实验3.5 触发器及其应用
一、实验目的
1．掌握基本RS、JK、D等触发器的逻辑功能的测试方法。 2．掌握集成触发器之间的转换使用方法。
实验3.5 触发器及其应用
二、实验设备及材料
1．装有Multisim 12的计算机。 2．数字电路实验箱。 3．数字万用表。 4．双通道示波器。 5．74LS112、74LS74、74LS00。
图3-43 JK触发器组成的双相时钟脉冲电路
图3-41 D触发器转成T'触发器
图3-42 JK触发器转成D触发器