数字电子实验8

合集下载

数字电子技术基础实验-8选1数据选择器74LS151

8选1数据选择器74LS151简介74LS151是一种典型的集成电路数据选择器，为互补输出的8选1数据选择器，它有3个地址输入端CBA，可选择D0～D7 ８个数据源，具有两个互补输出端，同相输出端Ｙ和反相输出端Ｗ。

74LS151引脚图选择控制端（地址端）为C～A，按二进制译码，从8个输入数据D0～D7中，选择一个需要的数据送到输出端Y，G为使能端，低电平有效。

（1）使能端G＝1时，不论C～A状态如何，均无输出（Y＝0，W＝1），多路开关被禁止。

（2）使能端G＝0时，多路开关正常工作，根据地址码C、B、A的状态选择D0～D7中某一个通道的数据输送到输出端Y。

如：CBA＝000，则选择D0数据到输出端，即Y＝D0。

如：CBA＝001，则选择D1数据到输出端,即Y＝D1，其余类推。

74LS151功能表数据选择器的应用数据选择器除实现有选择的传送数据外，还有其他用途，下面介绍几种典型应用。

（1）逻辑函数产生器从74LS151的逻辑图可以看出，当使能端G=0时，Y是C、B、A和输入数据D0～D7的与或函数。

式中mi是C、B、A构成的最小项。

显然。

当Di＝１时，其对应的最小项mi在与或表达式中出现，当Di＝0时，对应的最小项就不出现。

利用这一点，不难实现组合逻辑函数。

已知逻辑函数，利用数据选择器构成函数产生器的过程是，将函数变换成最小项表达式，根据最小项表达式确定各数据输入端的二元常量。

将数据选择器的地址信号C、B、A作为函数的输入变量，数据输入D0～D7，作为控制信号，控制各最小项在输出逻辑函数中是否出现，使能端Ｇ始终保持低电平，这样8选1数据选择器就成为一个3变量的函数产生器。

例1 试用8选1数据选择器74LS151产生逻辑函数解：把式变换成最小项表达式：显然D3、D5、D6、D7，都应该等于１，而式中没有出现的最小项m0，m1，m2，m4的控制变量D0、D1、D2、D4都应该等于０，由此可画出该逻辑函数产生器的逻辑图：、例2 试用与上例相同的8选1数据选择器产生从表中可以看出，凡使L值为1的那些最小项，其控制变量应该等于１，即D1、D2、D4、D7等于１（对应XYZ：001、010、100、111），其他控制变量均等于０。

数字电子技术第8章可编程逻辑器件

(8-12)
前面介绍的FPLA的电路结构不含触发器，因此这种FPLA只能用于设计组合逻辑电路，故称为组合型 FPLA。
为便于设计时序逻辑电路，在有些FPLA芯片内部增加了若干触发器组成的寄存器。这种内部含有寄存器的FPLA称为时序逻辑型FPLA，也称做可编程逻辑时序器PLS（Programmable Logic Sequeneer）。
Q0n+1=Q3 Q2 Q1+Q3 Q2 Q1+Q3 Q2 Q1+ Q3 Q2 Q1
从上式即可写出每个触发器的驱动方程，即D端的逻辑函数式。同时，考虑到要求具有置零功能，故应在驱动方程中加入一项R。当置零输入信号 R=1时，在时钟信号到达后所有触发器置1，反相后的输出得到Y3 Y2 Y1 Y0=0000。于是得到驱动方程为
图8.3.9 产生16种算术、逻辑运算的编程情况
(8-22)
十进 8.3.3PAL的应用举例
制数
二进制数
Y0 Y1 Y2
例8.3.1 用PAL器件设计一个数值判别电路.要求判断4位 D C B A 二进制数DCBA的大小属于0~5、6~10、11~15三个区间的 0 0 0 0 0 1 0 0 哪一个之内。 1 0 0 0 1 1 0 0
FPLA由可编程的与逻辑阵列和可编程的或逻辑阵列以及输出缓冲器组成，如图所示。
(8-8)
PLA结构逻辑功能可变化的硬件结构。
可编程
将FPLA和ROM 比较可发现，它们的电路结构极为相似，都是由一个与逻辑阵列、一个或逻辑阵列和输出缓冲器组成。两者所不同的是，FPLA的与阵列可编程，而 ROM的与阵列（译码器）是固定的。
第八章可编程逻辑器件（PLD）

数字电路第8章存储器

个基本存储电路的位线（D0～Dm－1），即可读出存储单元的内容。对于有n位地址和m位字长的ROM来
说，它的存储容量为2 n×m位。
存储器的容量＝字数×位数或门阵列来实现。
ROM的容量由
JHR
数字电路第8章存储器
2. 4×4ROM的电路结构和简化框图
JHR
数字电路第8章存储器
JHR
数字电路第8章存储器
单位有位、字节、字、字长等的基本概念。
（1）位
计算机系统中，一个二进制的取值单位称为二进制位，简称“位”，用b表示（bit的缩写），是表示信息的最小单位。
JHR
数字电路第8章存储器
（2）字节
通常将8个二进制位称为一个字节，即连续8个比特，就是一个字节。简称B（Byte的缩写），是表示的基本单元。在微型计算机中，往往以字节为单位来表示文件或数据的长度以及存储器容量的大小。除此之外，还可用K，M，G或T为单位。例如，一台电脑的内存是128兆字节，就是说这台电脑有128个百万字节的内存。
3. 4×4ROM电路的工作原理
（1）当使能控制S＝1时，A0、A1在“00～11”中取值，W0～W3中必有一根被选中为“1”。此时，若位线与该字线交叉点上跨接有二极管，则该二极管导通，使相应的位线输出为“1”；若位线与字线交叉点无二极管，则相应的位线输出为“0”。
存储器（Memory ）：是数字系统中记忆大量信息的部件。
存储器的功能：是存放不同程序的操作指令及各种需要计算、处理的数据，所以它相当于系统存储信息的仓库。
典型的存储器：由数以千万计的有记忆功能的存储单元组成，每个存储单元可存放一位二进制数码和信息。
随着大规模集成电路制作技术的发展，半导体存储器因其集成度高、体积小、速度快，目前广泛应用于各种数字系统中。

数字电子技术实验报告

数字电子技术实验报告学号：姓名：班级：实验一组合逻辑电路分析一、实验用集成电路引脚图74LS00集成电路：74LS20集成电路：二、实验内容1．ABCD接逻辑开关，“1”表示高电平，“0”表示低电平。

电路图如下:A=B=C=D=1时（注：逻辑指示灯：灯亮表示“1”，灯不亮表示“0”。

）表格记录：结果分析：由表中结果可得该电路所实现功能的逻辑表达式为：F=AB+CD。

在multisim软件里运用逻辑分析仪分析，可得出同样结果：2．密码锁的开锁条件是：拨对密码，钥匙插入锁眼将电源接通，当两个条件同时满足时，开锁信号为”1”,将锁打开。

否则，报警信号为”1”，则接通警铃。

试分析密码锁的密码ABCD是什么？电路图如下:A=B=C=D=1时A=B= D=1，C=0时2.5 VA= D=1，B=C=0时记录表格：结果分析：由表可知，只有当A=D=1，B=C=0时，开锁灯亮；其它情况下，都是报警灯亮。

因此，可知开锁密码是1001。

三、实验体会与非门电路可以实现多种逻辑函数的功能模拟，在使用芯片LS7400和LS7420时，始终应该注意其14脚接高电平，8脚接地，否则与非门无法正常工作。

利用单刀双掷开关，可以实现输入端输入高/低电平的转换；利用LED灯可以指示输出端的高低电平。

实验二组合逻辑实验（一）半加器和全加器一、实验目的熟悉用门电路设计组合电路的原理和方法步骤。

二、预习内容1.预习用门电路设计组合逻辑电路的原理和方法步骤。

2.复习二进制数的运算。

①用与非门设计半加器的逻辑图。

②完成用异或门、与非门、与或非门设计全加器的逻辑图。

③完成用异或门设计的三变量判奇电路的原理图。

三、参考元件74LS283： 74LS00：74LS51： 74LS136：四、实验内容1．用与非门组成半加器，用异或门、与或非门、与非门组成全加器。

实验结果填入表中。

（1）与非门组成的半加器。

电路图如下（J1、J2分别代表Ai、Bi，图示为Ai、Bi分别取不同的电平时的仿真结果）：2.5 V2.5 V2.5 V记录表格：（2）异或门、与或非门、与非门组成的全加器。

电子技术实验报告8—555定时器及其应用

学生实验报告系别电子信息学院课程名称电子技术实验班级10通信A班实验名称实验八 555定时器及其应用姓名葛楚雄实验时间2012年5月30日学号20指导教师文毅报告内容一、实验目的和任务1.熟悉555型集成时基电路的电路结构、工作原理及其特点。

2.掌握555型集成时基电路的基本应用。

二、实验原理介绍555集成时基电路称为集成定时器，是一种数字、模拟混合型的中规模集成电路，其应用十分广泛。

该电路使用灵活、方便，只需外接少量的阻容元件就可以构成单稳、多谐和施密特触发器，因而广泛用于信号的产生、变换、控制与检测。

它的内部电压标准使用了三个5K的电阻，故取名555电路。

其电路类型有双极型和CMOS型两大类，两者的工作原理和结构相似。

几乎所有的双极型产品型号最后的三位数码都是555或556；所有的CMOS产品型号最后四位数码都是7555或7556，两者的逻辑功能和引脚排列完全相同，易于互换。

555和7555是单定时器，556和7556是双定时器。

双极型的电压是+5V～+15V，最大负载电流可达200mA，CMOS型的电源电压是+3V～+18V,最大负载电流在4mA以下。

1、555电路的工作原理555电路的内部电路方框图如图20-1所示。

它含有两个电压比较器，一个基本RS触发器，一个放电开关Td，比较器的参考电压由三只5KΩ的电阻器构成分压，它们分别使低电平比较器Vr1反相输入端和高电平比较器Vr2的同相输入端的参考电平为2/3VCC和1/3VCC。

Vr1和Vr2的输出端控制RS触发器状态和放电管开关状态。

当输入信号输入并超过2/3VCC时，触发器复位，555的输出端3脚输出低电平，同时放电，开关管导通；当输入信号自2脚输入并低于1/3VCC时，触发器置位，555的3脚输出高电平，同时充电，开关管截止。

R是异步置零端，当其为0时，555输出低电平。

平时该端开路或接VCC。

Vro是控制电压端（5脚），D平时输出2/3VCC作为比较器Vr1的参考电平，当5脚外接一个输入电压，即改变了比较器的参考电平，从而实现对输出的另一种控制，在不接外加电压时，通常接一个的电容器到地，起滤波作用，以消除外来的干扰，以确保参考电平的稳定。

数字电子电路》综合性设计性实验

强化实验操作
加强实验操作训练，提高学生的动手能力和实验效率。
相关技术发展与展望
集成电路技术
随着集成电路技术的发展，数字电子电路的设计和实现将更加高效和可靠。
人工智能技术
人工智能技术在数字电子电路中的应用将进一步拓展，为电路设计带来更多可能性。
5G通信技术
5G通信技术的发展将促进数字电子电路在通信领域的应用和发展。
实验总结与反思
总结实验成果
对整个实验过程进行总结，概括实验的主要成果和收获。
反思与展望
对实验中存在的问题和不足进行反思，并提出改进措施和展望，为后续实验提供借鉴和指导。
06
实验扩展与提高
实验优化建议
增加实验难度
通过增加实验的复杂性和难度，提高学生的实验技能和解决问题
的能力。
引入新技术
将最新的数字电子技术引入实验中，使学生能够掌握最新的知识和技术。
确定设计方案后，绘制电路原理图和PCB版图。
根据电路图，搭建实验电路并完成硬件调试。
进行软件编程和调试，实现所需功能。
进行系统测试和性能评估，完成实验报告。
04
实验操作与调试
实验操作流程
电路设计
根据实验要求，设计合适的电路图，确保电路功能符合要求。
程序编写
根据电路功能，编写合适的程序，实现电路的控制和数据处理。
数据处理与分析
对实验数据进行处理和分析，包括计算误差、对比理论值与实际值等，以评估实验结果的准确性和可靠性。
实验结果对比与讨论
对比不同方案结果
将采用不同方案得到的实验结果进行对比，分析各种方案的优缺点，为后续实验提供参考。
结果讨论
对实验结果进行深入讨论，探讨可能影响实验结果的因素，以及如何改进实验方法和技巧。

数字电子技术第8章存储器与可编程逻辑器件习题及答案

第8章存储器与可编程逻辑器件8.1存储器概述自测练习1．存储器中可以保存的最小数据单位是（）。

（a）位（b）字节（c）字2．指出下列存储器各有多少个基本存储单元？多少存储单元？多少字？字长多少？（a） 2K×8位（）（）（）（）（b） 256×2位（）（）（）（）（c） 1M×4位（）（）（）（）3．ROM是（）存储器。

（a）非易失性（b）易失性（c）读/写（d）以字节组织的4．数据通过（）存储在存储器中。

（a）读操作（b）启动操作（c）写操作（d）寻址操作5．RAM给定地址中存储的数据在（）情况下会丢失。

（a）电源关闭（b）数据从该地址读出（c）在该地址写入数据（d）答案（a）和（c）6．具有256个地址的存储器有（）地址线。

（a）２５６条（b）６条（c）8条（d）16条7．可以存储２５６字节数据的存储容量是（）。

（a）２５６×１位（b）２５６×８位（c）１Ｋ×４位　（d）２Ｋ×１位答案：1．a2．（a）2048×8；2048；2048；8（b）512；256；256；2（c）1024×1024×4；1024×1024；1024×1024；43．a4．c5．d6．c7．b8.2随机存取存储器（RAM）自测练习1.动态存储器（DRAM）存储单元是利用（）存储信息的，静态存储器（SRAM）存储单元是利用（）存储信息的。

2.为了不丢失信息，DRAM必须定期进行（）操作。

3.半导体存储器按读、写功能可分成（）和（）两大类。

4.RAM电路通常由（）、（）和（）三部分组成。

5.6116RAM有（）根地址线，（）根数据线，其存储容量为（）位。

答案：1．栅极电容，触发器2．刷新3．只读存储器，读/写存储器4．地址译码，存储矩阵，读/写控制电路5．11，8，2K×8位8.3 只读存储器（ROM）自测练习1．ROM可分为（）、（）、（）和（）几种类型。

《数字电子技术》课件第8章

例 2 一个四位逐次逼近型ADC电路，输入满量程电压为 5 V，现加入的模拟电压Ui=4.58 V。求：
（1） ADC （2）
解（1）第一步：使寄存器的状态为1000，送入 DAC, 由DAC转换为输出模拟电压
因为Uo二步：寄存器的状态为1100，由DAC转换输出的电压因为Uo＜Ui, 所以寄存器次高位的1也保留。
DAC0832芯片上各管脚的名称和功能说明如下： CS：片选信号，输入低电平有效。 ILE：输入锁存允许信号，输入高电平有效。 WR1：输入数据选通信号，输入低电平有效。 WR2：数据传送选通信号，输入低电平有效。 XFER：数据传送控制信号，输入低电平有效。 D0～D7：八位输入数据信号。
图8.7 取样过程
取样电路实质上是一个受控开关。在取样脉冲CP有效期τ内，取样开关接通，使Uo=Ui；在其他时间(TS－τ)内，输出Uo=0。因此，每经过一个取样周期，在输出端便得到输入信号的一个取样值。
为了不失真地用取样后的输出信号Uo来表示输入模拟信号Ui，取样频率fS必须满足fS≥2fmax（此式为取样定理）。其中, fmax为输入信号Ui的上限频率（即最高次谐波分量的频率）。模拟信号经取样后输出一系列的断续脉冲。
图 8.6 DAC0832 (a) 双缓冲器型； (b) 单缓冲器型； (c) 直通型
8.3 模/数转换器(ADC)
1. 取样和保持取样（又称抽样或采样）是将时间上连续变化的模拟信号转换为时间上离散的模拟信号，即转换为一系列等间隔的脉冲。脉冲的幅值取决于输入模拟量, 其过程如图8.7所示。图中, Ui为模拟输入信号， CP为取样信号， Uo为取样后输出信号。

电子技术实训第8章电子技术设计与训练

目录目录目录
返回返回上一页下一页返回上一页下一页
电子技术实训
四、调试
1、根据设计要求和原理电路，合理选择器件。 R12 、 C6 的值决定延迟时间，可通过试验确定。本实验所用元件可延迟 2~3min 。晶闸管选择 400V 、 lA ， D1~D4 整流管的耐压应比较高，可用 1N4007。 2、利用所选择器件组装电路，通电后, 调节R12、C6的值决定延迟时间，使在夜间受声音控制，白天始终为“关”状态。灯亮约两分钟后自动关闭。
目录目录目录
返回返回上一页下一页返回上一页下一页
电子技术实训
课题二函数发生器的设计
一、设计目的 1、了解单片多功能集成电路函数信号发生器的功能及特点； 2、进一步掌握波形参数的测试方法； 3、通过本课题设计，掌握方波、三角波、正弦波函数发生器的设计方法与调试技术； 4、学会安装与调试电子线路，学会使用集成函数发生器。二、设计要求 1、根据技术指标要求及实验室条件自选方案设计出原理电路图，分析工作原理，计算元件参数。设计完成方波、三角波、正弦波发生器。 2、主要技术指标（1）频率范围 10Hz~10kHz （2）频率控制方式通过改变RC时间常数手控信号频率（3）输出电压正弦波UPP≈3V 幅度连续可调；三角波UPP≈5V 幅度连续可调；方波UPP≈14V 幅度连续可调。（ 4）波形特性方波占空比可调、三角波斜率可调、正弦波失真度可调
电子技术实训
四、调试 1、电表作电压、电流或电阻测量时，进行量程切换时应用开关切换，
但实验时可用引接线切换。 2 、在连接电源时，正、负电源连接点上各接大容量的滤波电容器和 0.01uF～0.1uF的小电容器，以消除通过电源产生的干扰。 3、电表的电性能测试要用标准电压、电流表校正，欧姆表用标准电阻校正。要求不高时，建议用数字式4位万用电表作为标准表。 4、设计供电用的直流稳压电源（参照第四章第七节）。五、参考实验设备及元器件 1 1、数字式4 位万用电表 2、表头灵敏度为lmA，内阻为100Ω 2

数字电子技术基础第8章可编程逻辑器件

8.3 可编程逻辑器件PAL和通用逻辑阵列GAL
数字电子技术基础第8章可编程逻辑器件
PLD是70年代发展起来的新型逻辑器件，是一种通用大规模集成电路，用于LSI和VLSI设计中，采用软件和硬件相结合的方法设计所需功能的数字系统。相继出现了ROM、PROM、PLA、 PAL、GAL、EPLD和FPGA等，它们组成基本相似。
数字电子技术基础第8章可编程逻辑器件
2020/11/21
数字电子技术基础第8章可编程逻辑器件
传统的逻辑系统，当规模增大时（SSI MSI)
焊点多，可靠性下降系统规模增加成本升高功耗增加占用空间扩大
连接线与点增多抗干扰下降
数字电子技术基础第8章可编程逻辑器件
从逻辑器件的功能和使用方法看，最初的逻辑器件全部采用标准通用片，后来发展到采用用户片和现场片。
通用片的功能是器件厂制造时定死的，用户只能拿来使用而不能改变其内部功能。
通用片有门、触发器、多路开关、加法器、寄存器、计数器、译码器等逻辑器件和随机读写存储器件。
用户片是完全按用户要求设计的VLSI器件。它对用户来讲是优化的，但是设计周期长，设计费用高，通用性低，销售量少。用户片一般称为专用集成电路(ASIC)，但是它也向通用方向发展。
PROM----可编程存储器
P
PLA----可编程逻辑阵列
L
PAL----可编程阵列逻辑
D
GAL----通用可编程阵列逻辑
FPGA----现场可编程门阵列
ispLSI----在系统可编程大规模集成电路
数字电子技术基础第8章可编程逻辑器件
1.与固定、或编程：与阵列全固定，即全译码；ROM和PROM
数字电子技术基础第8章可编程逻辑器件

数字电路实验8 基本RS触发器

1．实验目的1)使用EWB软件模拟基本RS触发器，本实验选用或非门实现基本RS触发器，完成仿真调试，电路分析；2)进一步分析并掌握RS触发器的工作原理；3)基本RS触发器（又称R-S锁存器）是各种触发电路中结构形式最简单的一种，它又是许多复杂电路结构触发器的一个组成部分。

2．实验内容1)利用EWB电子实验室软件多媒体教程，学习如何使用EWB模拟出基本RS触发器；2)自己使用EWB模拟RS触发器，以此完成元器件的选取，电路连接，仿真调试以及电路分析；3)进一步分析RS触发器的功能，分析其工作原理。

3．实验步骤和实验结果1)选取元器件：地，“V CC”直流电源，开关2个，彩色指示器2个以及或非门两个。

2)根据电子多媒体教程连接电路：3)仿真调试：R = 1, S = 1, 触发器两端为低电平R = 1, S = 0, 触发器置1R = 0, S = 1, 触发器置0R = 0, S = 0, 触发器保持原状态4)结果分析：该实验使用的是或非门构造的RS触发器，所以Q___所对应的为R___+___Q___，而Q所对应为S+Q___，所以由分析可得该模拟电路中RS高电平有效。

而该触发器中S为置位端，而R 为复位端或指令端。

由上图仿真调试结构可得RS不同的取值下，输出信号的五种不同结果。

4．分析与讨论1)本RS基本触发器电路与书上所给逻辑电路图有所不同，即Q与Q——的位置互相对调，所以在输出上结果也相应的有所不同，如当R=0，S=0，情况下，触发器Q与Q——端口保持原状态而不是低电平；2)3)由真值表可得其特性方程为：Q n+1=R+S—Q nRS=04）基本RS触发器因为电平受直接控制，所以抗干扰能力弱，并且RS间有约束，所以可以采用同步触发器改善电路。

PLD可编程逻辑器件-数字电子技术第8章存储器与可编程逻辑器件习题及答案精品

第8章存储器与可编程逻辑器件8.1存储器概述自测练习1．存储器中可以保存的最小数据单位是（）。

（a）位（b）字节（c）字2．指出下列存储器各有多少个基本存储单元？多少存储单元？多少字？字长多少？（a）2K×8位（）（）（）（）（b）256×2位（）（）（）（）（c）1M×4位（）（）（）（）3．ROM是（）存储器。

（a）非易失性（b）易失性（c）读/写（d）以字节组织的4．数据通过（）存储在存储器中。

（a）读操作（b）启动操作（c）写操作（d）寻址操作5．RAM给定地址中存储的数据在（）情况下会丢失。

（a）电源关闭（b）数据从该地址读出（c）在该地址写入数据（d）答案（a）和（c）6．具有256个地址的存储器有（）地址线。

（a）２５６条（b）６条（c）8条（d）16条7．可以存储２５６字节数据的存储容量是（）。

（a）２５６×１位（b）２５６×８位（c）１Ｋ×４位（d）２Ｋ×１位答案：1． a2．（a）2048×8；2048；2048；8（b）512；256；256；2（c）1024×1024×4；1024×1024；1024×1024；43．a4．c5．d6．c7．b8.2随机存取存储器（RAM）自测练习1.动态存储器（DRAM）存储单元是利用（）存储信息的，静态存储器（SRAM）存储单元是利用（）存储信息的。

2.为了不丢失信息，DRAM必须定期进行（）操作。

3.半导体存储器按读、写功能可分成（）和（）两大类。

4.RAM电路通常由（）、（）和（）三部分组成。

5.6116RAM有（）根地址线，（）根数据线，其存储容量为（）位。

数字电子技术课件第8章_数模和模数转换器

2.转换速度
（1）建立时间tset 在输入数字量各位由全0变为全
1，或由全1变为全0，输出电压达到某一规定值（例如最小值取LSB或满度值的0.01%）所需要的时间
（2）转换速率SR
D/A转换器建立时间
在大信号工作时，即输入数字量的各位由全0变为全1，或由全1变为0时，输出电压的变化率。这个参数与运算放大器的压摆率类似。
IOUT2 +
VREF
D0
D1
D2
D3 D4
AD7520
D5 Ⅱ
D6
D7
D8
D9
RF
IOUT1 –
IOUT2 +
uO1 uO2
Q0 Q9
CP
Q1 Q2 Q3 Q4 Q5 Q6 Q7 Q8
10 位可逆计数器加/减
计数脉冲
加减控制电路
v0
VREF 2n
•
Rf R
n1
[ (Di
i0
• 2i )]
v01
VREF 210
•
9 i0
Di
•
2i
9
2
Di
•
2i
v02
VREF
i0
210
8.3 A/D转换器
8.3.1 A/D转换的一般过程 8.3.2 并行比较型A/D转换器 8.3.3 逐次逼近型A/D转换器 8.3.4 双积分型A/D转换器 8.3.5 A/D转换器的主要参数
8.3 A/D转换器
根据虚断有: v / R I
I
OUT 1
V
O
REF
vI
/
R u
vO (D0 20
D1 21
...D9 29 )

【最新】西南交大,数字电路,实验报告-word范文 (8页)

本文部分内容来自网络整理，本司不为其真实性负责，如有异议或侵权请及时联系，本司将立即删除！== 本文为word格式，下载后可方便编辑和修改！ ==西南交大,数字电路,实验报告篇一：数字电子技术实验报告数字电子技术实验报告姓名：尚朝武学号：201X0123400044 实验时间：201X-12-24实验一（一） 1、实验内容：（1用静态法测试74LS00与非门电路的逻辑功能 2、实验原理图如图1.113、实验步骤：1) 用万用表测量双路跟踪稳压电源中的+5V电源电压； 2) 检查无误后引用通用接插板；3) 在芯片盒中找到74LS00芯片并插入通用接插板上； 4) 测试与非门的逻辑功能A. 按图1.1接线，检查接线无误后通电；；B. 设置输入变量A、B的高（H）、低（L）电平，并分别测量与非门的输出电压U；（U>3.6V时，则Y=H(1)；反之，Y=L(0)）。

5）用万用表测量输出电压，并将结果填入表1.1.1中 4、实验结果见表1.1.1表1.1.1（二 1、实验内容用动态测试法验证图（a）、（b）、（c）的输入输出波形。

2、实验原理图图图图（表）d74ls86管脚图和引脚图及真值表3、实验步骤1）利用实验一——（一）的双路跟踪稳压电源中的+5V电源电压； 2）检查无误后引用通用接插板；3）在芯片盒中分别找到74LS86、74LS60芯片并分别插入通用接插板上； 4）分次按图a、b、c、d接线，检查接线无误后通电；设置输入变量A的信号为100kHz 5）分别记下数字显示器显示的波形。

4、实验结果见下图图a的输入（图上）、输出（图下）波形图b的输入（图上）、输出（图下）波形三)图c的输入（图上）、输出（图下）波形1、实验内容：（1用静态法测试74LS139静态译码器的逻辑功能 2、实验原理图如图A、B 3、实验步骤：1) 利用实验一——（一）的双路跟踪稳压电源中的+5V电源电压； 2) 检查无误后引用通用接插板；3) 在芯片盒中找到74LS139芯片并插入通用接插板上； 4) 测试74LS139译码器的逻辑功能a) 按图1.1接线，检查接线无误后通电；；b) 设置输入变量A、B及E的高（H）、低（L）电平，并分别测量74LS139的输出电压U；（U>3.6V时，则Y=H(1)；反之，Y=L(0)）； 5）用万用表测量输出电压，并将结果填入表1.2中 4、实验结果见表1.2图A 74LS139的管脚图篇二：201X-201X西南交大数字电路第1次作业（注意：若有主观题目，请按照题目，离线完成，完成后纸质上交学习中心，记录成绩。

数字电子实验

Qn Qn+1
20
实验六计数器
实验目的
• 掌握中规模集成计数器的逻辑功能及使用方法。 • 学习运用集成电路芯片计数器构成N位十进制计数器的方法。
• 实验器材
• 数字实验箱 • 集成电路芯片 74LS163×2 • 74LS00 74LS20 74LS04
21
74LS163功能见表
输入
输出
CLR LOAD ENP ENT CP D3 D2 D1 D0 Q3n+1Q2n+1Q1n+1Q0n+1 RCO
26
74LS74
27
29
操作步骤
1.观察4个输出端的LED应该是不亮的，如果有亮的话，应按清零端的逻辑开关，（给出一个低电平信号清零后，再将开关置于高电平）即将4个D触发器输出端的LED清零。 2.将第一个D触发器通过预置端（PRE）置“1”（操作时注意先将该逻辑开关给一低电平，然后再回到高电平，此时LED1应亮。 3.加入CP脉冲信号（手动控制的单步脉冲源或1HZ连续脉冲源的信号），此时应看到输出端LED发亮的顺序为LED1→LED2 →LED3→ LED4 →LED1，即输出端显示移位循环一个高电平“1”。
30
输入
Di CP 1↑ 0↑ 0↑ 0↑
现态
Q0n Q1n Q2n Q3n
0000次态ຫໍສະໝຸດ Q0n1 Q1n1 Q2n1 Q3n1
说明输入 1
31
实验八 555集成电路及应用
实验目的 1熟悉555集成电路的电路结构，工作原理及
其特点。 2 掌握555集成电路的基本应用。实验器件
• 双踪示波器数字实验箱集成电路芯片：NE555 电阻、电容若干

TEC-8数字逻辑实验

实验五在系统编程实验1
计算机学院实验中心系统结构实验室
实验四简单时序电路
实验内容:
1.双D构成的二进制计数器：按设计接线，将Q0，Q1，Q2，Q3复位；由时钟端CLK 输入单脉冲，记录输出状态；由时钟端 CLK输入连续脉冲，观测输出波形。 2.用74LS73构成一个二进制计数器，重做内容1的实验。
计算机学院实验中心系统结构实验室
计算机学院实验中心系统结Leabharlann 实验室实验四简单时序电路
实验提示: 74LS73引脚11是GND，引脚4是VCC。 D触发器74LS74是上升沿触发，JK触发器 74LS73是下降沿触发。
计算机学院实验中心系统结构实验室
实验四简单时序电路
D触发器构成的二进制计数器实验电路:
计算机学院实验中心系统结构实验室
计算机学院实验中心系统结构实验室
实验四简单时序电路
异步十进制计数器输出波形:
计算机学院实验中心系统结构实验室
实验四简单时序电路
自循环计数器实验电路:
计算机学院实验中心系统结构实验室
实验四简单时序电路
自循环计数器输出波形:
计算机学院实验中心系统结构实验室
实验四简单时序电路
实验报告要求: 1.写出实验内容1中，用单次脉冲做计数脉冲时，Q3，Q2，Q1，Q0的状态转移表；画出连续时钟下Q3，Q2，Q1，Q0的波形； 2./Q3，/Q2，/Q1，/Q0构成计数器吗？如果是，那么是递增还是递减？
计算机学院实验中心系统结构实验室
实验三触发器
（2）在（1）的基础上，置CLR, PR引脚为高电平，D(数据)引脚接电平开关输出， CP(时钟)引脚接单脉冲。在D为高电平和低电平的情况下，分别按单脉冲按钮，观察 Q,Q′的值，记录下来。

数字电子实验(TT)

数字电子实验报告学校：武汉大学学院：电气工程学院年级：2012级8班姓名：谭添学号：2012301580202(转专业)2014年6月10日实验一组合逻辑电路一、实验目的1.掌握组合逻辑电路的分析方法2.掌握组合逻辑电路的设计方法二、实验仪器数字电路实验台、数字万用表、74ls00,74ls20三、实验原理实验用集成电路引脚图74LS00集成电路74LS20集成电路四、实验内容实验1S1（A ），S2（B ），S3（C ），S4（D ）是逻辑电平开关，接VCC 等价于‘1’，接地等价于‘0’。

真值表如下逻辑表达式为+Y AB CD 。

实验二密码锁的开锁条件是：拨对密码，钥匙插入锁眼将电源接通，当两个条件同时满足是开锁信号为‘1’，将锁打开，否则报警信号为‘1’，则接通警铃。

分析可得，实验的密码锁密码ABCD为1001。

五、实验总结1、通过实验重新了解认识了组合逻辑电路分析的步骤，由逻辑电路推导出组合逻辑电路的真值表和逻辑表达式的方法2、通过这次实验更加了解了了元件74LSS00和74LS20的内部结构和引脚的使用。

实验二组合逻辑实验（一）半加器和全加器一、实验目的1.熟悉用门电路设计组合电路的原理和方法步骤二、预习内容1、复习用门电路设计组合逻辑电路的原理和方法步骤；2、复习二进制数的运算。

①用“与非”门设计半加器的逻辑图； ②完成用“异或”门、“与或非”门、“与非”门设计全加器的逻辑图； ③完成用“异或”门设计的三变量判奇电路的原理图。

三、参考元件74LS283 74LS00 74LS51 74LS136+Y A B C D = ()Y A B OC =⊕门四、实验内容1、用与非门组成半加器，用异或门、与或非们、与非门组成全加器。

实验结果填入下表中被加数Ai 0 1 0 1 0 1 0 1加数Bi 0 0 1 1 0 0 1 1前级进位Ci-1 0 0 0 0 1 1 1 1和Si 0 1 1 0 1 0 0 1新进位Ci 0 0 0 1 0 1 1 12、用异或门设计三变量判奇电路，要求变量中1的个数为奇数时输出为1，否则为0真值表见下3、“74LS283”全加器逻辑功能测试测试结果填入下表中实验数据与理论值相同五、实验总结1、通过自己设计运行全加器和设计3变量判奇电路更加了解全加器的内部结构和异或门与或非门与或门的使用。

数字电子所有实验_数字电子技术-实验报告范文

数字电子所有实验_数字电子技术-实验报告范文实验一组合逻辑电路设计与分析实验目的（1）学会组合逻辑电路的特点；（2）利用逻辑转换仪对组合逻辑电路进行分析与设计。

实验原理组合逻辑电路是一种重要的数字逻辑电路：特点是任何时刻的输出仅仅取决于同一时刻输入信号的取值组合。

根据电路确定功能，是分析组合逻辑电路的过程，一般按图1-1所示步骤进行分析。

图1-SEQ图表\某ARABIC1组合逻辑电路的分析步骤根据要求求解电路，是设计组合逻辑电路的过程，一般按图1-2所示步骤进行设计。

图1-SEQ图表\某ARABIC2组合逻辑电路的设计步骤实验电路及步骤利用逻辑转换仪对已知逻辑电路进行分析。

按图1-3所示连接电路。

图1-3图1-3待分析的逻辑电路A在逻辑转换仪面板上单击由逻辑电路转换为真值表的按钮和由真值表导出简化表达式后，得到如图1-4所示结果。

观察真值表，我们发现：当四个输入变量A,B,C,D中1的个数为奇数时，输出为0，而当四个输入变量A,B,C,D中1的个数为偶数时，输出为1。

因此这是一个四位输入信号的奇偶校验电路。

图1-图1-4经分析得到的真值表和表达式根据要求利用逻辑转换仪进行逻辑电路的设计。

问题提出：有一火灾报警系统，设有烟感、温感和紫外线三种类型不同的火灾探测器。

为了防止误报警，只有当其中有两种或两种以上的探测器发出火灾探测信号时，报警系统才产生报警控制信号，试设计报警控制信号的电路。

在逻辑转换仪面板上根据下列分析出真值表如图1-5所示：由于探测器发出的火灾探测信号也只有两种可能，一种是高电平（1），表示有火灾报警；一种是低电平（0），表示正常无火灾报警。

因此，令A、B、C 分别表示烟感、温感、紫外线三种探测器的探测输出信号，为报警控制电路的输入、令F为报警控制电路的输出。

图1-图1-5经分析得到的真值表在逻辑转换仪面板上单击由真值表到处简化表达式的按钮后得到最简化表达式AC+AB+BC。

实验心得通过本次实验的学习，我们复习了数电课本关于组合逻辑电路分析与设计的相关知识，掌握了逻辑转换仪的功能及其使用方法。