单片机数字相位差计的设计
单片机相位差测试仪研究报告
_____________________ 个人资料整翌_仅限学习使用_基于单片机的相位差测试仪的研究摘要提出了一种基于8051单片机开发的低频数字相位差测量仪的设计。
系统以单片机8051及计数器，显示管为核心，构成完备的测量系统。
可以对1Hz〜1000Hz频率范围的信号进行频率、相位等参数的精确测量，测相绝对误差不大于1°采用数码管显示被测信号的频率、相位差。
硬件结构简单，程序简单可读写性强，软件采用汇编语言实现，效率高。
与传统的电路系统相比，其有处理速度快、稳定性高、性价比高的优点。
关键词：相位差；单片机；计数器；数码显示管Designsof Low frequency Digital PhaseMeasurement Based on Single ChipAbstractA new ki nd of low - freque ncy digital phase measureme nt in strume nt is reside nted which isbased on 8051.This is a complete system whose core is based on sin gle chip 8051 and arithmometerand charactr on .It may measure the freque ncy and phase of the sig nal which beg in from 1 Hz to _____________________ 个人资料整翌_仅限学习使用_1000Hz, absolute error is not more than 1 The data are displayed on numeral displayer. Hardware structure is simple and software is realized by compiling Ianguage. Compared with traditional circuit, it has many adva ntages of faster process ing speed, good stability and high ratio betwee n property and price.Keyword: phase difference single-chip compute; . Arithmometer；charactron tube目录个人资料整理仅限学习使用第一章绪论1.1背景介绍在实际工作中，经常会遇到需要检测两个信号之间的相位差，这也是研究网络相频特性中不可缺少的重要方面。
高精度相位差计设计
高精度相位差计的设计摘要本文介绍的高精度相位差计由单片机控制模块、放大整形模块部分、数码显示模块、分频模块、简单的数字逻辑控制门等组成。
采用了锁相倍频技术，实现了相位差测量高精度性达0.1度。
关键词：相位差锁相倍频整形高精度一、方案论证和比较1、单片机最小系统选择方案一：以8031为核心，外扩32K*8的EPROM27526作为程序存储器，8.31内部已集成了128个字节的RAM单元，而系统运行中需要存放的中间变量较少，因而8031的片内RAM已能满足存放要求，可不必再扩充外部RAM。
MCS-51系列芯片在目前来说还要算是性价比最高的单片机，使用51至少有以下好处：成本低，技术有保障，开发周期短，供货有保障。
方案二：AT89C2051单片机是单片机家族发展中的佼佼者，是一种低损耗、高性能、CMOS八位微处理器，AT89C2051与MCS-51系列的单片机在指令系统和引脚上完全兼容，而且能使系统具有许多MCS-51系列产品没有的功能，功能强、灵活性高而且价格低廉。
AT89S51可构成真正的单片机最小应用系统，缩小系统体积，增加系统的可靠性，降低了系统成本。
只要程序长度小于4K，四个I/O口全部提供给拥护。
系统运行中需要存放的中间变量较少，可不必再扩充外部RAM。
经比较，方案二能更好的满足题目的要求，并且实现起来简单，决定选用方案二2、同频不同相的测试波形的产生方案一：利用实验室的两台频率发生器来调得同频率和不同相位的两列波形，但是效果不是我们想象的那么理想，毕竟是模拟的函数发生器，要把两台仪器调成一模一样的频率很难做到，频率总有些偏差。
方案二：利用RC延时电路来产生两列同频不同相的波形，就是输入是一列波，通过RC电路的延时，使得其中一列波形延时一会，从而产生另一列延时的波形。
如此就可以得到两列频率完全相同的但相位不同的波形。
具体框图如下图1-1图1-1 相移发生电路框图RC 低通滤波器（LPF ）图1-2 相移发生电路该电路的传输函数表达式为11j (j )11j j CH RC R Cωωωω==++（式1）令C 1ωRC=，当输入信号角频率为ω，则我们能够得到传输函数幅度与相位表答式（2）、（3）()H j ω=（式2）()arctan cωθωω=- （式3） 根据式（3）我们能够计算出测试相位差ϕ，并且其相位差范围从090-。
基于AT89C51单片机等精度数字频率相位计的设计
汉: 华中科技大学出版社，2006． ［4］孟德刚，何国瑜． 基于 FFGA 数据采集系统［J］． 电子
测试技术，2004( 5) . ［5］ 李春杰，李旭春． FFGA 设计的思想与方法［J］． 电测
与仪表，2005，42: 470 － 473．
( 01)
1 引言 频率、相位是现代数字信号的基本，也是最重要
的特征。在电 子 信 号 测 量 中，频 率 测 量 是 最 基 本 的 测量量之一，工 程 中 很 多 测 量，如 用 振 弦 式 力 测 量、 时间测量、速 度 测 量、速 度 控 制 等，都 涉 及 到 频 率 测 量。
相位的测量 在 实 际 中 也 有 很 重 要 的 应 用，比 如 基于红外定 位 技 术 的 矿 井 提 升 机 位 置 跟 踪 系 统，这 个系统就是通过红外线在井罐和被测点反射的相位 差来进行定位的，即在井罐发射一组连续红外线，并 接受其反射 信 号，通 过 发 射 和 反 射 信 号 的 相 位 差 来 代替时间，从而计算出距离。
三、农机服务系统组织主要存在的问题是: 一 是管理不够 细 致，技 术 普 及 不 到 位。 没 有 良 好 的 规 章制度和规划，信息传递不到位，社会化服务等工作 得不到很好开展和落实。二是农业机械的投入不到 位。综合机械化水平低，配套农机具不够全面，小型 机械多，大型机械不够用，跟不上农业生产发展的需 要。
电子技术在 不 断 发 展，与 之 相 关 的 测 量 仪 器 也 随着发展，尤其在电子通讯技术发达的今天，信号的 测量尤为重 要，频 率 相 位 计 作 为 一 种 检 测 信 号 频 率 和相位的仪器，对其精度和应用范围有更严格要求， 所以设计一 个 高 频 率 范 围、高 精 度 的 频 率 相 位 计 在 实际应用中有重要意义。 2 等精密频率相位计的硬件部分 2． 1 测量频率相位系统总体框图
相位差测量电路的设计
Ａｂｓ ｔ ｒ ａ ｃ ｔ
Ｔｈ ｅ ｔ ｒ ａｄｉ ｔ ｉ ｏｎ ａ ｌ ｍ ｕ ｌ ｔ ｉ －ｐｈ ａｓ ｅ ｍｅ ｔ ｅ ｒ ｎ ｅｅ ｄ ｔ ｏ ｆ ｉ ｌ ｍ ａ ｓ ｍａ ｌ ｌ ｓ ｃ ａｌ ｅ ｉ ｎ ｔ ｅｇｒ ａ ｔ ｅ ｄ ｃｉ ｒ ｃｕ ｉ ｔ ｓ ， ｎ ｏ ｔ ｏｎ ｌ ｙ ｔ ｈｅ ａｃ ｃｕ ｒ ａ ｃ ｙ ｏｆ ｐｈ ａ ｓ ｅ ｄｉ ｆｅｒ — ｅ ｎ ｃｅ ｍｅａ ｓ ｕｒ ｅｍｅｎ ｔ ｃ ｉ ｒ ｃｕ ｉ ｔ ｃｏ ｍ ｐｌ ｅ ｘｉ ｔ ｙ ｉ ｓ ｎ ｏｔ ｈ ｉ ｇｈ ， ａｎ ｄ ｔ ｈ ｅ ｎ ａｒ ｒ ｏ ｗ ｒ ａｎ ｇｅ ｏｆ ｆ ｒ ｅｑｕ ｅｎ ｃｉ ｅ ｓ ｕ ｓ ｅｄ， Ｓ Ｏ ｉ ｎ ｐｒ ａ ｃ ｔ ｉ ｃ ｅ ｔ ｈ ｅｒ ｅ ａｒ ｅ ｄｒ ａ ｗ—
时 刻 和终 了 时刻 的准 确 性 上 存 在 有 问 题 。 主 要表 现在 ： 定 时 器 从 应 该 开始 计 时到 实 际开 始 计 时 存 在 有 时 间差 ，即 出 现 了计 时 延
图 ２ 带 通滤 波器
２ ． ２ 信 号 比较 环 节 信 号 经过 带通 滤 波 器 滤 掉 高 频 干 扰 和 低 频 漂 移 信 号 并 进 行
１ ３ ２ 相 位 差源自测 量 电 路 的 设 计 相位差测量 电路的设计
Ｄｅ ｓ ｉ ｇｎ ｏ ｆ Ｃｉ ｒ ｃ ｕ ｉ ｔ ｉ ｎ Ｐｈ ａ ｓ ｅ Ｄｉ ｆ ｆ ｅ ｒ ｅ ｎ ｃ ｅ Ｍｅ ａ ｓ ｕ ｒ ｅ ｍｅ ｎ ｔ
刘龙 飞 王根 岭 肖培 如 （ 浙江理工大学信息电子学院， 浙江 杭州 ３ １ ０ ０ １ ８ ）
摘 要
传 统 的相 位 差 测 量仪 需要 采 用 多片 中 小规 模 集成 电路 ， 不 仅 电路 复 杂 ， 测 量 相 位 差 的精 度 不 高 ， 而且 使 用 的 频 率 范 围
数字式相位差测量仪的设计
目录绪论 (1)1 系统设计方案 (2)1.1 设计任务的分析 (2)1.1.1 设计主要内容及基本要求 (2)1.1.2 技术指标 (2)1.2 系统方案的选择 (2)1.3 系统的总体设计方案 (3)2 系统硬件电路的设计 (4)2.1 信号整形电路的设计 (4)2.1.1 LM339 的简介 (4)2.1.2 最简单的信号整形电路的设计 (4)2.1.3 采用了施密特触发器组成的信号整形电路的设计 (5)2.2 FPGA数据采集电路 (6)2.2.1 FPGA数据采集电路的功能分析 (6)2.2.2 FPGA数据采集电路的原理 (7)2.2.3 FPGA数据采集电路中各模块确定 (7)2.3 单片机数据运算控制电路的设计 (8)2.3.1 单片机数据运算控制电路的设计 (8)2.3.2 数据显示电路的设计 (9)3 软件部分的设计 (12)3.1 FPGA数据采集电路的VHDL语言程序设计 (12)3.1.1 VHDL语言的简介 (12)3.1.2 VHDL语言程序设计 (12)3.2 单片机数据运算控制电路的程序设计 (12)3.2.1 数据处理的技巧分析 (12)3.2.2 软件设计思路 (13)4 系统的仿真与调试 (17)4.1 FPGA数据采集电路的调试 (17)4.1.1 软件调试 (17)4.1.2 程序下载 (19)4.1.3 调试中的问题 (20)4.2 单片机数据运算控制电路的软件制作与调试 (20)4.2.1 操作过程 (20)4.2.2 问题分析 (21)4.3 系统的联合调试与验证 (21)结论 (22)参考文献 (23)附录一：元器件清单 (24)附录二：程序清单 (25)致谢 (46)数字式相位差测量仪的设计摘要本设计——数字式相位差测量系统使用FPGA和单片机相结合，构成整个系统的测控主体。
FPGA主要负责采集两个同频待测正弦信号的频率和相位差所对应的时间差，而两个同频待测正弦信号经过信号整形电路变成方波后送入FPGA数据采集电路中。
基于单片机和CPLD的数字相位测量仪设计
测 量输 入 与输 出信 号 问 的相 差 △ｐ以便 确 定 线性 控 制 的 范 围 。 （ ， 常用 到的 一 般 测
量 工具 ， 比如 在 电力 系统 中 电 网 并 网合 闸时 ， 求 两 电 网 的电 信 要
号 相 同 ， 就 要 求精 确 的 测 量 两工 频 信 号 之 间 的相 位 差 。 有 测 这 还
形， 电路 图如 图 ２所 示 。 密 特触 发 器 在单 门限 电压 比较 器 的基 施
础 上 加 入 了 正反 馈 网 络 ， 以 有 效提 高抗 干 扰 能 力 ， 而 避 免 信 可 从
的 相位 。通 常所 谓 相 位 测量 是 指 对 两 个 同 频 率 信号 之 间 相 位 差
的 测量 。相 位 的 测 量很 重 要 ， 测 某元 件 的阻 抗 Ｚ 厶 因 此 如 ＝ ，
姚 晖 李 伟 季上 满 沈科杰 胡 娅 （ 浙江理工大学信息电子学院， 浙江 杭州 ３０ １ ） １０ ８
摘 要
介 绍 了数 字 式低 频 相 位 测量 仪 的 组成 、 作原 理 ， 出 了一 种基 于单 片机 和 可编 程 逻辑 器件 的 低频 数 字相 位 测 量 仪 的 工 提 设 计 方 案。 系统 以 Ａ ８ Ｃ ２单 片机 小 系统 及 Ａｌ ｒ 司 的 Ｅ Ｍ７ ２ Ｓ Ｃ８ — ５ Ｃ Ｌ 为核 心 ， 频 率 为 ２ Ｈ Ｔ９ ５ ｔ ａ公 ｅ Ｐ １８ Ｌ ４ １ Ｐ Ｄ 对 ０ ｚ到 ２ ｋ ｚ ０Ｈ 的 正 弦 波信 号 实现 精 确 测 频 、 相 ， 用 以 ８ ７ 测 并 ２ ９为 核 心 的键 盘 显 示 电路 给 以显 示 。 对 测 周 误 差进 行 了改进 分 析 。 设 计 还 该
Ｋｅ ｗｏｒｓ： ａ ｅ ｍ ｅ ｓ ｅ， ｙ ｄ ｐｈ ｓ ａ ｕｒ ＭＣＵ， ＣＰＬ ｆ Ｄ，ｅｑｕ ｎｃ ，ｒｏｒ ｒ ｅ ｙｅ ｒ
基于单片机和CPLD的数字相位测量仪设计
《工业控制计算机》2010年23卷第1期正弦信号υ（t）＝υm cos（ωt＋φ）有三个要素：振幅、角频率和初相位。
正弦信号经过不同的时间或不同的网络后可以有不同的相位。
通常所谓相位测量是指对两个同频率信号之间相位差的测量。
相位的测量很重要，如测某元件的阻抗Z＝UI∠φ，因此要知道复阻抗就要知道电压与电流间的相位差φ。
另外在间接调频电路中，利用电压控制谐振电路的中心频率，从而使载波的相位φ产生漂移Δφ，即频率随控制电压改变。
在这种调频电路中要确定控制电压与相移Δφ间线性变换的范围，因而就需要测量输入与输出信号间的相差Δφ，以便确定线性控制的范围。
低频数字式相位测试仪在工业领域中是经常用到的一般测量工具，比如在电力系统中电网并网合闸时，要求两电网的电信号相同，这就要求精确的测量两工频信号之间的相位差。
还有测量两列同频信号的相位差在研究网络、系统的频率特性中具有重要意义。
近年来，随着科学技术的迅速发展，很多测量仪逐渐向“智能仪器”和“自动测试系统”发展，这使得仪器的使用比较简单，功能越来越多。
1系统组成系统主要包括整形电路，以CPLD为核心的频率、相位差测量电路，以单片机为核心的计算、控制电路以及以8279为核心的键盘显示电路组成。
系统的结构原理图如图1所示。
图1低频数字相位测量仪结构图1．1整形电路整形电路主要用于将两路具有相位差的正弦波都整形成方波，以便让CPLD可以对其进行计数、测频。
本系统中我们使用两个施密特触发器对两路信号进行整形，电路图如图2所示。
施密特触发器在单门限电压比较器的基础上加入了正反馈网络，可以有效提高抗干扰能力，从而避免信号在过零点时多次触发的现象。
另外，为了保证输入电路对相位差测量不带来误差，必须使两个施密特触发器的门限电平相等。
图2施密特整形电路1．2频率、相位差测量电路本系统主要采用测周期的方法来测量信号的频率。
首先，将整形后的信号进行二分频，那么二分频后信号的高电平宽度正好对应于原信号的周期T。
模电课程设计——数字式相位差测量仪
模电课程设计——数字式相位差测量仪小组成员：韦岸（组长）袁剑波农志兴杨勰一．数字式相位差测量仪的概念数字式相位差测量仪是利用MAX7219外界微处理器实现数码显示。
当两列同频率信号经过整形电路比较电路后，输出两列方波，然后通过微处理器对其进行处理，计算出两列信号的相位差，再向显示控制器下达显示指令，产生使LED显示器显示数码的电平，达到利用数码管显示相位差的效果。
这里，采用单片机的计数功能对输入脉冲进行计数，使计数器仪在两信号的相位差期间计数。
其功能，先将计数器进行清零，接下来检测输入的脉冲的上升沿，若上升沿到，则计数器开始工作，当下一个新号的上升沿到来的时候，计数器便停止计数，将计数器的结果送入锁存器进行锁存，再对计数器进行清零，这样，可是使计数器在下一次能正常工作。
该电路必须加计数锁存器，否则显示器上的数字会随计数器的状态而变化，所以要想稳定地显示测量结果，计数器的计数结果必须经锁存器锁存。
二．原理框图的构建相位差测量仪的原理框图，分辨率为1度。
基准信号（相位基准）f 经放大整形后加到锁相环的输入端，在锁相环的反馈环路中设置一个N=360 的分频器，使锁相环的输出信号频率为360f，但相位与f 相同，这个输出信号被用作计数器的计数时钟。
被测信号f s经过放大整形再2分频后得到f s/2与f/2送入由异或门组成的相位比较电路，其输出脉冲A的脉宽tp反映了两列信号的相位差：利用这个信号作为计数器的阀门控制信号，使计数器仅在f与f s的相位差tp内计数，这样计数器记得的数即为f与f s之间的相位差。
由于计数器时钟频率为360f，因此，一个计数脉冲对应1度。
计数的值经锁存译码后通过LED数码管显示。
D触发器用于判断f与f s的相位关系，当Q为1时，f超前于f s，相位取正值，符号位数码管显示全黑：当Q为0为0时，f滞后于f s，相位取负值。
原理框图三.电路原理图四.使用元件原理介绍（1）放大电路本设计采用的是LM324运算放大器，如下图：通过使用LM324运放器，我们可以使正弦波转变为方波。
用单片机测量相位差的新方法
3
误差分析
影响该相位差测量精度的主要因素有 : ①运算放大器的偏移电压和偏移电流引起的误
差 : 经计算这两项误差之和不超过 0. 5 % 。 ② DAC 和计数器的量化误差 : 该误差之和不超过
0. 8 % 。
③ 模拟开关的断开电阻不为无穷大引起的误差 : Ω 以上 ,该误差不超过 0. 5 % 。 典型的断开电阻在 1M
θ
( 7)
θ= M1 π/ ( 2 n - 1) 计数值 M1 输入 AT89C52CPU , 经计算处理输出两 信号的相位差 , 并送显示电路显示 。可见 : 两信号的相 位差只与计数值及数模转换器 DAC 的位数有关 , 而与 时钟频率 、 信号频率无关 。 测量原理与双斜式模数转换 器 ADC 的转换原理类似 ,精确度可达 0. 01 % 。
M 为 tr 或 tf 内的计数值 , T 为信
图1 过零比较法
号频率 该法不仅与信号频率 、 时钟频率有关 , 而且易受元 件性能影响 , 当过零不稳时 , 上升沿或下降沿的时间差 并不能反映信号的真实相位差 ,见图 1 ( e) 。 而信号中点 的时间差 Δt (Δt = 位差
3 3 3
[2 ]
・ 30 ・( 总 344)
用单片机测量相位差的新方法
2000 年
用单片机测量相位差的新方法
A Ne w Wa y to Measure Phase Difference with Single - Chip Computer
史健芳
( 太原理工大学
太原
030024)
【摘
要】 介绍了利用 AT89C52 单片机测量两正弦信号相位差的测量原理 、电路组成 , 并分析了引起误差的原
方法来测量信号的相位差 。测量原理电路如图 2 所 示。 电路由 AT89C52CPU、 比较器 、 计数器 、 DAC 转换 器、 积分器等组成 , 正弦信号 x1 、x2 经比较器转换为方 波信号 m1 、 m2 , 经异或门输出两信号的上升沿及下降 沿的时间差 tr 及 tf , m1 信号经二分频电路输出 m4 信 号 ,工作波形如图 3 ( a) ～ (f) 。
基于8051单片机的相位差测试仪的研究设计
基于8051单片机的相位差测试仪的研究设计摘要提出了一种基于8051 单片机开发的低频数字相位差测量仪的设计。
系统以单片机8051 及计数器，显示管为核心, 构成完备的测量系统。
可以对1Hz～1000Hz 频率范围的信号进行频率、相位等参数的精确测量, 测相绝对误差不大于1°采用数码管显示被测信号的频率、相位差。
硬件结构简单, 程序简单可读写性强,软件采用汇编语言实现, 效率高。
与传统的电路系统相比, 其有处理速度快、稳定性高、性价比高的优点。
关键词: 相位差；单片机；计数器；数码显示管Designs of Low frequency Digital Phase Measurement Based on Single ChipAbstractA new kind of low - frequency digital phase measurement instrument is residented which is based on 8051.This is a complete system whose core is based on single chip 8051 and arithmometer and charactron. It may measure the frequency and phase of the signal which begin from 1 Hz to 1000Hz, absolute error is not more than 1° The data are displayed on numeral displayer. Hardware structure is simple and software is realized by compiling language. Compared with traditional circuit, it has many advantages of faster processing speed, good stability and high ratio between property and price.Keyword: phase difference； single-chip computer；. Arithmometer；charactron tube目录第一章绪论 (3)1.1背景介绍 (3)1.2本设计的内容要求及方法 (4)第二章小信号处理的构成及基本原理 (4)2.1信号处理模块 (5)2.2.1数字式相位测量仪 (5)2.2.2.移相网络 (6)2.2.3信号发生器 (7)2.3方案细化 (8)2.3.1、数字式相位测量仪 (8)2.3.2信号发生器 (9)2.4原理图分析及各参数设置 (10)第三章计数部分的构成和原理 (11)3.1测相部分 (11)3.1.1测相原理 (11)3.1.2电路结构 (12)3.2测频部分 (12)3.2.1测频原理 (12)3.2.2电路结构 (13)3.3程序编写 (16)3.4输出显示部分 (18)第四章模拟仿真及结论 (20)4.1仿真工具的选择 (20)4.2电路仿真操作步骤 (20)4.3仿真波形分析 (21)第五章原理误差分析235.1小信号部分的误差 (23)5.2频率测量模块的误差 (23)5.3相位测量模块的误差 (23)附录 (25)设计回顾，收获及心得体会 (30)感谢辞 (31)参考文献 (32)第一章绪论1.1背景介绍在实际工作中，经常会遇到需要检测两个信号之间的相位差，这也是研究网络相频特性中不可缺少的重要方面。
数字相位差测量设计实验
数字相位差测量设计实验一、实验目的1．掌握相位差测量的原理和方法；2．掌握锁相环的设计方法；3. 掌握时序设计的方法；3．掌握单稳态触发器的使用方法；4．掌握计数器的设计方法。
二、设计任务与要求由集成触发器、集成计数器、集成锁相环、译码器等集成器件设计“相位差测量”中的时序逻辑电路部分，即“锁相分频电路”和“计数显示电路”，并完成整个控制电路的调试。
具体要求如下：（1）被测信号的波形为方波；（2）被测信号的振幅为4V，频率范围为30-100Hz；(3) 相位的测量精度为0.1度；（4）写出设计步骤，画出设计的逻辑电路图；（5）对设计的电路进行仿真、修改，使仿真结果达到设计要求；（6）安装并测试电路的逻辑功能；（7）以数字形式显示测量结果。
三、设计思路相位测量方案方案一：将被测的两路正弦波信号经比较器整形成方波信号，利用异或门电路进行鉴相处理，将得到的脉冲序列经过RC平滑滤波取出其直流分量，该直流电平的幅值与两路信号的相位差成正比，将此信号送入A/D转换器由单片机进行运算处理从而计算出相位差值。
方案二：鉴相部分同方案二，将两路方波信号异或后与晶振的基准频率进行与操作，得到一系列的高频窄脉冲序列。
通过两片计数器同时对该脉冲序列以及基准源脉冲序列进行计数，一路方波信号送入单片机外部中断口，作为控制信号控制两片计数器。
得到的两路计数值送入单片机进行处理得相位差值。
方案三：采用脉冲填充计数法，将正弦波信号整成方波信号，其前后沿分别对应于正弦波的正相过零点与负相过零点，对两路方波信号进行异或操作之后输出脉冲序列的脉宽可以反映两列信号的相位差，以输入信号所整成的方波信号作为基频，经锁相环倍频得到的高频脉冲作为闸门电路的计数脉冲，对高频脉冲进行计数所得值即为相位差。
其组成框图如下所示：（1）3600倍锁相环的设计思路锁相的意义是相位同步的自动控制，能够完成两个电信号相位同步的自动控制闭环系统叫做锁相环，简称PLL。
简易数字相位计设计
简易数字相位差计的设计1、单片机最小系统选择方案一以8031为核心外扩32K*8的EPROM27526 作为程序存储器8031内部已集成了128 个字节的RAM 单元而系统运行中需要存放的中间变量较少因而8031的片内RAM已能满足存放要求可不必再扩充外部RAM。
MCS-51系列芯片在目前来说还要算是性价比最高的单片机使用51 至少有以下好处 成本低 技术有保障 开发周期短 供货有保障。
方案二AT89C52是一个低电压，高性能CMOS 8位单片机，片内含8k bytes的可反复擦写的Flash只读程序存储器和256 bytes的随机存取数据存储器（RAM），器件采用ATMEL公司的高密度、非易失性存储技术生产，兼容标准MCS-51指令系统，片内置通用8位中央处理器和Flash存储单元，AT89C52单片机在电子行业中有着广泛的应用。
该单片机能较好的满足题目要求，并且实现简单，因此选用AT89C52经比较 方案二能更好的满足题目的要求 并且实现起来简单 决定选用方案二2、同频不同相的测试波形的产生方案一利用实验室的两台频率发生器来调得同频率和不同相位的两列波形但是效果不是我们想象的那么理想毕竟是模拟的函数发生器要把两台仪器调成一模一样的频率很难做到频率总有些偏差。
方案二利用 RC 延时电路来产生两列同频不同相的波形就是输入是一列波通过RC 电路的延时使得其中一列波形延时一会从而产生另一列延时的波形。
如此就可以得到两列频率完全相同的但相位不同的波形。
具体框图如下图选取方案二比较精确。
该电路的传输函数表达式为( 式1 )令当输入信号角频率为ω 则我们能够得到传输函数幅度与相位表答式 2 、 3（式2）(式3)根据式 3 我们能够计算出测试相位差ϕ 并且其相位差范围从0 −90 。
式中ωc称为低通滤波器的通带截止频率。
经比较 方案二能更好的满足测试的要求 能够得到同频同相的两列输入波形所以决定选用方案二。
单片机数字相位差计的设计
XXXXXX项目式教学设计报告课程名称：电路综合设计项目名称：单片机数字相位差计的设计专业班级：学生姓名：指导教师：开课时间：报告成绩：数字相位差计的设计与实现摘要随着数字电子技术的发展，由数字逻辑电路组成的控制系统逐渐成为现代检测技术中的主流，数字测量系统也在工业中越来越受到人们的重视。
在实际工作中，常常需要测量两列频率相同的信号之间的相位差，来解决实践中出现的种种问题。
例如，电力系统中电网合闸时，要求两电网的电信号之间的相位相同，这时需要精确测量两列工频信号之间的相位差。
如果两列信号之间的相位差达不到相同，会出现很大的电网冲激电流，对供电系统产生巨大的破坏力，所以必须精确地测量出两列信号之间的相位差。
本设计由STC89C51构成的最小系统，通过外围扩展，精确测量工频电压的相位差，采用LCD1602显示相位差，功耗小，精确度高，稳定性能好，读数方便且不需要经常调试。
关键词：单片机、低频、相位差、LCD一、绪论 1.1课题的意义众所周知，相位是交变信号的三要素之一，而相位差则是研究两个相同频率交流信号之间关系的重要参数。
相位差的测量是电气测量的一项基本内容，其含义为测量两个同频率周期信号的相位差值。
例如某一电路系统输入信号与输出信号之间的相位差，三相交流电两个相电压或两个线电压之间的相位差，相电压与相电流之间的相位差等。
又如，在自动控制理论中，系统的相频特性为在不同频率正弦信号作用下，系统的输出信号与输入信号之间的相位和频率的函数关系。
此外，同频率正弦信号的相位差测量在工业自动化、智能控制及通讯电子等许多领域都有着广泛的应用。
如电工领域中的电机功角测试，等等。
因此相位差的测量是研究网络相频特性中不可缺少的重要方面。
1.2课题要求本设计研究了一种可测20Hz-20kHz 内波形（正弦波、三角波、矩形波）数字相位差测量仪的设计方法。
主要内容是以STC89C51为控制核心，实现对音频范围内的正弦交流信号的相位的测量，可测的信号相位差在0～360︒度范围内，测量精度可达0.1︒。
数字相位差测量仪设计
从数字频率计的基本原理出发,根据设计要求,得到如图所示的电路框图
数字频率计的框图
把被测信号(以正弦波为例)通过放大`整形电路将其转换成同频率的脉冲信号，其频率与被测信号 的频率相同。时基电路提供标准的1s时间基准信号，其高电平持续时间 ，当1s信号来到时，闸门开通，被测信号通过闸门，计数器开始计数，直到1s信号结束时闸门关闭，停止计数。若在闸门时间1s内计数器计得的脉冲个数为N，则被测信号频率 。控制电路有两个输出信号：一个信号是产生上升沿的脉冲送入锁存器进行锁存，使送到译码器的数稳定，使得显示器上的数字稳定；另一个信号是产生一个下降沿的脉冲给计数器清零端清零，使计数器在每次1s过后清零从零开始新的一轮计数。逻辑控制电路是控制计数器的工作顺序的,使计数器按照一定的工作程序进行有条理的工作(例如准备----计数----显示------清零----准备下一次测量.时序关系图如图所示：
相位比较器Ⅱ输出的相位误差电压是周期性脉冲波形，需要使用环路低通滤波器将它平滑后输出一个直流控制电压，去控制VCO 频率和相位，使之向减小误差方向变化，以消除频差与相差，从而达到锁定状态。对于高频噪声及其它交流谐波分量，它们将受到滤波器的抑制。
环路低通滤波器由外接的R、C元件组成无源比例积分滤波器。
波形转换、整形、二分频电路
二）锁相环倍频
锁相式数字频率合成器电路原理框图如图所示
：
1、锁相式数字频率合成器的组成与基本工作原理
图中的相位比较器与压控振荡器VCO由锁相环LM4046组成。1/N分频电路是一个三级可预置数分频器，各级都采用可预置数BCD码同步1/N制计数器MC14522，每级的分频比可由单片机去控制，也可用4 位小型拨动开关以8421BCD码形式对该级计数器进行预置数，分频比可选择的范围为0——999，总共可生成999个频率点，它是构成锁相式数字频率合成器的主要单元电路之一，称之为程序分频器TN。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
XXXXXX项目式教学设计报告课程名称：电路综合设计项目名称：单片机数字相位差计的设计专业班级：学生姓名：指导教师：开课时间：报告成绩：数字相位差计的设计与实现摘要随着数字电子技术的发展，由数字逻辑电路组成的控制系统逐渐成为现代检测技术中的主流，数字测量系统也在工业中越来越受到人们的重视。
在实际工作中，常常需要测量两列频率相同的信号之间的相位差，来解决实践中出现的种种问题。
例如，电力系统中电网合闸时，要求两电网的电信号之间的相位相同，这时需要精确测量两列工频信号之间的相位差。
如果两列信号之间的相位差达不到相同，会出现很大的电网冲激电流，对供电系统产生巨大的破坏力，所以必须精确地测量出两列信号之间的相位差。
本设计由STC89C51构成的最小系统，通过外围扩展，精确测量工频电压的相位差，采用LCD1602显示相位差，功耗小，精确度高，稳定性能好，读数方便且不需要经常调试。
关键词：单片机、低频、相位差、LCD一、绪论 1.1课题的意义众所周知，相位是交变信号的三要素之一，而相位差则是研究两个相同频率交流信号之间关系的重要参数。
相位差的测量是电气测量的一项基本内容，其含义为测量两个同频率周期信号的相位差值。
例如某一电路系统输入信号与输出信号之间的相位差，三相交流电两个相电压或两个线电压之间的相位差，相电压与相电流之间的相位差等。
又如，在自动控制理论中，系统的相频特性为在不同频率正弦信号作用下，系统的输出信号与输入信号之间的相位和频率的函数关系。
此外，同频率正弦信号的相位差测量在工业自动化、智能控制及通讯电子等许多领域都有着广泛的应用。
如电工领域中的电机功角测试，等等。
因此相位差的测量是研究网络相频特性中不可缺少的重要方面。
1.2课题要求本设计研究了一种可测20Hz-20kHz 内波形（正弦波、三角波、矩形波）数字相位差测量仪的设计方法。
主要内容是以STC89C51为控制核心，实现对音频范围内的正弦交流信号的相位的测量，可测的信号相位差在0～360︒度范围内，测量精度可达0.1︒。
两路信号（同频、不同相）通过过零比较器电路整形成矩形波信号，再通过鉴相器，D 触发器二分频得到相位差信号。
这样就构成了相位测量系统的测量电路。
再将该相位差信号送入单片机的外部中断端口，通过单片机对数据的处理，最后方可得到所要测量的相位差，并在液晶上显示出测量结果。
二、相位测量方案论证与选择2.1设计方案论证方案1：相位——电压转换法相位--电压转换式数字相位计的原理框图如图2-1设()t u 1、()t u 2为频率相同、相位差为x Φ的两个被测正弦信号，经限幅放大和脉冲整形后变成两个方波，再经过鉴相电路（如异或鉴相），输出周期为T ，宽度为X T 的方波，若方波幅度为g U ，则此方波的平均值即直流分量为o U =gU TT X。
因此，用低通滤波器对方波进行平滑滤波后，输出电压即为直流电压o U 。
上式中T 为被测信号的周期，X T 由两信号的相位差x Φ决定，即T T X =︒Φ360x。
所以X T 与x Φ的关系为：X T =︒Φ360x *T ，代入上式，得o U =g U ︒Φ360x ，若A/D 转换的量化单位取为g U /︒360，则A/D 转换结果即为x Φ的度数。
方案2：通过倍频电路实现相位差的测量先通过比较电路将两路同频信号分别转换为相应的脉冲信号，然后将其中的一路信号通过反相器取反后与另一路信号相与，得到一等脉宽的脉冲波形，此脉冲波形的脉宽t ，即表示两信号的相位差。
将原信号对应的任意一路脉冲信号（周期为T ）倍频后，作为单片机计数器的计数脉冲，并对相位差脉冲记数脉冲周期为T/A ，可得到两信号相位差计算公式如下：Q=360Xt/T=360*W*（T/A ）/T=360*W/A=W*N 其中N=360/A ，N 为常数，是相位测量系统的最小精确度。
经过单片机系统编程即可实现此简单运算式，并将运算结果Q 送LED 显示。
原理图如图2-2：方案3：相位一时间转换法此方案的基本原理是：先分别将被测信号和经过相移网络后的信号通过过零比较器整形成TTL电平方波，然后通过时间间隔内的计数测量，得到相位差。
其中不同的计数方法也是各有利弊，举例如下：（1）采用单片机内部中断和计数器测量。
将两路信号分别通过放大、整形、过零比较，然后分别输入单片机得两个外部中断，一个中断开启定时器，另一个中断关闭定时器，通过读定时器值即可计算得相位差。
这个方案采用的外部器件较少，电路简单MCS—51单片机的51子系列有两个定时器/计数器，分别记为T0或T1。
每个定时器/计数器有一个外部输入端（T0和T1）、一个十六位的二进值加法计数器（TH0、TL0和TH1、TL1）以及两个内部特殊功能寄存器TMOD和TCON。
TMOD用于选择计数器、控制计数信号的输入和定义计数器的工作方式。
TCON用于控制计数信号的输入和计数器的溢出。
但是，51系列的单片机速度较慢，在被测信号频率较高时，测得相位差的绝对误差比较大。
（2）采用较高频率的外部晶振计数测量。
同样将两路信号分别通过放大、整形、过零比较，再将两路整形后的信号输入D触发器，经过“异或”操作，得到可以反映相位差的宽脉冲。
然后在宽脉冲的时间单元内，对高频的晶振信号进行计数，并将计数结果送入单片机进行数据处理，最后在显示模块中显示相位信息。
2.2设计方案选择方案三（1），此方法应用硬件少，结构简单，虽然51系列的单片机速度较慢，在被测信号频率较高时，测得相位差的绝对误差比较大，但本设计被测信号是低频信号，测得相位差的误差很小，满足设计要求。
所以可以看出后者更具优势。
故本次设计采用第三种(1)方案。
三、系统具体实现3.1 系统概述3.1.1系统总体硬件框图及说明整个系统由放大整形电路，鉴相电路，分频电路，单片机及LCD 组成。
放大整形电路：为减小两路被测信号在测量电路中的附加相移引起的测量误差，两个通道采用相同的放大整形电路。
该电路由两个高性能的集成运算放大器组成，集成运放LM339用来对输入信号进行放大，以适应测量微弱信号。
LM339在电路中组成施密特电压比较器，用于检测正弦信号的零点，当输入端信号>0 时, LM339 输出高电平; 当输入端信号<下限电平时, 输出低电平。
由于LM339 输出脉冲上升沿始终对应于输入信号的过零时刻, 下降沿对应于某一下限电平，所以当输入信号幅度变化时, 下降沿时刻跟着变化,上升沿时刻始终不变，因此,能够比较快速准确的检测出信号的零点。
鉴相电路由两个二分频和1个异或门组成。
由图2-2，经二分频后的脉冲波形的宽度即为正弦波的周期，分频后的两路信号经过两输入异或门输出的脉冲宽度即为两路输入信号相位差对应的时间，由于此输出脉冲的上升沿和下降沿对应的都是整形后的脉冲的上升沿，而整形后的脉冲的上升沿不随输入的正弦信号的幅度改变而改变，所以当两路被测信号幅度相差较大时，此电路也可精确测量二者的相位差。
超前\滞后判断电路由D触发器构成，LED指示灯显示。
3.1.2 系统软件框图及说明本系统对核心测量电路——相位测量部分进行了详细的软件设计。
该软件设计主要包括主程序的设计、中断服务子程序的设计、液晶显示程序的设计。
首先要对相位差的测量过程有个基本的了解，待测信号输入相位测量电路，经过整形、鉴相一系列处理后，最终得到了相位差信号，将该相位差信号送入P3.2口（INT0），再将取反后的相位差信号送入P3.3口（INT1）。
通过软件计数的方法对相位差信号的高电平和低电平分别计数10个，同时开启定时器，记录相应的时间。
具体算法如下：设相位差信号高电平的时间为t1，低电平的时间为t2，则相为360211⨯+=tttt其中，相位差信号高电平的时间为t1，通过INT1测得，因为INT1管脚接入的是相位差取反后的信号，而取反信号低电平的时间就是原信号高电平的时间，当外部中断INT1的中断服务子程序启动时，软件计数也同时开始了，定时器T0开始定时，没来一次下降沿，软件计数自动加1，知道计数值为10，关闭定时器T0，并记录此时所用时间，改时间相当于10倍的t1；同理，相位差低电平的时间为t2，通过INT0测得，相位差信号直接送了INT0口，所以记录INT0低电平的时间即为t2，当外部中断INT0的中断服务子程序启动时，同样软件计数的方法，并结合定时器T1定时，最后可求得相当于10倍t2的时间。
再根据上式方可得到所测相位差，并通过液晶显示出来。
本设计用到了两个外部中断，二者原理相同，故此处不再赘述，以INT1中断服务子程序为例，流程图，如图3.3所示。
3.2单元电路设计3.2.1电源模块电路设计本系统采用USB 5v供电，具有方便简单，适用性强的特点，470uF电解电容起到去除电源低频波纹，稳定电源的作用；104电解电容做为滤波电容进行去除高频干扰。
3.2.1相位差整形电路设计被测信号是周期相同、幅度和相位不同的两路正弦信号，为了准确地测量出正弦信号的相位差，需要对输入波形进行整形，使输入信号变成矩形波信号，并送给鉴相器进行处理。
另外，在相位差测量的过程当中，不允许两路被测输入信号在整形输入电路中发生相对相移，或者应该是的两路被测信号在整形输入电路中引起的附加相移是相同的，因此，我们对A、B两路信号采用了相同的整形电路。
同时，为了避免出现被测信号在过零点时含有干扰，我们选用施密特触发器组成的整形电路。
由于施密特触发器是在单门限电压比较器的基础上引入了正反馈网络，因为正反馈的作用，它的门限电压随着输出电压U0的变化而变化，从而使施密特触发器有两个门限电压，所以可以提高输入电路的抗干扰能力。
如图3-4所示，电路中我们使用两个施密特触发器对两路被测输入信号进行整形。
在图中，比较器LM339连接成了施密特触发器的形式。
为了保证输入电路对相位差的测量不带来误差，必须保证两个施密特触发器的两个门限电平对应相等，这可以通过调节电位器R7和R13来实现。
图3-4相位差整形分频电路3.2.2分频电路设计二分频电路由74LS74双向D触发器构成，把需要分频的信号接CLK，输出/Q反馈到输入D端。
CLR和PR是清零，都是低电频有效。
连接如图3-4。
3.2.3鉴相电路设计图3-5相位差鉴相电路鉴相器就是异或门电路，假设在鉴相器的两端输入整形分频之后的波形Ug、Uh中，异或之后正脉冲宽度就是Ug和Uh相位差所对应的时间差，由此可见，鉴相器在相位测量电路中起到了测量时间差的重要作用。
3.2.4 相位超前/滞后电路设计相位超前/滞后电路如图3-5，电路中使用了74LS74双向D型触发器。
通过电压比较器LM339整形，D触发器二分频之后的两路信号输入74LS74双向D型触发器的独立数据端D和时钟端C，当信号A超前于信号B时，74LS74的独立数据端的输入方波信号也超前于时钟端的输入方波信号，那么时钟的第一个上升沿到来时，独立数据端处在高电平，根据74LS74的真值表，输出Q端为高电平，Q端为低电平，发光二极管1亮，并且随后所有的时钟信号的上升沿到达时，独立数据端都处在高电平，Q端保持高电平不变。