低κ介质与铜互连集成工艺
基于LowK介质QFN55nm铜线键合ILD断层的分析
２ ０ １ ３ 年４ 月
光 电技 术应 用
Ｅ Ｌ ＥＣＴＲＯ— ＯＰ Ｉ Ｃ Ｔ ＥＣＨＮＯＬ０ＧＹ ＡＰ Ｐ Ｌ Ｉ ＣＡＴＩ ＯＮ
Ｖ０１ ． ２ ８． ＮＯ． ２
Ａｐ ｒ ｉ ｌ ， ２ ０１ ３
・Байду номын сангаас
光 电器 件 与材 料 ・
基于 Ｌ ｏ ｗ Ｋ介 质 ＱＦ Ｎ ５ ５ ｎ ｍ铜 线键 合 Ｉ Ｌ Ｄ断层 的分 析
差的层 间粘附性 ， 加上 ｃ ｕ比 Ａ ｕ 具有 更高 的机 械强度 和硬度 ， 并且 需要 使用更 严谨 的引线 键合 的参数 （ 例
如较 高 的力 ， 更 高 的 功率 ， 较 高 的温 度 ） 。加 上 电子
打火后 的铜 焊球 表面容 易氧 化 ， 更 加增强 了其 硬度 ， 在 以上 因素的共 同作用 下 ， 焊盘容 易形成 成坑 ， 对于
ｓ ｔ ａ ｎ ｔ （ Ｌ ｏ ｗ Ｋ） ａ ｒ ｅ ｉ ｎ ｔ ｒ ｏ ｄ ｕ ｃ ｅ ｄ ． Ｄｕ ｉｎ ｒ ｇ ｃ ｏ ｐ ｐ ｅ ｒ ｗｉ ｒ ｅ ｂ ｏ ｎ ｄ ｉ ｎ ｇ ， Ｉ ＬＤ ｃ ｒ ａ ｃ ｋ ｌ ａ ｙ ｅ ｒ ｏ ｆ ｔ ｈ ｅ ｄ ｉ ｅ ｌ ｅ ｃ ｔ ｉ ｒ ｃ ｗｉ ｔ ｈ ｌ ｏ ｗ Ｋ ａ ｎ ｄ ｏ ｐ ｔ ｉ ｍｉ —
ｚ ａ ｔ ｉ ｏ ｎ ｐ ｒ ｏ ｃ ｅ ｓ ｓ ｒｅ ａ ａ ｎ ａ ｌ ｙ ｚ ｅ ｄ．Ｃｏ ｎｓ ｉ ｄ ｅ ｉｎ ｒ ｇ ｔ ｅ ｃ ｈ ｎ ｉ ｑ ｕ ｅ ｓ ｓ ｔ ａ ｂｉ ｌ ｉ ｔ ｙ ，ｏ ｐ ｔ ｉ ｍｉ ｚ ａ ｔ ｉ ｏ ｎ ｂ ｏ ｎ ｄ ｉ ｎ ｇ ｐ ａ ｒ ａ ｍｅ ｔ ｅ ｒ ｓ ｒｅ ａ ａ ｄ ｏ ｐｔ ｅ ｄ ｔ ｏ ｉ ｍ— ｐ ｒ ｏ ｖ ｅ ｔ ｈ ｅ ｄ ｅ ｓ ｉ ｇ ｎ ｓ ｈｏ ｒ ｔ ｃ ｏ ｍｉ ｎ ｇｓ ｏ ｆ ｃ ｈｉ ｐｓ ｄ ｕ ｉｎｇ ｒ ｏ ｐ ｔ ｉ ｍｉ ｚ ａ ｔ ｉ ｏ ｎ ｐ ｒ ｏ ｃ ｅ ｓ ｓ ． Ａｆ ｔ ｅ ｒ ａ ｓ ｅ ｒ ｉ ｅ ｓ ｏ ｆ ｔ ｅ ｃ ｈ ｎ ｉ ｑ ｕ ｅ ｓ ｏ ｐ ｔ ｉ ｍｉ ｚ ａ ｔ ｉ ｏ ｎ ａ ｎ ｄ ｐｌ ｅ ｎ ｔ ｙ ｏ ｆ ｅ ｘ ｐｅ ｉｍ ｅ ｒ ｎ ｔ ｄ ｅ ｓ ｉ ｇ ｎ ｓ ， ｔ ｈ ｅ ｉ ｎ ｍ ｉ ｍｕ ｍ ｒ ａ ｔ ｉ ｏ ｏ ｆ Ｉ ＬＤ ｃ ｒ ａ ｃ ｋ ｌ ａ ｙ ｅ ｒ ｈ ａ ｓ ｂ ｅ ｅ ｎ ａ ｃ ｈ ｉ ｅ ｖ ｅ ｄ ．
Low-K介质与Cu互连技术在新型布线系统中的应用前景
Low-K介质与Cu互连技术在新型布线系统中的应用前景摘要：集成电路（IC）的快速发展对ULSI布线系统提出了更高的要求。
本文通过对ULSI互连布线系统的分析，在介绍了ULSI新型布线系统的同时，尝试预测互连技术的趋势走向，同时展望Low-K 介质与Cu互连技术在新型布线系统中的应用前景。
关键词：ULSI Low-K介质Cu互连Abstract：The rapid development of IC technology has led to a search for the ULSI routing system.This paper discussed for ULSI interconnect routing system,designed to introduce ULSI interconnect routing system and the trend of interconnect technologies,the future application of the Low-k and Cu interconnect technology are also prospected.Key Words:ULSI Low-K medium Cu interconnect如今，半导体工业飞速发展，人们对于电子产品的功能和体积也提出了进一步的要求，因而，提高集成电路的集成度、应用新式材料和新型布线系统以缩小产品体积、提高产品稳定性势在必行。
根据Moore定律，IC上可容纳的晶体管数目，约每隔18个月便会增加一倍，性能也将提升一倍。
日益减小的导线宽度和间距与日益提升的晶体管密度促使越来越多的人把目光投向了低介电常数材料在ULSI中的应用。
另一方面，金属铝（Al）是芯片中电路互连导线的主要材料，然而，由表1可知，金属铜（Cu）的电阻率比金属铝（Al）低40%左右，且应用Al会产生更明显的互联寄生效应。
铜互连技术
铜互连技术2008-2-18周江涛、周长聘、严玮俊、沈系蒙、陈龙摘要:在集成电路中采用双镶嵌工艺制备互连线，铜作为互连线的材料具有低电阻率和较好的抗电迁移能力等优点，同时存在新的缺陷模式如沟槽缺陷、气泡缺陷、金属缺失等，目前的工作主要是该工艺的完善。
本文将按如下次序介绍:Cu淀积(用于生长籽晶);铜图形化方法,,铜图形化有三种方法:镶嵌工艺(damascene), 剥离工艺 , 铜刻蚀;抛光(完成互连制备)。
铜互连工艺简介:Cu的互连工艺最早在1997年9月由IBM提出来的，被称为是镶嵌工艺(也称大马士革)。
并应用于制备微处理器、高性能存储器及数字信号处理器等等。
它采用对介电材料的腐蚀来代替对金属的腐蚀来确定连线的线宽和间距。
镶嵌工艺分为单镶嵌和双镶嵌。
它们的区别就是在于穿通孔和本曾的工艺连线是否是同时制备的。
2、铜籽晶层制备经过一系列布线刻槽和穿通孔加工完毕后，是Cu的淀积过程。
由于铜虽然电阻率和电迁移特性优于铝, 但是也有不如铝的方面。
铜对二氧化硅等材料的粘附性很弱,而且在二氧化硅中的扩散系数很大, 所以铜互连线外面需要有一层DBA P (diffuSion barrier and adheSion promoter) , 简称为阻挡层(barrier) , 阻挡层可为氮化硅(Si3N4 )、氮化钛(T iN )、氮化钨(WN )、钽(Ta) 等。
为了能更好地电度上Cu，需要先做上一层薄薄的Cu籽晶层,它对二氧化硅等材料的粘附性却很强，之后再电度Cu。
目前有多种途径来生长种籽层:(溅射法、化学气相淀积法、原子层淀积法)。
A、溅射法制备种籽层:溅射是物理气相淀积的形式之一，具有工艺简单，能够淀积2008-2-18高熔点的金属和原位溅射刻蚀等优点。
因此溅射是目前集成电路工业铜种籽层最主要的制备方法。
由于铜容易与其他材料发生反应，粘附系数高，因此在填充高宽比大的引线孔和沟槽时，往往会先将洞口上方堵塞，从而在引线孔和沟槽中留下孔洞，无法完全填充，这样势必会对器件造成很大影响。
超深亚微米集成电路的铜互连技术布线工艺与可靠性
而且只需要进行导电金属层的ＣＭＰ工艺，所以减少了互连工艺的步骤和时间，使制造成本得以降低．图３给
出了通常采用的大马士革工艺流程．
图３ 双大马士革工艺
双大马士革工艺的具体步骤：１）淀积第ｌ层电介质层，进行化学机械抛光（最终的厚度就是通孔的深
万方数据
５８
西安电子科技大学学报（自然科学版）
第３２卷
度）；２）进行氮化物的淀积；３）光刻形成通孔图形；４）通孔图形刻蚀（得到图３（ａ））；５）淀积第２层电介质层，进 行化学机械抛光（最终的厚度是金属线的深度）；６）光刻形成通孔和金属互连线的图形（得到图３（ｂ））；７）刻蚀 电介质层（得到图３（ｃ））；８）淀积阻挡层；９）填充ｃｕ金属（得到图３（ｄ））；１０）ＣＭＰ加工ｃｕ金属层（得到图３（ｅ））．
２ Ｃｕ互连技术中的可靠性问题
Ｃｕ互连技术的可靠性是一个重要的问题，涉及到电迁移、应力迁移、热循环稳定性、介电应力、热导率等 问题．
对于互连介质层（包括低ｋ材料、防止ｃｕ扩散的介质阻挡层材料），其可靠性问题涉及高电压应力、高的 温度循环应力、介质导热对介电性能的影响．对于互连介质材料来说，希望尽可能低的介电常数和尽可能高 的击穿特性．互连介质的可靠性特征通常与材料性质、制备工艺、材料和工艺的兼容性密切相关．对于互连材 料来说，必须保持稳定的电学性质（如平带电压和泄漏电流），其中研究在高的电压应力和温度循环应力的作 用下，介质材料的Ｃ－Ｖ和，．ｙ特性的变化是研究其电学稳定性的常用手段”．８ Ｊ．研究互连介质层Ｃｕ的污染、 应力迁移、温度循环、时间依赖的介电击穿（ＴＤＤＢ）特性是分析互连介质层可靠性的常用手段Ｌ９ｊ．
ｃｕ在Ｓｉ及其氧化物和低ｋ介质中扩散得非常快，这就需要一个势垒层来保护这些介质层．势垒层材料 包括了介质势垒层和导电势垒层，起着阻止Ｃｕ扩散、改善Ｃｕ与介电材料粘附性的作用，同时势垒层材料还 应该适合ＣＭＰ技术［５］．
半导体器件中的low-k技术（精选五篇）
半导体器件中的low-k技术（精选五篇）第一篇：半导体器件中的low-k技术半导体集成电路中的low-k技术摘要：随着芯片集成度的不断提高，RC时延、串扰噪声和功耗等越来越成为严重的问题。
low-k(低介电常数)技术在这样的背景下产生并逐渐应用到集成电路工艺中。
low-k材料代替SiO2能够进一步提高芯片的速度，但在low-k材料带来巨大技术优势的同时，也带来了一些技术性难题。
研究新型low-k材料并提升其相应的性能，将极大的促进集成电路的发展。
关键词: 集成电路 low-k技术低介电常数多孔材料前言随着超大规模集成电路(Very Large Scale Integration,VLSI)的高速发展，芯片的集成度不断提高，特征尺寸不断减小。
金属互连的多层布线导致金属导线的电阻、线间电容和层间电容增大，从而使RC延迟时间、串扰噪声和功耗等增加，这些问题成为集成电路进一步发展的制约因素[1,2]。
为了解决上述问题，提高芯片的速度，一方面用采用Cu金属互连线代替Al金属，减少电阻(Cu电阻率为1.75 ×10-8Ω·m，Al电阻率2.83 ×10-8Ω·m)。
另一方面用low-k电介质(k<3)代替SiO2(k=3.9~4.2)，降低金属互连层间绝缘层的介电常数k[3,4]。
90 nm工艺要求k = 3.0～2.9；65 nm工艺要求k = 2.8～2.7；45 nm 工艺要求k = 2.6～2.5[3]；32nm及以下工艺要求k值在2.4之下[5]。
因此，low-k技术已经成为集成电路领域的重点研究内容之一。
low-k技术的优势图1 分布电容示意图low-k技术就是就是寻找介电常数(k)较小的材料作为芯片内部电路层之间的绝缘介质ILD(Inter Layer Dielectrics，层间电介质)，防止各层电路的相互干扰，以提升芯片的稳定性和工作频率。
集成电路的速度由晶体管的栅延时和信号的传播延时共同决定，使用high-k材料可以有效地降低栅延时。
芯片半导体制造工艺-第十三章 金属化
多层金属化
层间介质
亚0.25µm CMOS 剖面
金属互连结构
复合金属互连
具有钨塞的通孔互连结构
局部互连（钨） 初始金属接触 在硅中扩散 的有源区
Figure 12.1
• 层间介质（ILD）是绝缘材料，它分离了金属 之间的电连接。ILD一旦被淀积，便被光刻成 图形、刻蚀以便为各金属层之间形成通路。用 金属（通常是钨 W）填充通孔，形成通孔填充 薄膜。在一个芯片上有许多通孔，据估计，一 个300mm2单层芯片上的通孔数达到一千亿个 。在一层ILD中制造通孔的工艺，在芯片上的 每一层都被重复。
金属化对不同金属连接有专门的术语名称。互 连（interconnect）意指由导电材料（铝、多晶硅或 铜）制成的连线将信号传输到芯片的不同部分。互 连也被用做芯片上器件和整个封装之间普通的金属 连接。接触（contact）意指硅芯片内的器件与第一 层金属之间在硅表面的连接。通孔（via）是穿过 各种介质层从某一金属层到毗邻的另一金属层之间 形成电通路的开口。“填充薄膜”是指用金属薄膜 填充通孔，以便在两金属层之间形成电连接。
半导体制造技术
第十三章
金属化
概述
金属化是芯片制造过程中在绝缘介质薄膜上 淀积金属薄膜，通过光刻形成互连金属线和集成 电路的孔填充塞的过程。金属线被夹在两个绝缘 介质层中间形成电整体。高性能的微处理器用金 属线在一个芯片上连接几千万个器件，随着互连 复查性的相应增加，预计将来每个芯片上晶体管 的密度将达到10亿个。
1. 导电率: 要求高导电率，能够传道高电流密度。 2. 黏附性：能够黏附下层衬底，容易与外电路实现电连接 3. 淀积：易于淀积经相对低温处理后具有均匀的结构和组分 4. 刻印图形/平坦化：提供高分辨率的光刻图形 5. 可靠性：经受温度循环变化，相对柔软且有好的延展性 6. 抗腐蚀性：很好的抗腐蚀性，层与层以及下层器件区有最
深亚微米集成电路工艺中铜金属互联技术
来， 同时把部分通孔方法中未刻蚀的部分一直刻到 最下面的硬掩蔽层。除胶之后就完成了双大马士革 结构细线条加工的制造过程， 转入铜金属化工序。
用 >3<= #=6?"<@A7 生产的 BC! D/// 系列双层胶， 成功 的实现了大马士革结构微细加工， 所谓双层胶包括： （(） 含硅的薄成像层， 主要提供高分辨、 对底层 高选择比； （D） 厚的底层胶， 提供平整性、 抗反射性、 填孔 性、 抗腐蚀性。 这种双层胶工艺的特点， 在于把对光刻胶的精 确成像要求与其他工艺要求 （例如， 抗反射、 平坦化、 耐等离子刻蚀等） 分离开来， 解决了双大马士革工艺 中最棘手的微细光刻问题。双层胶工艺流程示意图 见图 ,。首先， 涂上一层厚度很厚的底部胶 （ E%； F;G ， 这层胶是一种有机材料， 具有良好的抗反 H63A@563） 、 平坦性、 耐腐蚀性， 然后是厚 射性 （ I (J 的反射率） 度很薄的成像光刻胶 （ "?@2";2 A@K63） ， 与一般光刻胶 不同之处在于， 成像胶很薄且含硅材料， 因此具有很 高的腐蚀选择比。 )+D 双大马士革结构的形成 目前主要有两大类： 一种是通孔优先 （ L"@GM"37: ， 另一种是金属槽优先 （ :36;<=GM"37: @: @: :36;<= A656A） 。 :36;<= A656A） 所谓通孔优先法， 即先在复合结构上光刻出通 孔 （ 5"@） ， 并进行等离子刻蚀， 全部通孔对光刻胶的 要求比较高， 因为一次要把通孔刻到最低部的硬掩 蔽层上， 而部分通孔 （ N@3:"@AG5"@） 的方法是先把最上 面的硬 掩 蔽 层 （ =@3H?@7O ） 和金属连线槽介质层刻 透， 但停在两层介质中间的硬掩蔽层上。通孔刻蚀、 除胶以后再进行金属槽的光刻。在完全通孔优先法 中， 通孔的底部要用有机材料保护起来， 以免在金属 槽刻蚀过程中把底部的阻挡层吃光。第二次光刻 （目的是刻出金属槽） 则在有一定形貌高度的硅片表 万方数据 面完成。在随后的等离子刻蚀中， 既把金属槽刻出
超低k材料集成
纳米节点首次被引入。对于32纳米节点超浅结 纳米节点首次被引入。对于32纳米节点超浅结 ，毫秒退火对杂质激活仍然有效，但是一些要 ，毫秒退火对杂质激活仍然有效，但是一些要 求将更加严格。另外一个重要的挑战就是浸没 求将更加严格。另外一个重要的挑战就是浸没 式光刻技术在双重图形上曝光的应用、 式光刻技术在双重图形上曝光的应用、金属栅 /高介电常数栅堆栈的广泛应用以及硅化物与 高介电常数栅堆栈的广泛应用以及硅化物与 硅的接触电阻。 硅的接触电阻。
15
ECMP优势及面临的挑战 ECMP优势及面临的挑战
ECMP结合了电化学抛光和化学机械抛光的优点 ECMP结合了电化学抛光和化学机械抛光的优点 ,在很低的压力下实现了Cu的平坦化,不仅实现 在很低的压力下实现了Cu的平坦化, 了光刻工艺的的更多窗口，而且使得薄膜的阻 抗降低。然而，由于经济原因以及关于在32nm 抗降低。然而，由于经济原因以及关于在32nm 节点有效势垒层去除技术的核心问题，ECMP工 节点有效势垒层去除技术的核心问题，ECMP工 艺的应用也存在一些挑战。
12
密封性质的改变可以通过在最后一步等离子 工艺中注入一些特别气体CH4、NH3及He/H2来 工艺中注入一些特别气体CH4、NH3及He/H2来 实现。通过电子能量光谱分析，可知在低k 实现。通过电子能量光谱分析，可知在低k材 料侧壁中发现用He/H2进行密封时会产生Ta渗 料侧壁中发现用He/H2进行密封时会产生Ta渗 透，但是对于CH4、NH3没有发现该现象。通 透，但是对于CH4、NH3没有发现该现象。通 过比较CH4和NH3密封性质对于器件可靠性的 过比较CH4和NH3密封性质对于器件可靠性的 影响，发现CH4具有更好的密封性质。 影响，发现CH4具有更好的密封性质。
【CN110112095A】一种集成结构的制备方法以及由此得到的铜互连线与介质层集成结构【专利】
(19)中华人民共和国国家知识产权局(12)发明专利申请(10)申请公布号 (43)申请公布日 (21)申请号 201910339548.1(22)申请日 2019.04.25(71)申请人 中国科学院上海微系统与信息技术研究所地址 200050 上海市长宁区长宁路865号(72)发明人 黄亚敏 董业民 (74)专利代理机构 上海智信专利代理有限公司31002代理人 宋丽荣(51)Int.Cl.H01L 21/768(2006.01)(54)发明名称一种集成结构的制备方法以及由此得到的铜互连线与介质层集成结构(57)摘要本发明涉及一种集成结构的制备方法，包括以下步骤：S1，在半导体衬底上，经过单大马士革工艺首先形成包括第一铜互连线和第一介质层的单镶嵌式复合层；S2，通过等离子刻蚀去除部分第一介质层，露出第一铜互连线的顶部，第一铜互连线之间的第一介质层下沉形成第一介质层凹槽；S3，沿着第一介质层凹槽和凸起的第一铜互连线沉积覆盖层，形成第一凹槽式覆盖层。
本发明还提供根据上述的制备方法得到的铜互连线与介质层集成结构。
本发明通过凹槽式覆盖层形成集成结构，其中，铜互连线的顶部被更好地包覆了绝缘层，因此有效地降低了电场作用下，电流密度的尖端聚集效应，有效改善铜互连线顶端之间的电场强度分布。
权利要求书1页 说明书3页 附图2页CN 110112095 A 2019.08.09C N 110112095A权 利 要 求 书1/1页CN 110112095 A1.一种集成结构的制备方法，其特征在于，包括以下步骤：S1，在半导体衬底上，经过单大马士革工艺首先形成包括第一铜互连线和第一介质层的单镶嵌式复合层；S2，通过等离子刻蚀去除部分第一介质层，露出第一铜互连线的顶部，第一铜互连线之间的第一介质层下沉形成第一介质层凹槽；S3，沿着第一介质层凹槽和凸起的第一铜互连线沉积覆盖层，形成第一凹槽式覆盖层。
2.根据权利要求1所述的制备方法，其特征在于，所述步骤S1还包括对单镶嵌式复合层的表面进行化学机械抛光处理。
金属互连结构[实用新型专利]
![金属互连结构[实用新型专利]](https://img.taocdn.com/s3/m/7e9ee094a26925c52dc5bf0f.png)
专利名称：金属互连结构
专利类型：实用新型专利
发明人：周鸣
申请号：CN201420103780.8申请日：20140307
公开号：CN203895443U
公开日：
20141022
专利内容由知识产权出版社提供
摘要：本实用新型提供了一种金属互连结构，所述金属互连结构包括：半导体基底；位于所述半导体基底上的铜互连线；位于所述铜互连线上的连接层，所述连接层含碳、硼和铝；以及位于所述连接层上的低K介质层。
在此，通过连接层连接铜互连线和低K介质层，利用含碳、硼和铝的连接层的耐腐蚀性、抗热性、抗氧化性，以及与铜互连线和低K介质层都能很好粘合的性能，提高了低K介质层与铜互连线之间的连接可靠性，从而提高了生产良率、降低了制造成本。
申请人：中芯国际集成电路制造(北京)有限公司
地址：100176 北京市大兴区北京经济技术开发区(亦庄)文昌大道18号
国籍：CN
代理机构：上海思微知识产权代理事务所(普通合伙)
更多信息请下载全文后查看。
铜互连及其相关工艺
铜互连及其相关工艺
翁寿松
【期刊名称】《微纳电子技术》
【年(卷),期】2004(41)3
【摘要】介绍了铜互连、金属间低K绝缘层和CMP工艺。
ITRS2001/1999对铜互连、金属间低K绝缘层和CMP工艺提出了具体的要求和进程。
ITRS2001比ITRS1999整整提前了一年。
铜互连和金属间低K绝缘层可解决布线RC延迟问题,CMP可解决晶圆表面不平整问题。
IC特征尺寸、铜互连层厚度、金属间低K 绝缘层厚度和Cu/低K鄄CMP所用研磨膏粒子尺寸都已步入纳米级,从而进一步提高了高端IC的密度和速度。
【总页数】4页(P14-16)
【关键词】铜互连;低K绝缘层;化学机械抛光;RC延迟
【作者】翁寿松
【作者单位】无锡市罗特电子有限公司
【正文语种】中文
【中图分类】TN405.97
【相关文献】
1.NDC工艺中不同预处理气体对铜互连可靠性的影响 [J], 张荣跻; 刘建强
2.用于集成电路铜互连工艺的Low-K材料研究 [J], 余家庆; 刘春晖; 董莹莹; 唐溪琴; 熊韵; 魏淑华
3.用于铜互连CMP工艺的抛光液研究进展及发展趋势 [J], 周佳凯;牛新环;杨程辉;王治;崔雅琪
4.铜互连扩散阻挡层工艺优化 [J], 傅晓娟;赵毅强;刘峻;宋凯悦
5.三维封装硅通孔铜互连电镀工艺研究进展 [J], 周苗淼;张雨;沈喜训;徐群杰
因版权原因，仅展示原文概要，查看原文内容请购买。