“计算机组成与系统结构”(第7章) 2009
合集下载
计算机组成原理(2009年7月份)期末考试试卷
Ｃ ＋（＂一１ ， ２５ ） ． ２ ） 一（１一１ ） 一（ 一２５ Ｄ ．十（１一１ ， １ １ ２５ ） ３运算器虽 由许多部件组成， ． 但核心部分是（ Ａ．数据总线 Ｃ ．多路开关 ） 。
Ｂ ．算术逻辑运算单元 Ｄ．累加寄存器
映像方式 。
直接映像是简单的地址映像， 地址变换速度较快， 且遇到冲突替换时， 只要将所在的块替 换出来， 不需要替换算法， 硬件实现更容易， 但它的命中率略低。 ４简述总线的串行传送、 ． 并行传送、 复用传送和数据包传送四种基本信息传输方式的特 点。（ ８分） 答： 串行传送方式是 ｎ位字长的数据通过一条通信信号线一位一位地传送；
［ ］ 二 １ ００ ＸＷ ００１０ １
［ 」 ＝ １ １１ Ｘ反 １１０１ ０
［〕 二 １ １ ０ Ｘ补 １１１ ０ ０
１ ６１ ３
３ Ｃ ｃｅ 有哪 ３ ． ｈ ａ 种基本映像方式？直接映像方式的主要优缺点是什么？（ ７分）
４简述总线的串行传送、 ． 并行传送、 复用传送和数据包传送四种基本信息传输方式的特
点 。（ ８分） 得 分 评卷人 四、 计算题 （ 每题 １ ０分 ， ２ 共 ０分）
写出 Ｘ ０１１１Ｙ＝－０１１１ 的原码和补码表示， ＝１１１０， ０００ １ 并用补码计算两个数的和。 将十进制数一０２８ ． 转换化成二进制数， ８ 再写出它的原码、 反码、 补码表示（ 符号位和数
４在定点运算器中， ． 无论采用双符号位还是采用单符号位 ， 都必须要有溢 出判断电路 ， 它 一般用（ ） 来实现。 Ｂ ．或非门 Ｄ．与或非门 ）。
Ａ．与非门 Ｃ ．异或门 ５立 即寻址是指（ ．
Ａ 指令中直接给出操作数地址 ． Ｃ 指令中间接给出操作数 ．
） 之间的交接界面。 Ｂ ．主机与外围设备 Ｄ Ｃ Ｕ与系统总线 ． Ｐ ） 之间建立直接的数据通路。
计算机组成原理第七章单元测试(含答案)
第七章、系统总线
系统总线测试
1、从信息流的传送效率来看，（）工作效率最低。
A、三总线系统
B、单总线系统
C、双总线系统
D、多总线系统
2、系统总线地址的功能是（）。
A、选择主存单元地址
B、选择进行信息传输的设备
C、选择外存地址
D、指定主存和I / O设备接口电路的地址
3、计算机使用总线结构的主要优点是便于实现积木化，同时（）。
A、减少了信息传输量
B、提高了信息传输的速度
C、减少了信息传输线的条数
D、加重了CPU的工作量
4、IEEE1394的高速特性适合于新型高速硬盘和多媒体数据传送，它的数据传输率最高可以达到（）。
A、100 Mb/秒
B、200 Mb/秒
C、400 Mb/秒
D、300 Mb/秒
5、异步控制常用于（）作为其主要控制方式。
A、在单总线结构计算机中访问主存与外围设备时
B、微型机的CPU中
C、硬布线控制器中
D、微程序控制器中
6、当采用（）对设备进行编址情况下，不需要专门的I/O指令。
A、统一编址法
B、单独编址法
C、两者都是
D、两者都不是
参考答案如下：
1。
精品文档-计算机组成与系统结构(裘雪红)-第7章
TCLK = τ = max{τi}
第7章 流水线技术与指令级并行
41
从时-空图中可以看到，当流水线被启动后，需要经过一个 启动阶段流水管道才能被充满，这个启动阶段所用时间称为通
过时间(或填充时间)。在理想的情况下， 通过时间= (流水线级数－1)×时钟周期 (7-2)
在通过时间之后，流水线达到稳定而被充分利用，并且每个时 钟周期输出一个新的结果。
第7章 流水线技术与指令级并行
35
2. 增加指令流水线条数 以Intel微处理器为例，80486及之前的x86微处理器中只有
一条指令流水线，程序中的所有指令都是通过这唯一的指令流 水线来执行的。而在Pentium处理器中设置了两条指令 流水线，分别叫U指令流水线(主流水线)和V指令流水线(副流水
线)。每个流水线都拥有自己的算术逻辑运算部件ALU、地址生 成逻辑以及与数据Cache的接口。U指令流水线可以执行所有的 指令，而V指令流水线只能执行简单的指令。
当选择截断法时，舍弃部分自然丢弃，所以不需要任何舍入处 理操作或电路。
第7章 流水线技术与指令级并行
15
图 7.6 IBM System 360/91的浮点加/减法单元
第7章 流水线技术与指令级并行
16
图 7.7 浮点加/减法单元的流水线结构
第7章 流水线技术与指令级并行
17
7.2.2 浮点乘除运算流水线
所以
(7-11)
第7章 流水线技术与指令级并行
54
对于指令流水线而言，当加速比S作为指令数n的函数时， 则理论上有
(7-12) 当加速比S作为指令流水线级数m的函数时，则理论上有
(7-13)
第7章 流水线技术与指令级并行
55
第7章 流水线技术与指令级并行
41
从时-空图中可以看到，当流水线被启动后，需要经过一个 启动阶段流水管道才能被充满，这个启动阶段所用时间称为通
过时间(或填充时间)。在理想的情况下， 通过时间= (流水线级数－1)×时钟周期 (7-2)
在通过时间之后，流水线达到稳定而被充分利用，并且每个时 钟周期输出一个新的结果。
第7章 流水线技术与指令级并行
35
2. 增加指令流水线条数 以Intel微处理器为例，80486及之前的x86微处理器中只有
一条指令流水线，程序中的所有指令都是通过这唯一的指令流 水线来执行的。而在Pentium处理器中设置了两条指令 流水线，分别叫U指令流水线(主流水线)和V指令流水线(副流水
线)。每个流水线都拥有自己的算术逻辑运算部件ALU、地址生 成逻辑以及与数据Cache的接口。U指令流水线可以执行所有的 指令，而V指令流水线只能执行简单的指令。
当选择截断法时，舍弃部分自然丢弃，所以不需要任何舍入处 理操作或电路。
第7章 流水线技术与指令级并行
15
图 7.6 IBM System 360/91的浮点加/减法单元
第7章 流水线技术与指令级并行
16
图 7.7 浮点加/减法单元的流水线结构
第7章 流水线技术与指令级并行
17
7.2.2 浮点乘除运算流水线
所以
(7-11)
第7章 流水线技术与指令级并行
54
对于指令流水线而言，当加速比S作为指令数n的函数时， 则理论上有
(7-12) 当加速比S作为指令流水线级数m的函数时，则理论上有
(7-13)
第7章 流水线技术与指令级并行
55
西安电子科技大学_计算机组成原理第7章输入输出IO系统_课件PPT
9
7.2 外部设备：习题
设一个磁盘盘面共有200个磁道，盘面总存储容量 60MB，磁盘旋转一周的时间为25ms，每磁道有8个扇 区，各扇区间有一间隙，磁头通过每个间隙需1.25ms。 则磁盘通道所需最大传输率是_____。
A. 10MB/s
B. 60MB/s
C. 83.3MB/s D. 20MB/s
14
7.3 I/O接口(I/O控制器)：习题
在统一编址的情况下，就I/O设备而言，其对应的I/O 地址说法错误的是_____。 A. 要求固定在地址高端 B. 要求固定在地址低端 C. 要求相对固定在地址的某部分 D. 可以随意在地址的任何地方
7 第 章 输入输出(I/O)系统
7.4 I/O方式
2021年9月3日 21:40:22
7.4 I/O方式
程序查询方式 实现简单；CPU与I/O设备只能串行工作。
程序中断方式 中断的基本类型 按中断源的位置： 内中断 外中断 如何得到中断服务程序的入口地址： 向量中断: 由中断事件自己提供(硬件向量法) 非向量中断：由CPU查询得到(软件查询法)
19
7.4 I/O方式
程序中断方式
中断的过程：
中断请求：由中断源发出
中断响应：每条指令执行阶段结束前，未屏蔽
断点保护（硬件完成） 中断判优
PUSH PSW 关中断: IF=0; TF=0
中断源识别
PUSH CS
获得中断服务程序首地址 PUSH IP
中断处理
PUSH regs STI （选） 中断处理
一台字符显示器的VRAM中存放的是_____。
A. 显示字符的ASCII码
B. BCD码
C. 字模
D. 汉字内码
7.2 外部设备：习题
设一个磁盘盘面共有200个磁道，盘面总存储容量 60MB，磁盘旋转一周的时间为25ms，每磁道有8个扇 区，各扇区间有一间隙，磁头通过每个间隙需1.25ms。 则磁盘通道所需最大传输率是_____。
A. 10MB/s
B. 60MB/s
C. 83.3MB/s D. 20MB/s
14
7.3 I/O接口(I/O控制器)：习题
在统一编址的情况下，就I/O设备而言，其对应的I/O 地址说法错误的是_____。 A. 要求固定在地址高端 B. 要求固定在地址低端 C. 要求相对固定在地址的某部分 D. 可以随意在地址的任何地方
7 第 章 输入输出(I/O)系统
7.4 I/O方式
2021年9月3日 21:40:22
7.4 I/O方式
程序查询方式 实现简单；CPU与I/O设备只能串行工作。
程序中断方式 中断的基本类型 按中断源的位置： 内中断 外中断 如何得到中断服务程序的入口地址： 向量中断: 由中断事件自己提供(硬件向量法) 非向量中断：由CPU查询得到(软件查询法)
19
7.4 I/O方式
程序中断方式
中断的过程：
中断请求：由中断源发出
中断响应：每条指令执行阶段结束前，未屏蔽
断点保护（硬件完成） 中断判优
PUSH PSW 关中断: IF=0; TF=0
中断源识别
PUSH CS
获得中断服务程序首地址 PUSH IP
中断处理
PUSH regs STI （选） 中断处理
一台字符显示器的VRAM中存放的是_____。
A. 显示字符的ASCII码
B. BCD码
C. 字模
D. 汉字内码
《计算机组成原理》第7章：存储系统
/webnew/
7.1 存储系统概论
所谓速度，通常用存取时间(访问时间)和存取周期 来表示。存取时间是指从启动一次存取操作到完成 该操作所经历的时间；存取周期是指对存储器进行 连续两次存取操作所需要的最小时间间隔。由于有 些存储器在一次存取操作后需要有一定的恢复时间， 所以通常存取周期大于或等于取数时间。单位容量 的价格是指每位的价格。数据传输率是指在单位时 间内可以存取的二进制信息的位数，在数值上等于 存储器总线宽度除以存取周期，所以又可称为存储 器总线带宽或频宽。除此之外，存储器件还有一个 十分重要的性能，就是它是否是挥发性的。
图7-6 2114的读/写周期波形图
/webnew/
7.2.2 静态MOS RAM芯片举例
4. 静态存储器的组织 1)位扩展
图7-7 位扩展连接方式
/webnew/
/webnew/
性 能 存储信息 破坏性读出 需要刷新 行列地址 运行速度
SRAM 触发器 否 否 同时送 快 电容 是 需要 分两次送 慢
DRAM
集成度
发热量 存储成本
低
大 高
高
小 低
表7-1 静态存储器和动态存储器性能比较
/webnew/
7.2 主 存 储 器
7.2.1 7.2.2 7.2.3 7.2.4 7.2.5 7.2.6 7.2.7
基本概念 静态MOS RAM芯片举例 动态MOS RAM 2164芯片 动态MOS RAM 4116芯片 动态RAM的刷新 只读存储器举例 主存储器与CPU的连接
/webnew/
/webnew/
7.2.2 静态MOS RAM芯片举例
3. 读写时序 为了使芯片正常工作，必须按所要求的时序关系 提供地址信息、数据信息和有关控制信号，2114 的读/写周期波形图如图7-6所示。 1) 读周期 2) 写周期
计算机组成与系统作业
第1章计算机系统概述作业1、什么是计算机系统？说明计算机系统的层次结构。
2、什么是主机？什么是CPU？什么是存储器？简述它们的功能。
3、计算机的硬件指标有哪些？4、解释英文缩写的含义：MIPS、CPI、FLOPS。
5、什么是机器字长、指令字长、存储字长？第3章系统总线1、解释下列概念（1）总线（2）系统总线（3）通信总线（4）总线主设备（5）总线从设备（6）总线仲裁2、什么是总线通信控制？为什么需要总线通信控制？3、什么是总线标准？为什么要制定总线标准？4、在高档PC机中，流行使用三总线(系统总线、PCI总线、ISA总线)结构。
说明这三种总线的连接关系，并举例说明每组总线上所连接的部件。
5、某总线在一个总线周期中可并行传送8个字节数据。
假设一个总线周期等于一个时钟周期，总线的时钟周期频率为66MHz，求总线的带宽。
第4章存储器1、试比较主存、辅存、缓存、控存、虚存。
2、试比较RAM和ROM。
3、试比较静态RAM和动态RAM。
4、名词解释：存取周期、存取时间、存储容量。
5、什么是存储密度？什么是数据传输率？6、存储器的主要功能有哪些？如何衡量存储器的性能？为什么要把存储系统分成若干不同的层次？主要有哪些层次？每层由什么存储介质实现？7、什么是刷新？刷新有几种方式？简要说明之。
8、简述主存的读/写过程。
9、提高存储器的速度可采取哪些措施？简要说明之。
10、设有16个固定磁头的磁盘，每磁道存储容量为62500B，磁盘驱动器转速为2400rpm，试求最大数据传输率。
11、什么是“程序访问的局部性”？存储系统中哪一级采用了程序访问的局部性原理？12、试比较Cache管理中各种地址映像的方法。
13、在Cache管理中，当新的主存块需要调入Cache时，有几种替换算法？各有何特点？哪种算法平均命中率高？14、设CPU共有16根地址线、8根数据线，并用MREQ作为访存控制信号(低电平有效)，用WR作为读/写控制信号(高电平为读，低电平为写)。
（完整版）计算机组织与体系结构答案中文版（第七版）
（完整版）计算机组织与体系结构答案中文版（第七版）计组课后习题答案UNIT 21，设A,B,C的内存地址分别是A[i],B[i],C[i],i从1到1000LOAD M (A[i])ADD M (B[i])STOR M(C[i])2, a LOAD M (2) 00000001|000000000010b 一次3,在IAS机上读取一个值的过程如下：IR中操作码→控制总线，存储器地址X→MAR,MAR中值→地址总线X中数据→数据总线，数总线地址→MBR写入一个值：IR中操作码→控制总线，存储器地址X→MAR,MAR值→地址总线MBR值→数据总线，数据总线值→X4,程序代码：LOAD M(0FA)ADD M(0FB)LOAD M(0FA)JUMP +M(08D,0:19)LOAD –M(0FA)ADD M(0FB)程序代码意图：首先装入0FA值，然后与0FB相加，再装入0FA 值，若AC中值非负，取0FA左指令再装入－（0FA）将0FB的值相加后装入AC中5，如图所示6,便于同时存取两个连续地址序号的存储单元，提高访问速度7,(1)存储器数据传输率快了32倍(2)数据通道最大数目增大了一倍(3)单通道最大数据传输速率提升了5倍。
各种技术的使用，提升了整机的性能。
8,回答正确，但是不适合用户理解。
MAC机的时钟速率是1.2ghz，P4为2.4ghz，而时钟速率在一定程度上反映了计算机的执行速度，所以P4的机器可能是目前最符合用户要求的机型。
9,在这种表示方法中，10个管表示了十个数字，而使用二进制可以表示错误!未找到引用源。
个数字10,（画图）略11，MIPS=错误!未找到引用源。
*错误!未找到引用源。
12,∵MIPS=错误!未找到引用源。
*错误!未找到引用源。
∴CPI(VAX)=5,CPI(IBM)=1.39IC≈错误!未找到引用源。
13,CPI=(1+2+2+2)/错误!未找到引用源。
=7*错误!未找到引用源。
计算机系统结构第二版尹朝庆主编第7章数据流计算机
z
22
第7章 数据流计算机
［例7.3］用数据流程序 图描述功能（具有循环结 构）：对x进行循环累加， 直至超过1000时，z等于x 的累加值。 解：数据流程序图如图7.10 所示。
x输入 初始数 据令牌
T
＋
TF MG
0
初始为F的 控制令牌
≤1000 F
结果z
23
第7章 数据流计算机
［例7.4］画出求一元二次方
i2: － ( ) ( ) i3/2
数据令牌
b （4） c （2）
i3: * ( ) ( ) a/1
a （）
数据流
6
第7章 数据流计算机
数据流计算机还有另一种以需求驱动机制为 基础的归约计算机。它的操作是由对一个操作结 果的需求而启动的。即当一些计算需要用到一种 操作的结果时，归约机制就启动这种操作。
14
第7章 数据流计算机
（4）判断操作结点 如图7.5(d)所示，判断操作结点用一个菱形表示，它有
若干个数据输入端和一个控制输出端。结点对输入数据按某 种关系进行判断和比较，如果条件满足，将在输出端产生 T(Ture)的控制令牌，否则便产生F(False)的控制令牌。
a
激发后
＜0
＜0 T(a＜0)
是产生常数。结点操作激发执行
后输出携带指定常数的数据令牌。 (a) 常数产生结点
12
第7章 数据流计算机
（2）复制操作结点
如图7.5(b)所示，复制结 点分为两种，一种是数据复 制结点，实现数据的多个复 制，数据端以实箭头表示； 另一种是控制复制结点，实 现控制量的多个复制，控制 端以空心箭头表示。复制操 作结点有时也称连接操作结 点，图7.5(c)所示分别为数 据连接结点和控制连接结点 以及激发执行的结果。
09年“计算机组成原理”统考试题分析
（二） 外部设备 1. 输入设备：键盘、鼠标 2. 输出设备：显示器、打印机 3. 外存储器：硬盘存储器、磁盘阵列、光盘存储 器 （三） I/O接口（I/O控制器） 1. I/O接口的功能和基本结构 2. I/O端口及其编址
七、 输入输出（I/O）系统（续）
（四） I/O方式 1. 程序查询方式 2. 程序中断方式 中断的基本概念；中断响应过程；中断处理过程； 多重中断和中断屏蔽的概念。 3. DMA方式 DMA控制器的组成；DMA传送过程。 4. 通道方式
A. 001111100010 B. 001110100010 C. 010000010001 D. 发生溢出
4.某计算机的Cache共有16块，采用2路 组相联映射方式（即每组2块）。每个主存 块大小为32字节，按字节编址。主存129 号单元所在主存块应装入到的Cache组号 是
A. 0 B. 1 C. 4 D. 6
2010年计算机学科专业基础综合试 题之计算机组成原理
1.下列选项中，能缩短程序执行时间的措 施是： Ⅰ.提高CPU时钟频率 Ⅱ.优化数据通路结构 Ⅲ.对程序进行编译优化 A.仅Ⅰ和Ⅱ B.仅Ⅰ和Ⅲ C.仅Ⅱ和Ⅲ D.Ⅰ、Ⅱ和Ⅲ
2.假定有4个整数用8位补码分别表示为 r1=FEH，r2=F2H，r3=90H，r4=F8H。 若将运算结构存放在一个8位寄存器中，则下 列运算中会发生溢出的是 A.r1×r2 B. r2×r3 C. r1×r4 D. r2×r4
五条基本经验
1、有一套好的教材（主教材发行量97万册，全国 有400余所院校选用）
《计算机组成原理（第四版· 立体化教材）》， 国家级精品课程教材，科学出版社，2008年 《计算机组成原理解题指南（第四版）》， 国家级精品课程教材，科学出版社，2008年
七、 输入输出（I/O）系统（续）
（四） I/O方式 1. 程序查询方式 2. 程序中断方式 中断的基本概念；中断响应过程；中断处理过程； 多重中断和中断屏蔽的概念。 3. DMA方式 DMA控制器的组成；DMA传送过程。 4. 通道方式
A. 001111100010 B. 001110100010 C. 010000010001 D. 发生溢出
4.某计算机的Cache共有16块，采用2路 组相联映射方式（即每组2块）。每个主存 块大小为32字节，按字节编址。主存129 号单元所在主存块应装入到的Cache组号 是
A. 0 B. 1 C. 4 D. 6
2010年计算机学科专业基础综合试 题之计算机组成原理
1.下列选项中，能缩短程序执行时间的措 施是： Ⅰ.提高CPU时钟频率 Ⅱ.优化数据通路结构 Ⅲ.对程序进行编译优化 A.仅Ⅰ和Ⅱ B.仅Ⅰ和Ⅲ C.仅Ⅱ和Ⅲ D.Ⅰ、Ⅱ和Ⅲ
2.假定有4个整数用8位补码分别表示为 r1=FEH，r2=F2H，r3=90H，r4=F8H。 若将运算结构存放在一个8位寄存器中，则下 列运算中会发生溢出的是 A.r1×r2 B. r2×r3 C. r1×r4 D. r2×r4
五条基本经验
1、有一套好的教材（主教材发行量97万册，全国 有400余所院校选用）
《计算机组成原理（第四版· 立体化教材）》， 国家级精品课程教材，科学出版社，2008年 《计算机组成原理解题指南（第四版）》， 国家级精品课程教材，科学出版社，2008年
计算机组成原理第七章课后部分答案
什么叫机器指令什么叫指令系统为什么说指令系统与机器指令的主要功能以及与硬件结构之间存在着密切的关系机器指令：是CPU能直接识别并执行的指令，它的表现形式是二进制编码。
机器指令通常由操作码和操作数两部分组成。
指令系统：计算机所能执行的全部指令的集合，它描述了计算机内全部的控制信息和“逻辑判断”能力。
指令系统是计算机硬件和软件的接口部分，是全部机器指令的集合。
什么叫寻址方式为什么要学习寻址方式寻址方式：指确定本条指令的数据地址以及下一条将要执行的指令地址的方法，它与硬件结构紧密相关，而且直接影响指令格式和指令功能。
学习寻址方式，是为了找到指令中参与操作的数据，然后根据指令，得出结果。
什么是指令字长、机器字长和存储字长指令字长：是指机器指令中二进制代码的总位数。
指令字长取决于从操作码的长度、操作数地址的长度和操作数地址的个数。
不同的指令的字长是不同的。
机器字长：是指计算机进行一次整数运算所能处理的二进制数据的位数（整数运算即定点整数运算）。
机器字长也就是运算器进行定点数运算的字长，通常也是CPU内部数据通路的宽度。
即字长越长，数的表示范围也越大，精度也越高。
机器的字长也会影响机器的运算速度。
存储字长：一个存储单元存储一串二进制代码（存储字），这串二进制代码的位数称为存储字长，存储字长可以是8位、16位、32位等。
某指令系统字长为16位，地址码取4位，提出一种方案，使该指令系统有8条三地址指令、16条二地址指令、100条一地址指令。
解：三地址指令格式如下：4 4 4 4OP A1 A2 A3指令操作码分配方案如下：4位OP0000，……，A1,A2,A3:8条三地址指令0111，1000，0000，……，……，A2，A3:16条二地址指令1000，1111，1001，0000，0000，……，……，……，A3:100条一地址指令1001，0110，0011，1001，0110，0100，……，……，……，冗余编码1001，1111，1111，可用来扩充一、零地址指令条数1010，……，冗余编码1111，可用来扩充三、二、一、零地址指令条数设指令字长为16位，采用扩展操作码技术，每个操作数的地址为6位。
计算机组成与结构第7章PPT课件
清 华
外存储器或辅助存储器，存放当前不在运行
大
学 出
的大量程序和数据,一般为串行访问。
版
社
计
算
机 组
串行存储器:访问指定信息所需时间与信息所在位置
成 原
有关。分成顺序存取存储器和直接存取存储器。
理
术
· 顺序存取存储器:例如，磁带上的信息以顺序的方式存储
第 4
在带上，读／写时要待磁带移动到合适位置后才能顺序读／
②如何有效地 组织层次中存储器的结构.
原 理
(1)层次结构的组织
术 ·
*层次管理机构：CPU与各存储器使用的地址空间不同，各
第 4
存储器需设置管理单元(MU)进行地址变换，以实现层间访问。
版
清 华
虚拟地址
CMU 不命中
MMU 不命中
AMU
大
CPU
辅存 地址
学 出 版 社
D/I Cache 地址 D/I 主存 地址 D/I
理 如何保持cache与主存的一致性问题。
术 ·
通常有两种写入方式：
第 4
写回法:是暂时只向cache存储器写入，并用标志加以注明，直
版 到经过修改的字块被从cache中替换出来时才一次写入主存；这
清 种方式写操作速度快，但因在此以前，主存中的字块未经随时
术 ·
满的cache存储器中替换出任何一个旧字块。
第
4 版
全相联映像方式是最灵活但成本最高的一种方式
清
华 大
问题:1.不只是它的标记位数从t位增加到t+c位(与
学 出
直接映像相比)，使cache标记容量加大.
版 社
2.在访问cache时，需要和cache的全部标记
计算机系统结构课件第7章
序段，其书写的顺序反映了该程序正常执行的顺序。为了便于
分析，设Pi和Pj程序段都是一条语句，Pi在Pj之前执行，且只讨
论Pi和Pj之间数据的直接相关关系。实际上，Pi和Pj即使表面上 没有数据相关，也可能通过它们之间的其他语句形成间接的数 据相关关系 .
第7章 多处理机 (1) 如果 Pi 的左部变量在 Pj 的右部变量集内，且 Pj 必须取出 Pi
运算的结果来作为操作数，就称Pj“数据相关”于Pi。
Pi A=B+D
Pj
C=A*E
相当于流水中发生的“先写后读”相关。 顺序串行运行
Pi A新=B原+D原 Pj C新=A新*E原=(B原+D原)*E原
第7章 多处理机 如果让Pi和Pj并行，Pj的C新成了A原*E原，显然不是应有的结果， 因此Pi和Pj是不能并行的。如果将Pi和Pj执行顺序颠倒，交换串
需 7 级运算，如图 7.17(a)所示。利用交换律和结合律改写为
E2=(a+h)+b((c+g)+def)
第7章 多处理机
图 7.17 利用交换律和结合律降低树高
第7章 多处理机 利用分配律进一步降低树高，在恰当平衡各子树的级数的 情况下， 往往能收到较好的效果。例如上式，计算(c+g)的子 树时只用一级，而计算def的子树要用 2 级，相加乘b需再增加 2 级。如果把b写进括号内，则计算bdef仍用 2 级已够，却省去 了后来的一次乘b，使总级数由 5 减为 4。因此，将上式改写 成 E2=(a+h)+(bc+bg)+bdef
余和增大系统总的信息传送率。日本的实验多处理机 EPOS 采用的是四总线方式。德国西门子公司的结构式多处理机 SMS采用的是八总线方式。 而上节介绍的Cm*多微处理机则 采用分级的多总线方式。
分析，设Pi和Pj程序段都是一条语句，Pi在Pj之前执行，且只讨
论Pi和Pj之间数据的直接相关关系。实际上，Pi和Pj即使表面上 没有数据相关，也可能通过它们之间的其他语句形成间接的数 据相关关系 .
第7章 多处理机 (1) 如果 Pi 的左部变量在 Pj 的右部变量集内，且 Pj 必须取出 Pi
运算的结果来作为操作数，就称Pj“数据相关”于Pi。
Pi A=B+D
Pj
C=A*E
相当于流水中发生的“先写后读”相关。 顺序串行运行
Pi A新=B原+D原 Pj C新=A新*E原=(B原+D原)*E原
第7章 多处理机 如果让Pi和Pj并行，Pj的C新成了A原*E原，显然不是应有的结果， 因此Pi和Pj是不能并行的。如果将Pi和Pj执行顺序颠倒，交换串
需 7 级运算，如图 7.17(a)所示。利用交换律和结合律改写为
E2=(a+h)+b((c+g)+def)
第7章 多处理机
图 7.17 利用交换律和结合律降低树高
第7章 多处理机 利用分配律进一步降低树高，在恰当平衡各子树的级数的 情况下， 往往能收到较好的效果。例如上式，计算(c+g)的子 树时只用一级，而计算def的子树要用 2 级，相加乘b需再增加 2 级。如果把b写进括号内，则计算bdef仍用 2 级已够，却省去 了后来的一次乘b，使总级数由 5 减为 4。因此，将上式改写 成 E2=(a+h)+(bc+bg)+bdef
余和增大系统总的信息传送率。日本的实验多处理机 EPOS 采用的是四总线方式。德国西门子公司的结构式多处理机 SMS采用的是八总线方式。 而上节介绍的Cm*多微处理机则 采用分级的多总线方式。
第7章 计算机网络的组成
（三）调制解调器
调制解调器(modem)包括：
– 调制器(MOdulator)：把要发送的数字信号转
换为频率范围在 300~3400 Hz 之间的模拟信 号，以便在电话用户线上传送。
– 解调器(DEModulator)：把电话用户线上传送
来的模拟信号转换为数字信号。
（三）调制解调器
分类：
外置式
线外有一层起绝缘作用的塑性材料，再包上一层金属 屏蔽网，用于屏蔽外界的干扰，最外面是起绝缘保护 作用的塑性外壳。 既可用于传输模拟信号，也可用于传输数字信号。 同轴电缆的最大传输距离随电缆型号和传输信号的不 同而不同，一般可达几公里甚至几十公里。 绝缘保护套层 外导体屏蔽层 绝缘层
内导体
（二）光纤和光缆
内置式 插卡式（笔记本) 机架式（网络中心） 重要的性能指标：传输速率 常见：56Kbps
调制解调器可分为多种类型
外置式(放置于机箱外，通过串行通讯口与主机 连接)
内置式(安装在机器主板或PCI总线上)
（四）中继器（
Repeater ）
用于延伸拓扑结构相同的局域网，在物理层连接 两个网。
•作用：
2.连接方式：每个工作站是用双绞线连接到集线 器上，由集线器对工作站进行集中管理。
HUB
......
HUB HUB
......
Workstation Workstation Workstation
......
Workstation
Server
3.分类：
共享式集线器 :连结在总线上的所有设备 共享该总线的带宽（物理上看是星型结构 但实际上是总线型）。
核心设备。 网络服务器根据其提供的服务可以分为：
文件服务器、打印服务器、域名服务器、通讯服务器、 消息服务器、应用服务器和数据库服务器等
计算机系统结构-第七章--2009-2010-1
组号
组内块号
块内地址
Cache地址
0 1
..
N-1
.. . 目录表
组内相联查找
7.3 高速缓冲存储器－地址映像与变 换（8）
组号： N (i / n) mod S 其中N为组号，i为内存中的块号， n为每组包括的块数，S为Cache中总的组数
7.3 高速缓冲存储器－ 替换策略及更 新主存策略（1）
7.3 高速缓冲存储器－ 替换策略及更 新主存策略（5）
Cache的更新策略——命中
全写法(write through) 写回法(write back)
Cache的更新策略——不命中
不按写分配 按写分配
7.3 高速缓冲存储器－ 替换策略及更 新主存策略（6）
Cache更新策略的利弊
设计的原理
分层抽象（一种控制复杂度的有效策略） 子集存储 块状传输
层次化存储的性能目标
降低访存的平均时间
平均访存时间 命中时间 失效损失 失效率
7.2
存储体系构成的基本原理（5）
访存时的数据传输和控制
高层硬件控制 底层软件控制
层次化存储解决的三个问题
定位问题 替换问题 更新问题
7.1
存储体系的设计目标（2）
更快、更高、更强
VS
速度、容量、价格
7.2
存储体系构成的基本原理（1）
局部性原理
时间局部性 空间局部性
局部性产生的原因
程序中的循环语句 程序中的顺序语句
7.2
存储体系构成的基本原理（2）
寄存器 高速缓存 主存 外存
计算机组成原理”统考试题分析
型,值不变，结果为真。
IAV．．仅(dI+和f)II- d == f 大Bd约．=为1仅.150eI，1和0两0I,I数变I相成加浮，点阶数差阶为码32大0，约f为相3当30于，0f，=1被.5舍67去8e，3,再变减成d浮，点结数果阶为码0， 和Cf．相仅比较II，和结I果II为假。 D．仅III和IV
2012年真题
14.float类型（即IEEE754单精度浮点数 格式）能表示的最大正整数是： 分A析．：2126－2103 B．IE2EE17275－4单2精10度4 浮点数的真值为：
x=(-1)S×(1.M)×2E-127，其中M为23位
C．当2表1示27－最大21正03整数时： S=D0 ．2128－2104
二、综合应用题（两大题，共23分） 43题（11分）分析计算题（指令执行和运算器）：
涉及第2、5章 44题（12分）设计题（存储器）：涉及第3章
第一章 计算机系统概论
2009年真题
11.冯·诺依曼计算机中指令和数据均以 二进制形式存放在存储器中，CPU区分它们 的依据是（ ） A.指令操作码的译码结果 B.指令和数据的寻址方式 C.指令周期的不同阶段 D.指令和数据所在的存储单元
出
（1）R1：86H，R5：90H，R6：7C
（2）m：-122，n：-10
（3）可以利用同一个加法器及辅助电路实现。因 为无符号整数和有符号整数都是以补码形式存储， 所以运算规则都是一样的。但是有一点需要考虑， 由于无符号整数和有符号整数的表示范围是不一 样的，所以需要设置不一样的溢出电路。
（4）判断溢出方法：
双符号位：
单符号位：
K2会发生溢出
2012年真题
13.在C语言中，int型占32位，short型占16位， 若有下列语句： unsigned short x=65530 unsigned int y=x 则执行分析后：，y的16进制表示为： A．000X0=6755F3F0AD=FFFAH B．高0位00补X0和0F，Y都F则F是A 无符号整数，由16位扩展到32位， C．FFFYF=0700F0FAFFFAH D．FFFF FFFA
IAV．．仅(dI+和f)II- d == f 大Bd约．=为1仅.150eI，1和0两0I,I数变I相成加浮，点阶数差阶为码32大0，约f为相3当30于，0f，=1被.5舍67去8e，3,再变减成d浮，点结数果阶为码0， 和Cf．相仅比较II，和结I果II为假。 D．仅III和IV
2012年真题
14.float类型（即IEEE754单精度浮点数 格式）能表示的最大正整数是： 分A析．：2126－2103 B．IE2EE17275－4单2精10度4 浮点数的真值为：
x=(-1)S×(1.M)×2E-127，其中M为23位
C．当2表1示27－最大21正03整数时： S=D0 ．2128－2104
二、综合应用题（两大题，共23分） 43题（11分）分析计算题（指令执行和运算器）：
涉及第2、5章 44题（12分）设计题（存储器）：涉及第3章
第一章 计算机系统概论
2009年真题
11.冯·诺依曼计算机中指令和数据均以 二进制形式存放在存储器中，CPU区分它们 的依据是（ ） A.指令操作码的译码结果 B.指令和数据的寻址方式 C.指令周期的不同阶段 D.指令和数据所在的存储单元
出
（1）R1：86H，R5：90H，R6：7C
（2）m：-122，n：-10
（3）可以利用同一个加法器及辅助电路实现。因 为无符号整数和有符号整数都是以补码形式存储， 所以运算规则都是一样的。但是有一点需要考虑， 由于无符号整数和有符号整数的表示范围是不一 样的，所以需要设置不一样的溢出电路。
（4）判断溢出方法：
双符号位：
单符号位：
K2会发生溢出
2012年真题
13.在C语言中，int型占32位，short型占16位， 若有下列语句： unsigned short x=65530 unsigned int y=x 则执行分析后：，y的16进制表示为： A．000X0=6755F3F0AD=FFFAH B．高0位00补X0和0F，Y都F则F是A 无符号整数，由16位扩展到32位， C．FFFYF=0700F0FAFFFAH D．FFFF FFFA
《计算机系统结构》第七章
2011-3-16 计算机系统结构 23
(3) 多级ICN（P409） 定义：多级ICN使用多级开关，使得数据在一次通过网络的过程中可以实现 的置换种类更多。 通常在N个结点的网络中，多级ICN由n级构成（n = log2N）。 经典的多级互连网有多级立方体网、多级混洗—交换网和多级PM2I网。我们 只学习多级混洗—交换网。 多级立方体网和多级混洗—交换网不使用单级互连网中的那种多路选择开关 ，而是用一种2输入/2输出的二元交换开关，以减少开关总数。二元交换开关 的基本接通状态有“直连”、“交换”、“上播”和“下播”，在进行数据置 换时只能使用前2种。
2011-3-16
计算机系统结构
1
7.1 目的与作用
(1) 当前提高计算速度的主要措施，一是改进器件，二是多处理单元并行计 算。ICN是供多处理单元传输数据的高速通路，对并行计算时间影响很大。
(2) ICN与处理单元的连接模型
输 入端
处 单 理 元0 ICN
输 出端
处 单 0 理 元
输 入端
ICN
总线系统价格较低，存在总线争用。
2011-3-16 计算机系统结构 12
2.交叉开关网络
交叉开关网络是单级网络，它由交叉点上的一元开关构成。 通常，这类交叉开关网络需要使用n×m个交叉点开关。正方形 交叉开关网络(n＝m)可以无阻塞地实现n!种置换。 每个周期可以实现n个数据传输，与每个总线周期只传一个数 据相比，它的频宽最高。 对小型系统来说性能价格比较高。 但是单级交叉开关网络一旦构成后将不能扩充。
2011-3-16 计算机系统结构 3
互连网络的分类
(1)通用网/专用网 通用网（原用于计算机之间交换信息的普通网络），专用网（专用于并行计 算系统各处理单元之间并行交换数据的特殊网络）；通用网包括以太网、电 话拨号网等，专用网在后面介绍。 (2)串行网/并行网 串行网（多个结点的发送操作在时间上不能重叠），并行网（多个结点的发 送操作在时间上可以重叠）；计算机局域网LAN（如以太网、令牌环网）多 属串行网，计算机广域网是异步并行网。 (3)同步网/异步网（并行网再细分） 同步网（多个结点必须朝同一方向、以同一距离、同时开始发送），异步网 （多个结点可以朝不同方向、以不同距离、不同时开始发送，可能冲突）； (4)静态网/动态网（P402和P408） 静态网（结点之间有固定连接），动态网（结点之间的连接关系不固定，须 通过开关导向或地址识别来确定当前的目的结点）；
(3) 多级ICN（P409） 定义：多级ICN使用多级开关，使得数据在一次通过网络的过程中可以实现 的置换种类更多。 通常在N个结点的网络中，多级ICN由n级构成（n = log2N）。 经典的多级互连网有多级立方体网、多级混洗—交换网和多级PM2I网。我们 只学习多级混洗—交换网。 多级立方体网和多级混洗—交换网不使用单级互连网中的那种多路选择开关 ，而是用一种2输入/2输出的二元交换开关，以减少开关总数。二元交换开关 的基本接通状态有“直连”、“交换”、“上播”和“下播”，在进行数据置 换时只能使用前2种。
2011-3-16
计算机系统结构
1
7.1 目的与作用
(1) 当前提高计算速度的主要措施，一是改进器件，二是多处理单元并行计 算。ICN是供多处理单元传输数据的高速通路，对并行计算时间影响很大。
(2) ICN与处理单元的连接模型
输 入端
处 单 理 元0 ICN
输 出端
处 单 0 理 元
输 入端
ICN
总线系统价格较低，存在总线争用。
2011-3-16 计算机系统结构 12
2.交叉开关网络
交叉开关网络是单级网络，它由交叉点上的一元开关构成。 通常，这类交叉开关网络需要使用n×m个交叉点开关。正方形 交叉开关网络(n＝m)可以无阻塞地实现n!种置换。 每个周期可以实现n个数据传输，与每个总线周期只传一个数 据相比，它的频宽最高。 对小型系统来说性能价格比较高。 但是单级交叉开关网络一旦构成后将不能扩充。
2011-3-16 计算机系统结构 3
互连网络的分类
(1)通用网/专用网 通用网（原用于计算机之间交换信息的普通网络），专用网（专用于并行计 算系统各处理单元之间并行交换数据的特殊网络）；通用网包括以太网、电 话拨号网等，专用网在后面介绍。 (2)串行网/并行网 串行网（多个结点的发送操作在时间上不能重叠），并行网（多个结点的发 送操作在时间上可以重叠）；计算机局域网LAN（如以太网、令牌环网）多 属串行网，计算机广域网是异步并行网。 (3)同步网/异步网（并行网再细分） 同步网（多个结点必须朝同一方向、以同一距离、同时开始发送），异步网 （多个结点可以朝不同方向、以不同距离、不同时开始发送，可能冲突）； (4)静态网/动态网（P402和P408） 静态网（结点之间有固定连接），动态网（结点之间的连接关系不固定，须 通过开关导向或地址识别来确定当前的目的结点）；
相关主题
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
• 而在这段时间里，CPU除了循环检测外设是否已准备好之 外，不能处理其他业务，只能一直等待
• 直到外设完成数据准备工作，CPU才能开始进行信息交换
2014年10月7日星期二
网络教育学院
7
• 优点
• CPU的操作和外围设备的操作能够完全同步 • 硬件结构也比较简单
• 缺点
• 外围设备的动作通常很慢，程序进行循环查询白白浪 费了宝贵的CPU时间 • 数据传输效率低下
2014年10月7日星期二
网络教育学院
10
4. 通道方式
• DMA方式的出现减轻了CPU对I/O操作的控制，使 得CPU的效率显著提高，而通道的出现则进一步 提高了CPU的效率 • 通道是一个具有特殊功能的处理器，又称为输入 输出处理器（IOP）
• 分担了CPU的一部分功能
• 可以实现对外围设备的统一管理 • 完成外围设备与主存之间的数据传送
• 在当前的实际应用中，除了单片机之外，已经很 少使用程序查询方式了
2014年10月7日星期二
网络教育学院
8
2. 程序中断方式
• 中断是外围设备用来“主动”通知CPU，准备发送或接收 数据的一种方式 • 通常，当一个中断发生时，
• CPU暂停其现行程序，转而执行中断处理程序，完成数据I/O工作 • 当中断处理完毕后，CPU又返回到原来的任务，并从暂停处继续执 行程序
• 多级中断的出现，扩大了系统中断功能，进一步加强了系 统处理紧急事件的能力
2014年10月7日星期二
网络教育学院
21
• 为了能够及时处理最为紧迫的中断，必须判断多级中断中 哪个中断的优先级更高
• 通常可采用以下两种处理方法：
1. 软件查询法 • 采用程序查询技术来确定发出中断请求的中断源及其中断 优先级
网络教育学院
6
1. 程序查询方式
• 早期计算机中使用的一种方式
• CPU与外围设备的数据交换完全依赖于计算机的程序控制
• 在进行信息交换之前，
• CPU要设臵传输参数、传输长度等，然后启动外设工作 • 与此同时，外设则进行数据传输的准备工作
• 相对于CPU来说，外设的速度是比较低的，因此外 设准备数据的时间往往是一个漫长的过程
• 修改主存地址，对传送的字的个数进行计数，并且 以中断方式向CPU报告传送操作的结束
• DMA方式控制简单，适用于高数据传输率设备 进行成组传送
2014年10月7日星期二
网络教育学院
25
• DMA方式的优点
• 速度快
• 由于CPU不参加传送操作，因此省去了CPU取指令、 取数、送数等操作，也没有保存现场、恢复现场之 类的工作 • 主存地址的修改、传送字个数的计数等不由软件实 现，而是用硬件线路直接实现
• 通道方式大大提高了CPU的工作效率
• 然而这种效率的提高是以增加更多的硬件为代价的
2014年10月7日星期二
网络教育学院
11
5. 外围处理机方式
• 外围处理机（Peripheral Processor Unit，PPU）方
式是通道方式的进一步发展 • PPU基本上独立于主机工作
• 结构更接近于一般的处理机，甚至就是微小型计算机
7.3.3 选择型和多路型DMA控制器
2014年10月7日星期二
网络教育学院
24
7.3.1 DMA基本概念
• DMA方式是一种完全由硬件执行I/O交换的 工作方式
• DMA控制器从CPU完全接管对总线的控制
• 数据交换不经过CPU，而直接在主存和I/O设备之间 进行
• DMA控制器向主存发出地址和控制信号
• 输入输出系统的功能
• 各种外围设备通过输入输出接口与计算机主机相连， 完成主机分配的任务并进行信息交换
• 输入输出接口需要连接各种不同类型、不同工作 速度和数据传输速度的外围设备，因此产生了各 种不同的输入输出控制方式
2014年10月7日星期二
网络教育学院
4
7.1 输入输出控制方式
1. 程序查询方式
• 在此过程中，中断服务程序不允许被 其他中断源所打断，即使优先级比它 高的中断源也不例外
• 只有当该中断服务程序执行完毕之 后，才能响应其他中断
2014年10月7日星期二
网络教育学院
20
多级中断系统
• 计算机系统中的多个中断源，根据中断事件的轻重缓急程 度不同而分成若干个级别，每一个中断级分配一个优先级
• 在一些系统中，
• 设臵了多台PPU，分别承担I/O控制、通信、维护诊断等 任务 • 从某种意义上说，这种系统已经变成了分布式多机系统
2014年10月7日星期二
网络教育学院
12
• 计算机外围设备的输入/输出方式
• CAI演示
I/O控制方式
主要由程序实现
主要由硬件实现
程序 查询方式
程序 中断方式
DMA方式
• 所以，DMA方式能够满足高速I/O设备的要求， 也有利于CPU效率的发挥
• 一般用于高速传送成组数据
2014年10月7日星期二
网络教育学院
26
• DMA方式的工作过程
• 首先，当要求通过DMA方式传输数据时，DMA控制器 向CPU发出请求，CPU释放总线控制权，交由DMA控制 器管理 • 然后，DMA控制器向外设返回一个应答信号，外设与 主存开始进行数据交换 • 最后，当数据传输完毕后，DMA控制器把总线控制权
• 中断周期由硬件实现 • 中断服务程序由机器指令序列实现
• 计算机的中断过程类似于子程序调用，但在本质 上又有所区别
• 子程序的调用是事先安排好的，而中断则是随机产生的
• 子程序的执行往往与主程序有关，而中断服务程序则可 能与主程序毫无关系
• 比如发生电源掉电等异常情况
2014年10月7日星期二
网络教育学院
2014年10月7日星期二
网络教育学院
15
• 中断处理示意图
主程序
A中断请求
B中断请求
C中断请求 主程序
A中断服务程序
B中断服务程序
C中断服务程序
• CPU只是在外围设备A、B、C的数据准备就绪后，才去 执行对应的中断服务程序，进行数据交换； • 而当低速的外围设备准备自己的数据时，CPU则照常执 行自己的主程序 • 从这个意义上说，CPU和外设的一些操作是异步并行进 行的
• 因而与串行进行的程序查询方式相比，计算机系统的效率的确 是大大提高了
2014年10月7日星期二
网络教育学院
16
• CPU只有在当前一条指令执行完毕后，即转入公 操作时，才会受理外围设备的中断请求
• 保存现场操作
• 为了在中断服务程序执行完毕以后，能够正确地返回 到原来主程序被中断的地方（断点）继续执行
• 最先查询的中断具有最高优先级，最后查询的中断则为最低优先级
• 因此，查询的先后顺序决定了中断优先级的高低
• 如果中断请求正好来源于最后查询的那个中断，那么就浪费了此前 的大量查询时间 • 因此，软件查询的效率很低
2. 硬件处理法 • 为了提高处理效率，通常采用硬件处理方法
• 采用优先级排队电路或专用中断控制器等硬件电路来管理中断
• 程序中断这种方式节省了CPU时间，是管理I/O操作的一个 比较有效的方法 • 中断方式一般适用于随机出现的服务，并且一旦提出要求 ，应立即执行 • 与程序查询方式相比，
• 硬件结构相对复杂一些，服务成本较大
2014年10月7日星期二
网络教育学院
9
3. DMA方式
• DMA方式就是直接存储器存取（Direct Memory Access）方式
2. 程序中断方式 3. DMA方式 4. 通道方式 5. 外围处理机方式
2014年10月7日星期二
网络教育学院
5
• CPU管理外围设备的输入输出控制方式
• 程序查询方式 • 程序中断方式 • DMA方式 • 通道方式
• 外围处理机方式
• 前两种方式由软件实现
• 后三种方式由硬件实现
2014年10月7日星期二
交还给CPU
2014年10月7日星期二
网络教育学院
27
• 在这种方式下，DMA控制器与CPU分时使用总线
• 时间图
主存工作时间 CPU控制 并使用主存 CPU不使用总线
t
DMA控制 并使用主存
DMA不工作 DMA工作
DMA不工作
• 在DMA方式中，
• 批量数据传送前的准备工作，以及传送结束后的处理 工作，仍由CPU通过执行管理程序来承担 • DMA控制器只负责具体的数据传送工作
• 优先级高的中断级可以打断优先级低的 中断服务程序，以程序嵌套方式进行工作 • 中断嵌套
• 当一个中断服务程序正在执行时，一个 优先级比它更高的中断源发出中断请求
主程序 一级中断 服务程序 二级中断 服务程序
• CPU暂停当前中断服务程序的执行，转
而执行优先级更高的中断服务程序
• 图中，CPU嵌套响应了系统中的两个中断服务程序。
计算机组成与系统结构
上海交通大学 网络教育学院
陈泽宇 博士 副教授
第1章 计算机系统概论 第2章 运算方法和运算器 第3章 存储系统 第4章 指令系统 第5章 中央处理器（CPU） 第6章 总线系统 第7章 输入输出（I/O）系统 第8章 并行计算机系统
2014年10月7日星期二
网络教育学院
2
第7章 输入输出（I/O）系统
2014年10月7日星期二
网络教育学院
22
7.2.3 中断控制器
• 中断控制器是一块专用的集成电路芯片
• 将中断接口与优先级判断等功能集于一身
• 中断控制器
• 在80x86的早期系统中，采用一片8259A芯片作为中断 控制器 • 到了80386系统中，则采用可编程中断控制器PIC（ Programmable Interrupt Controller），
• 直到外设完成数据准备工作，CPU才能开始进行信息交换
2014年10月7日星期二
网络教育学院
7
• 优点
• CPU的操作和外围设备的操作能够完全同步 • 硬件结构也比较简单
• 缺点
• 外围设备的动作通常很慢，程序进行循环查询白白浪 费了宝贵的CPU时间 • 数据传输效率低下
2014年10月7日星期二
网络教育学院
10
4. 通道方式
• DMA方式的出现减轻了CPU对I/O操作的控制，使 得CPU的效率显著提高，而通道的出现则进一步 提高了CPU的效率 • 通道是一个具有特殊功能的处理器，又称为输入 输出处理器（IOP）
• 分担了CPU的一部分功能
• 可以实现对外围设备的统一管理 • 完成外围设备与主存之间的数据传送
• 在当前的实际应用中，除了单片机之外，已经很 少使用程序查询方式了
2014年10月7日星期二
网络教育学院
8
2. 程序中断方式
• 中断是外围设备用来“主动”通知CPU，准备发送或接收 数据的一种方式 • 通常，当一个中断发生时，
• CPU暂停其现行程序，转而执行中断处理程序，完成数据I/O工作 • 当中断处理完毕后，CPU又返回到原来的任务，并从暂停处继续执 行程序
• 多级中断的出现，扩大了系统中断功能，进一步加强了系 统处理紧急事件的能力
2014年10月7日星期二
网络教育学院
21
• 为了能够及时处理最为紧迫的中断，必须判断多级中断中 哪个中断的优先级更高
• 通常可采用以下两种处理方法：
1. 软件查询法 • 采用程序查询技术来确定发出中断请求的中断源及其中断 优先级
网络教育学院
6
1. 程序查询方式
• 早期计算机中使用的一种方式
• CPU与外围设备的数据交换完全依赖于计算机的程序控制
• 在进行信息交换之前，
• CPU要设臵传输参数、传输长度等，然后启动外设工作 • 与此同时，外设则进行数据传输的准备工作
• 相对于CPU来说，外设的速度是比较低的，因此外 设准备数据的时间往往是一个漫长的过程
• 修改主存地址，对传送的字的个数进行计数，并且 以中断方式向CPU报告传送操作的结束
• DMA方式控制简单，适用于高数据传输率设备 进行成组传送
2014年10月7日星期二
网络教育学院
25
• DMA方式的优点
• 速度快
• 由于CPU不参加传送操作，因此省去了CPU取指令、 取数、送数等操作，也没有保存现场、恢复现场之 类的工作 • 主存地址的修改、传送字个数的计数等不由软件实 现，而是用硬件线路直接实现
• 通道方式大大提高了CPU的工作效率
• 然而这种效率的提高是以增加更多的硬件为代价的
2014年10月7日星期二
网络教育学院
11
5. 外围处理机方式
• 外围处理机（Peripheral Processor Unit，PPU）方
式是通道方式的进一步发展 • PPU基本上独立于主机工作
• 结构更接近于一般的处理机，甚至就是微小型计算机
7.3.3 选择型和多路型DMA控制器
2014年10月7日星期二
网络教育学院
24
7.3.1 DMA基本概念
• DMA方式是一种完全由硬件执行I/O交换的 工作方式
• DMA控制器从CPU完全接管对总线的控制
• 数据交换不经过CPU，而直接在主存和I/O设备之间 进行
• DMA控制器向主存发出地址和控制信号
• 输入输出系统的功能
• 各种外围设备通过输入输出接口与计算机主机相连， 完成主机分配的任务并进行信息交换
• 输入输出接口需要连接各种不同类型、不同工作 速度和数据传输速度的外围设备，因此产生了各 种不同的输入输出控制方式
2014年10月7日星期二
网络教育学院
4
7.1 输入输出控制方式
1. 程序查询方式
• 在此过程中，中断服务程序不允许被 其他中断源所打断，即使优先级比它 高的中断源也不例外
• 只有当该中断服务程序执行完毕之 后，才能响应其他中断
2014年10月7日星期二
网络教育学院
20
多级中断系统
• 计算机系统中的多个中断源，根据中断事件的轻重缓急程 度不同而分成若干个级别，每一个中断级分配一个优先级
• 在一些系统中，
• 设臵了多台PPU，分别承担I/O控制、通信、维护诊断等 任务 • 从某种意义上说，这种系统已经变成了分布式多机系统
2014年10月7日星期二
网络教育学院
12
• 计算机外围设备的输入/输出方式
• CAI演示
I/O控制方式
主要由程序实现
主要由硬件实现
程序 查询方式
程序 中断方式
DMA方式
• 所以，DMA方式能够满足高速I/O设备的要求， 也有利于CPU效率的发挥
• 一般用于高速传送成组数据
2014年10月7日星期二
网络教育学院
26
• DMA方式的工作过程
• 首先，当要求通过DMA方式传输数据时，DMA控制器 向CPU发出请求，CPU释放总线控制权，交由DMA控制 器管理 • 然后，DMA控制器向外设返回一个应答信号，外设与 主存开始进行数据交换 • 最后，当数据传输完毕后，DMA控制器把总线控制权
• 中断周期由硬件实现 • 中断服务程序由机器指令序列实现
• 计算机的中断过程类似于子程序调用，但在本质 上又有所区别
• 子程序的调用是事先安排好的，而中断则是随机产生的
• 子程序的执行往往与主程序有关，而中断服务程序则可 能与主程序毫无关系
• 比如发生电源掉电等异常情况
2014年10月7日星期二
网络教育学院
2014年10月7日星期二
网络教育学院
15
• 中断处理示意图
主程序
A中断请求
B中断请求
C中断请求 主程序
A中断服务程序
B中断服务程序
C中断服务程序
• CPU只是在外围设备A、B、C的数据准备就绪后，才去 执行对应的中断服务程序，进行数据交换； • 而当低速的外围设备准备自己的数据时，CPU则照常执 行自己的主程序 • 从这个意义上说，CPU和外设的一些操作是异步并行进 行的
• 因而与串行进行的程序查询方式相比，计算机系统的效率的确 是大大提高了
2014年10月7日星期二
网络教育学院
16
• CPU只有在当前一条指令执行完毕后，即转入公 操作时，才会受理外围设备的中断请求
• 保存现场操作
• 为了在中断服务程序执行完毕以后，能够正确地返回 到原来主程序被中断的地方（断点）继续执行
• 最先查询的中断具有最高优先级，最后查询的中断则为最低优先级
• 因此，查询的先后顺序决定了中断优先级的高低
• 如果中断请求正好来源于最后查询的那个中断，那么就浪费了此前 的大量查询时间 • 因此，软件查询的效率很低
2. 硬件处理法 • 为了提高处理效率，通常采用硬件处理方法
• 采用优先级排队电路或专用中断控制器等硬件电路来管理中断
• 程序中断这种方式节省了CPU时间，是管理I/O操作的一个 比较有效的方法 • 中断方式一般适用于随机出现的服务，并且一旦提出要求 ，应立即执行 • 与程序查询方式相比，
• 硬件结构相对复杂一些，服务成本较大
2014年10月7日星期二
网络教育学院
9
3. DMA方式
• DMA方式就是直接存储器存取（Direct Memory Access）方式
2. 程序中断方式 3. DMA方式 4. 通道方式 5. 外围处理机方式
2014年10月7日星期二
网络教育学院
5
• CPU管理外围设备的输入输出控制方式
• 程序查询方式 • 程序中断方式 • DMA方式 • 通道方式
• 外围处理机方式
• 前两种方式由软件实现
• 后三种方式由硬件实现
2014年10月7日星期二
交还给CPU
2014年10月7日星期二
网络教育学院
27
• 在这种方式下，DMA控制器与CPU分时使用总线
• 时间图
主存工作时间 CPU控制 并使用主存 CPU不使用总线
t
DMA控制 并使用主存
DMA不工作 DMA工作
DMA不工作
• 在DMA方式中，
• 批量数据传送前的准备工作，以及传送结束后的处理 工作，仍由CPU通过执行管理程序来承担 • DMA控制器只负责具体的数据传送工作
• 优先级高的中断级可以打断优先级低的 中断服务程序，以程序嵌套方式进行工作 • 中断嵌套
• 当一个中断服务程序正在执行时，一个 优先级比它更高的中断源发出中断请求
主程序 一级中断 服务程序 二级中断 服务程序
• CPU暂停当前中断服务程序的执行，转
而执行优先级更高的中断服务程序
• 图中，CPU嵌套响应了系统中的两个中断服务程序。
计算机组成与系统结构
上海交通大学 网络教育学院
陈泽宇 博士 副教授
第1章 计算机系统概论 第2章 运算方法和运算器 第3章 存储系统 第4章 指令系统 第5章 中央处理器（CPU） 第6章 总线系统 第7章 输入输出（I/O）系统 第8章 并行计算机系统
2014年10月7日星期二
网络教育学院
2
第7章 输入输出（I/O）系统
2014年10月7日星期二
网络教育学院
22
7.2.3 中断控制器
• 中断控制器是一块专用的集成电路芯片
• 将中断接口与优先级判断等功能集于一身
• 中断控制器
• 在80x86的早期系统中，采用一片8259A芯片作为中断 控制器 • 到了80386系统中，则采用可编程中断控制器PIC（ Programmable Interrupt Controller），