FPGA学习的一些误区

合集下载

FPGA设计中常见的布局与布线误区

FPGA设计中常见的布局与布线误区在FPGA设计中，布局与布线是非常重要的步骤，它直接影响到设计的性能、功耗和可靠性。

然而，在实际设计过程中，很多工程师经常会遇到一些常见的布局与布线误区，这些误区会对设计产生负面影响。

下面我们来详细介绍几个在FPGA设计中常见的布局与布线误区。

首先是信号布线过长。

在FPGA设计中，信号的传输延迟是一个非常关键的因素，过长的信号布线会导致信号传输延迟过大，从而影响系统的性能。

因此，在进行布线时，应尽量减少信号的传输距离，合理规划布线路径，避免信号过长。

其次是布局与布线不合理造成的干扰。

在FPGA设计中，布局与布线不合理会导致信号之间的干扰，从而影响系统的稳定性和可靠性。

为了避免干扰问题，需要合理规划布局，将不同类型的信号分开布线，避免互相干扰。

另外一个常见的误区是忽视时序约束。

时序约束是FPGA设计中非常重要的一部分，它规定了不同信号之间的时序关系，保证系统能够在正确的时钟周期内正常工作。

如果忽视时序约束，会导致系统出现时序问题，从而影响系统的性能和稳定性。

因此，在设计过程中，一定要认真分析和设置时序约束，确保系统的正常运行。

此外，还有一个常见的误区是忽视功耗分析。

在FPGA设计中，功耗是一个非常重要的考虑因素，过高的功耗会导致系统发热严重，影响系统的稳定性和寿命。

因此，在进行布局与布线时，需要注意功耗分析，合理规划电源分配和信号传输路径，降低系统功耗，提高系统的稳定性。

综上所述，FPGA设计中常见的布局与布线误区包括信号布线过长、布局与布线不合理造成的干扰、忽视时序约束和功耗分析等问题。

为了避免这些误区，设计工程师应该注重布局与布线的规划与优化，认真分析和设置时序约束，及时进行功耗分析，保证系统的性能、稳定性和可靠性。

只有在设计过程中注重细节，才能确保FPGA设计的顺利实施和优良性能。

FPGA常见错误

Quartus警告分析 warning 超级实用1.Found clock-sensitive change during active clock edge at time <time> on register "<name>"原因:vector source file中时钟敏感信号(如:数据,允许端,清零,同步加载等)在时钟的边缘同时变化.而时钟敏感信号是不能在时钟边沿变化的.其后果为导致结果不正确.措施:编辑vector source file2.Verilog HDL assignment warning at <location> : truncated with size <number> to match size of target (<number>原因:在HDL设计中对目标的位数进行了设定,如:reg[4:0] a;而默认为32位, 将位数裁定到合适的大小措施:如果结果正确,无须加以修正,如果不想看到这个警告,可以改变设定的位数3.All reachable assignments to data_out(10) assign '0', register removed by optimization原因:经过综合器优化后,输出端口已经不起作用了4.Following 9 pins have nothing, GND, or VCC driving datain port -- changes to this connectivity may change fitting results原因:第9脚,空或接地或接上了电源措施:有时候定义了输出端口,但输出端直接赋‘0’,便会被接地,赋‘1’接电源. 如果你的设计中这些端口就是这样用的,那便可以不理会这些warning5.Found pins ing as undefined clocks and/or memory enables原因:是你作为时钟的PIN没有约束信息.可以对相应的PIN做一下设定就行了. 主要是指你的某些管脚在电路当中起到了时钟管脚的作用,比如flip-flop的clk 管脚,而此管脚没有时钟约束,因此QuartusII把“clk”作为未定义的时钟. 措施:如果clk不是时钟,可以加“not clock”的约束;如果是,可以在clock setting当中加入;在某些对时钟要求不很高的情况下,可以忽略此警告或在这里改:Assignments>Timinganalysissettings...>Individual clocks...>... 6.Timing characteristics of device EPM570T144C5 are preliminary原因:因为MAXII 是比較新的元件在 QuartusII 中的時序并不是正式版的,要等 Service Pack措施:只影响 Quartus 的 Waveform7.Warning: Clock latency analysis for PLL offsets is supported for the current device family, but is not enabled措施:将setting中的timing Requirements&Option-->More TimingSetting-->setting-->Enable Clock Latency中的on改成OFF8.Found clock high time violation at 14.8 ns on register"|counter|lpm_counter:count1_rtl_0|dffs[11]"原因:违反了steup/hold时间,应该是后仿真,看看波形设置是否和时钟沿符合steup/hold时间措施:在中间加个寄存器可能可以解决问题9.warning: circuit may not operate.detected 46 non-operational paths clocked by clock clk44 with clock skew larger than data delay原因:时钟抖动大于数据延时,当时钟很快,而if等类的层次过多就会出现这种问题,但这个问题多是在器件的最高频率中才会出现措施:setting-->timing Requirements&Options-->Default required fmax 改小一些,如改到50MHZ10. Design contains <number> input pin(s) that do not drive logic原因:输入引脚没有驱动逻辑(驱动其他引脚),所有的输入引脚需要有输入逻辑措施:如果这种情况是故意的,无须理会,如果非故意,输入逻辑驱动.11.Warning:Found clock high time violation at 8.9ns on node 'TEST3.CLK' 原因:FF中输入的PLS的保持时间过短措施:在FF中设置较高的时钟频率12.Warning: Found 10 node(s) in clock paths which may be acting as ripple and/or gated clocks -- node(s) analyzed as buffer(s) resulting in clock skew原因:如果你用的 CPLD 只有一组全局时钟时,用全局时钟分频产生的另一个时钟在布线中当作信号处理,不能保证低的时钟歪斜(SKEW).会造成在这个时钟上工作的时序电路不可靠,甚至每次布线产生的问题都不一样.措施:如果用有两组以上全局时钟的 FPGA 芯片,可以把第二个全局时钟作为另一个时钟用,可以解决这个问题.13.Critical Warning: Timing requirements were not met. See Report window for details.原因:时序要求未满足,措施:双击Compilation Report-->Time Analyzer-->红色部分(如clock setup:'clk'等)-->左键单击list path,查看fmax的SLACK REPORT再根据提示解决,有可能是程序的算法问题14.Can't achieve minimum setup and hold requirement along path(s). See Report window for details.原因:时序分析发现一定数量的路径违背了最小的建立和保持时间,与时钟歪斜有关,一般是由于多时钟引起的措施:利用Compilation Report-->Time Analyzer-->红色部分(如clock hold:'clk'等),在slack中观察是hold time 为负值还是setup time 为负值, 然后在:Assignment-->AssignmentEditor-->To中增加时钟名(fromnode finder),Assignment Name中增加和多时钟有关的Multicycle 和Multicycle Hold选项,如hold time为负,可使Multicycle hold的值>multicycle,如设为2和1.15: Can't analyze file -- file E://quartusii/*/*.v is missing原因:试图编译一个不存在的文件,该文件可能被改名或者删除了措施:不管他,没什么影响16.Warning: Can't find signal in vector source file for input pin whole|clk10m原因:因为你的波形仿真文件( vector source file )中并没有把所有的输入信号(input pin)加进去,对于每一个输入都需要有激励源的17.Error: Can't name logic scfifo0 of instance "inst"--function has same name as current design file原因:模块的名字和project的名字重名了措施:把两个名字之一改一下,一般改模块的名字18.Warning: Using design file lpm_fifo0.v, which is not specified as a design file for the current project, but contains definitions for 1 design units and 1 entities in project Info: Found entity 1: lpm_fifo0原因:模块不是在本项目生成的,而是直接copy了别的项目的原理图和源程序而生成的,而不是用QUARTUS将文件添加进本项目措施:无须理会,不影响使用19.Timing characteristics of device are preliminary原因:目前版本的QuartusII只对该器件提供初步的时序特征分析措施:如果坚持用目前的器件,无须理会该警告.关于进一步的时序特征分析会在后续版本的Quartus得到完善.20.Timing Analysis does not support the analysis of latches as synchronous elements for the currently selected device family原因:用analyze_latches_as_synchronous_elements setting可以让 Quaruts II来分析同步锁存,但目前的器件不支持这个特性措施:无须理会.时序分析可能将锁存器分析成回路.但并不一定分析正确.其后果可能会导致显示提醒用户: 改变设计来消除锁存器21.Warning:Found xx output pins without output pin load capacitance assignment原因:没有给输出管教指定负载电容措施:该功能用于估算TCO和功耗,可以不理会,也可以在Assignment Editor 中为相应的输出管脚指定负载电容,以消除警告22.Warning: Found 6 node(s) in clock paths which may be acting as ripple and/or gated clocks -- node(s) analyzed as buffer(s) resulting in clock skew原因:使用了行波时钟或门控时钟,把触发器的输出当时钟用就会报行波时钟, 将组合逻辑的输出当时钟用就会报门控时钟措施:不要把触发器的输出当时钟,不要将组合逻辑的输出当时钟,如果本身如此设计,则无须理会该警告23.Warning (10268): Verilog HDL information at lcd7106.v(63): Always Construct contains both blocking and non-blocking assignments原因: 一个always模块中同时有阻塞和非阻塞的赋值24.Warning: Can't find signal in vector source file for input pin|whole|clk10m原因：这个时因为你的波形仿真文件（ vector source file ）中并没有把所有的输入信号(input pin)加进去，对于每一个输入都需要有激励源的在QuartusII下进行编译和仿真的时候,会出现一堆warning,有的可以忽略,有的却需要注意,虽然按F1可以了解关于该警告的帮助,但有时候帮助解释的仍然不清楚,大家群策群力,把自己知道和了解的一些关于警告的问题都说出来讨论一下,免得后来的人走弯路.上面是我收集整理的一些,有些是自己的经验,有些是网友的,希望能给大家一点帮助,如有不对的地方,请指正,如果觉得好,请版主给点威望吧,谢谢1.Found clock-sensitive change during active clock edge at time <time> on register "<name>"原因：vector source file中时钟敏感信号（如：数据，允许端，清零，同步加载等）在时钟的边缘同时变化。

FPGA设计常犯错误大全，你中招了吗？

FPGA设计常犯错误大全，你中招了吗？FPGA的用处比我们平时想象的用处更广泛，原因在于其中集成的模块种类更多，而不仅仅是原来的简单逻辑单元（LE）。

现在的FPGA不仅包含以前的LE,RAM也更大更快更灵活，管教IOB也更加的复杂，支持的IO类型也更多，而且内部还集成了一些特殊功能单元，包括：DSP:实际上就是乘加器，FPGA内部可以集成多个乘加器，而一般的DSP芯片往往每个core只有一个。

换言之，FPGA可以更容易实现多个DSP core功能。

在某些需要大量乘加计算的场合，往往多个乘加器并行工作的速度可以远远超过一个高速乘加器。

SERDES:高速串行接口。

将来PCI-E、XAUI、HT、S-ATA等高速串行接口会越来越多。

有了SERDES模块，FPGA可以很容易将这些高速串行接口集成进来，无需再购买专门的接口芯片。

CPU core:分为2种，软core和硬core.软core是用逻辑代码写的CPU模块，可以在任何资源足够的FPGA中实现，使用非常灵活。

而且在大容量的FPGA中还可以集成多个软core,实现多核并行处理。

硬core是在特定的FPGA内部做好的CPU core,优点是速度快、性能好，缺点是不够灵活。

不过，FPGA还是有缺点。

对于某些高主频的应用，FPGA就无能为力了。

现在虽然理论上FPGA可以支持的500MHz,但在实际设计中，往往200MHz以上工作频率就很难实现了。

FPGA设计要点之一：时钟树对于FPGA来说，要尽可能避免异步设计，尽可能采用同步设计。

同步设计的第一个关键，也是关键中的关键，就是时钟树。

一个糟糕的时钟树，对FPGA设计来说，是一场无法弥补的灾难，是一个没有打好地基的大楼，崩溃是必然的。

具体一些的设计细则：1）尽可能采用单一时钟；2）如果有多个时钟域，一定要仔细划分，千万小心；3）跨时钟域的信号一定要做同步处理。

对于控制信号，可以采用双采样；对于数据信号，可以采用异步fifo.需要注意的是，异步fifo不是万能的，一个异步fifo也只能解决一定范围内的频差问题。

FPGA研发之道(4)灵活性的陷阱

FPGA研发之道（4）灵活性的陷阱假如说用一个词来描述的特性，灵便性绝对名列前茅。

FPGA的灵便性在于：（一）I/O的灵便性，其可以通过其I/O组成各种接口与各种器件衔接，并且支持不同的电气特性。

（二）内部存储器灵便性，可以通过IP生成工具生成各种深度和宽度的RAM或者FIFO等。

（三）规律的灵便性，内部规律通可生成的各种类型IP。

对于I/O接口来说，FPGA的I/O可以支持不同类型的电平和驱动能力，各I/O未定义之前其地位平等，例如一个数据信号可将其约束在随意引脚，只要其电平符合衔接的规范。

因此基于这种熟悉，在布线时，基于布线需要，便调节其布线的挨次，例如互换两个信号的位置。

通常状况上，这种调节是没有任何问题的。

但是随着FPGA的接口IP核硬核化的趋势，逐渐由无数的接口IP不能支持这种调节。

例如对于较早的SDRAM 或者DDRSDRAM来说，在xilinx和ARA的FPGA上，其数据、地址信号等都是可调的。

但是随着DDR2，DDR3接口的浮现，其IP接口，只能支持在某个BANK并且例化结束后挺直生成相应的约束文件，而这些的改动将会导致布局布线的错误。

另一些例子则是一些高速SERDES的组合。

例如对于XAUI接口来说，其硬核IP（ALTERA）上就不支持4组SERDES的挨次互换，这将会影响其硬核FCS的编码。

假如板级衔接上与PHY的挨次与FPGA例化IP的约束不全都，则其硬核PCS就不能布局布线通过（软核FCS可以支持调节）。

这种灵便性熟悉导致硬件板级互联的问题可谓屡见不鲜，特殊是系统复杂度的升高，板级连线的增强，将会导致设计人员疏忽从而掉入“灵便性的陷阱”。

解决此类问题的办法。

包括（1）预评估，在设计之前就在FPGA上评估所需的接口的规律占用、约束位置、时钟需求等等，预先评估给系统设计提供相应的数据支撑和设计参考。

（2）交流，对于设计的变更，要举行有效交流，不能使铁路警察，各管一段。

（3）设计评审，虽然老套，第1页共3页。

FPGA常用错误

说明：本文内容来自网络1.Error (10028): Can't resolve multiple constant drivers for net ……解析：不能在两个以上always内对同一变量赋值，这个细节一般看书看资料会看到，但是编程时，就是没想到。

2.Error (10158): Verilog HDL Module Declaration error at clkseg.v(1): port "XXXX" is not declared as port解析：大意了，端口类型还没定义啊！3.Error (10110): variable "en" has mixed blocking and nonblocking Procedural Assignments -- must be all blocking or all nonblocking assignments解析:en在程序中有时用非阻塞赋值，有时用阻塞赋值，这是禁止的。

在初学的时候，可能分得不是很清楚，所以在检查时，一定要一步步观察慢慢来。

4.Error (10161): Verilog HDL error at clkseg.v(36): object "count" is not declared解析：这个错误应该很明显啦，只要能读得懂。

5.Error (10170): Verilog HDL syntax error at clkseg.v(37) near text "***"; expecting ";"解析：意思应该也很简单，就是检查的时候要细心点。

6.Error (10171): Verilog HDL syntax error at ir_ctrl.v(149) near end of file ; expecting an identifier, or "endmodule", or a parallel statement解析：最后上了endmodule。

关于FPGA的几点问题,你了解吗？

关于FPGA的几点问题，你了解吗？
1. FPGA编程语言为何叫硬件描述语言？
硬件即FPGA硬件，硬件描述语言，也就自然地告诉我们可以通过语言来描述FPGA内部硬件。

如：用y=ab来描述一个2输入的与门，用PLL来描述类似外部时钟管理芯片。

因此，要想学好FPGA，你得用硬件的思维方式来编写代码，注重FPGA的系统结构设计，好的系统结构设计会带来质的飞跃，这就告诉我们RTL Coding其实是硬件结构设计，而非基于处理器架构的C语言程序开发，好的RTL Coding就是好的硬件结构。

2. FPGA设计是做串并操作的时序设计？
FPGA内部硬件之间的通信为多对多节点通信，不仅存在无先后顺序的并行逻辑，而且还存在先后顺序的串行逻辑，这和CPU基于指令的顺序执行逻辑完全不同，我们需要严格控制设计中各个信号之间的时间关系，以满足最终的时间上的需求，即时序要求。

因此，FPGA设计就是针对既有串行操作，又有并行操作的时序设计，即FPGA串并操作的时序设计。

3. FPGA串并操作，该如何理解？
a.执行完A后再执行B；
b.A和B之间并行执行，且没有关联；
c.A和B之间并行执行，且开始时有先后顺序，即串行逻辑；
d.FPGA的复杂系统包含上述多种灵活组合，设计时需多多琢磨思考，合理设计。

4. FPGA内部最基本硬件结构LUT，你理解吗？
LUT的原理很简单，就是把各种可能的结果存起来标个号，每次根据输入的号来输出结果。

如：一位加法器有4种可能输入对应3种结果，就只需要做一张表格，把所有的输入和输出一一对应即可。

图1 LUT实现方式。

FPGA学习总结

首先，先说一下自己的在学习中所发现自己的不足之处：
1. 不会总结。

2. 记录警告，分析原因
3. 记录经典代码，算法，以及要注意的细节，重点知识
4.了解FPGA内部逻辑及其工作原理
5.下载不了，这是一个新手经常遇到的问题。

一般来说，大多数人会去检查下载电路的原理图，如果发现和正确的原理图没有区别就没办法了，开始怀疑芯片是不是坏了，焊接是不是有问题，是不是哪里有干扰啊等等。

而有的细心一些的人，就会仔细的看看下载的原理，信号的时序，用示波器看看板上信号的时序，一步一步的找原因。

如果没有找到，就会仔细检查FPGA的电路，从电源设计，到去耦电容摆放等等方面去动手查找原因。

如果觉得那里有问题，就动手改一看看，测一侧有没有改变，而不是坐着想哪里出问题。

可能最后就是芯片坏了，或者没有焊接好，但是后者确在这个过程中学到了很多东西，至少对f pga下载的原理了解的十分清楚。

6.如果电路工作不正常，那么99％的原因是和设计有关的，是可以找到确定的原因的，而不是偶然的，即使是噪声或者干扰。

FPGA学习总结

FPGA学习总结首先，先说一下自己的在学习中所发现自己的缺乏之处：1. 不会总结。

2. 学习的良好习惯没养成。

在写FPGA的根本模块时，遇到的问题有许多，譬如，写代码时的警告，特别是一些不能无视的警告，每次遇到时，总是还要检查一会儿才能改正来，或者有的警告已经出现了几次，但是就是解决不掉。

每次在学一个模块时，只要是看懂了，它的一些重点就没有及时的记录在本子上，只有个别的想起来时，才会做笔记。

每做完一个模块，没有及时记录下自己从这个模块中学到了什么。

上面的缺乏，都是在写模块的过程中，自己逐渐暴露出来的。

我很庆幸自己的一些问题能及时的被发现，虽然年前的学习将暂告一段落，但是，在年后的学习中，我一定会时刻记得自己以前在学习上出现了怎样的缺乏，防止类似的事情再次发生。

像遇到警告时，都要记录下来，通过改正后，要注释，写下警告的原因，定期看一下。

每次写模块的时候，都要记下重点知识，即使是自己懂得的，好记性都是比不过烂笔头的。

其次，就谈一下自己在学习FPGA中，截止目前，学到了什么，认识到那些。

FPGA简单的说，就是现场可编程逻辑阵列。

它的内部是逻辑单元，它们之间可以用线连接，至于以怎样的形式相连，那么可以根据应用者写入的逻辑决定。

每次布线都会重新组合逻辑单元，从而可以任意的编写不同的逻辑。

当然，前提是定义的逻辑块不超出它可读写的最大值。

可能自己说的术语并不专业，又或者是理解或表达的不透彻，但随着学习的加深，一定会有更加透彻的理解吧。

学习FPGA ,虽然资料很多，但是看的资料并不是很多，除了看夏宇闻编写的语法书外，看的最多的就是特权同学的，一个年轻的电子工程师，他就是通过自己的努力和坚持不懈有了现在的水平，虽然不能说是最好的工程师，但是，他在这条路上的成长历程，却代表着更广阔的青年的奋斗轨迹。

他的《深入浅出玩转FPGA》这本书，以前只听网友说不错，等到自己开始看后，发现里面的内容确实是值得学习，不仅是学习的层次性，同时里面的方法也是很不错的。

智能调试与综合技术隔离FPGA设计中的错误浅析

智能调试与综合技术隔离FPGA设计中的错误浅析
如果您的FPGA设计无法综合或者没能按预期在开发板上正常工作，原因往往不明，要想在数以千计的RTL和约束源文件中找出故障根源相当困难，而且很多这些文件还可能是其他设计人员编写的。

考虑到FPGA设计迭代和运行时间的延长，设计人员应该在设计流程的早期阶段就找出可能存在的诸多错误，并想方设法重点对设计在开发板上进行验证。

在特定条件下采用更智能的技术来隔离特定错误，找到问题电路的源头并渐进式修复错误，这很重要。

为了节省时间，您可以对时钟、约束和模块级接口进行初步设置检查以确保符合设计规范，这样就不必在综合与布局布线(P&R)时浪费大量时间。

Synopsys公司的Synplify Premier 和Synplify Pro FPGA设计工具以及Identify RTLDebugger 等产品能帮助设计人员完成上述工作。

这些工具的特性使得设计人员能快速隔离错误，有效缩短运行时间，并减少开发板启动所需的迭代次数。

精确找到开发板上的问题
如果开发板出现明显的功能性错误，要缩小查找问题根源的范围可能会相当困难。

为了进行设计调试，我们应当创建附加电路并保留某些节点，以便我们对设计运行时得到的数据进行探测、检查和分析。

下面我们就看看如何用板级调试软件来查找错误。

按下列四步法并利用RTL调试器，您能精确查找问题，并对信号和关注的条件采样，然后将观察结果关联至原始RTL，从而将问题锁定在RTL规范或约束设置范围内。

第一步：指定探测。

在RTL中明确要监控哪些信号和条件。

在此要声明您。

基于FPGA原理及应用课程的教学反思与探索

基于FPGA原理及应用课程的教学反思与探索一、引言FPGA（现场可编程逻辑门阵列）技术作为集成电路领域的重要发展方向，得到了越来越广泛的应用。

针对该技术的特殊性，高校开设了FPGA原理及应用课程，旨在培养学生对FPGA技术的掌握和应用能力。

在教学实践中，我发现该课程存在一些问题，需要进行反思和探索。

本文通过对该课程的教学经验进行总结，提出了相应的改进措施，以期提高学生的学习效果和应用能力。

二、课程内容设计的反思1. 内容的合理性在教学中，我发现课程内容设计的合理性对学生的学习效果有着重要的影响。

由于FPGA技术的复杂性，学生对于课程的理解和应用能力有一定的局限性。

因此，在课程内容设计上，我认为应注重基础知识的讲解，并结合实际案例进行分析和应用演示。

这样可以帮助学生更好地理解FPGA技术的原理和应用，提高学习的效果。

2. 内容的更新性随着科技的不断发展和更新，FPGA技术也在不断演进。

因此，课程内容的更新性是十分重要的。

我认为在课程设计中，应根据最新的技术动态和应用案例，及时更新课程内容，使其与时俱进。

通过引入最新的技术知识和实践案例，可以激发学生的学习兴趣，提高他们的应用能力。

三、教学方法的反思与改进1. 培养学生的实践能力FPGA技术是一门实践性很强的课程，仅靠理论授课难以满足学生的学习需求。

为了更好地培养学生的实践能力，我在教学中引入了实验环节。

通过让学生亲自动手操作FPGA开发板进行实验，培养他们的实际应用能力。

同时，我还鼓励学生积极参与项目实践，将所学的理论知识应用到实际项目中，培养学生的综合能力。

2. 引导学生进行团队合作在FPGA技术的应用中，通常需要多个模块的设计和协同工作。

为了让学生更好地理解和应用FPGA技术，我鼓励学生进行团队合作。

通过分组进行项目设计和实践，可以培养学生的团队合作能力和沟通协调能力。

此外，团队合作还可以为学生提供更多的学习机会和实践经验，提高他们的综合能力。

FPGA编程中的常见错误及调试方法

FPGA编程中的常见错误及调试方法在FPGA（Field-Programmable Gate Array）编程过程中，即使经验丰富的工程师也可能会遇到各种错误。

这些错误可能导致设计不稳定、功能异常或性能下降。

因此，了解FPGA编程中常见的错误并学会相应的调试方法非常重要。

本文将介绍几种常见的FPGA编程错误，并提供相应的调试方法。

1. 时序错误时序错误是FPGA设计中最常见的错误之一。

当时序不正确时，FPGA可能无法按照预期的方式工作。

常见的时序错误包括时钟速度不正确、过长的路径延迟以及未正确处理时序约束等。

要调试时序错误，可以采取以下方法：- 确保时钟频率设置正确。

检查时钟输入和输出引脚，确保时钟频率与设计中的要求一致。

- 分析路径延迟。

使用FPGA开发工具提供的时序分析器，分析信号路径延迟，并找到可能引起问题的路径。

- 添加时序约束。

通过为设计添加时序约束，告知FPGA开发工具如何优化时序，以满足设计要求。

2. 逻辑错误逻辑错误是指FPGA设计中逻辑电路的错误，可能导致设计功能不正确。

常见的逻辑错误包括逻辑表达式错误、门级电路错误以及逻辑冲突等。

要调试逻辑错误，可以采取以下方法：- 检查逻辑表达式。

仔细检查设计中的逻辑表达式，确保其正确性。

可以使用模拟工具或仿真器对逻辑电路进行验证。

- 使用约束编码风格。

采用约束编码风格可以防止逻辑冲突和歧义。

例如，使用带有清晰优先级的选择结构而不是使用多个if-else语句。

- 利用重要信号的断言与检查。

在设计中添加断言和检查语句，对设计的关键信号进行验证，并在错误条件下触发警告或停机。

3. 配置错误在FPGA编程过程中，配置错误可能导致FPGA芯片无法正确地加载所需的逻辑配置信息，而无法正常工作。

常见的配置错误包括配置位流不匹配、配置位流损坏以及配置文件错误等。

要调试配置错误，可以采取以下方法：- 检查配置文件。

仔细检查使用的配置文件，确保其正确性和完整性。

FPGA常见的错误

FPGA常见的错误Quartus II常见错误1.Found clock-sensitive change during active clock edge at time <time> on register "<name>"原因：vector source file中时钟敏感信号（如：数据，允许端，清零，同步加载等）在时钟的边缘同时变化。

而时钟敏感信号是不能在时钟边沿变化的。

其后果为导致结果不正确。

措施：编辑vector source file2.Verilog HDL assignment warning at <location>: truncated with size <number> to match size of target (<number>原因:在HDL设计中对目标的位数进行了设定,如:reg[4:0] a;而默认为32位,将位数裁定到合适的大小措施:如果结果正确,无须加以修正,如果不想看到这个警告,可以改变设定的位数3.All reachable assignments to data_out(10) assign '0', register removed by optimization原因:经过综合器优化后，输出端口已经不起作用了4.Following 9 pins have nothing, GND, or VCC driving datain port -- changes to this connectivity may change fitting results原因:第9脚，空或接地或接上了电源措施:有时候定义了输出端口，但输出端直接赋…0‟，便会被接地，赋…1‟接电源。

如果你的设计中这些端口就是这样用的，那便可以不理会这些warning5.Found pins ing as undefined clocks and/or memory enables原因:是你作为时钟的PIN没有约束信息。

FPGA学习需要注意的几个重要问题

FPGA学习需要注意的几个重要问题
1.基础问题
的基础就是数字和HDL语言，想学好FPGA的人，建议床头都有一本数字电路的书，不管是哪个版本的，这个是基础，多了解也有助于形成硬件设计的思想。

在语言方面，建议初学者学习语言，语言语规矩范严格，调试起来很慢，Verilog语言简单上手，而且，普通大型企业都是用Verilog语言。

2.工具问题
认识几个常用的就可以的，开发环境II ，或ISE 就可以了，这两个基本是相通的，会了哪一个，另外的那个也就很Easy了。

功能建议用法Modelsim ，假如你是做芯片的，就可以学学别的仿真工具，做FPGA 的，Modelsim就足够了。

综合工具普通用Synplify，初学先不用太关怀这个，用Quartus综合就OK了。

3.硬件设计思想问题对于初学者，特殊是从软件转过来的，设计的程序既费资源又速度慢，而且很有可能综合不了，这就要求我们认识一些固定模块的写法，可综合的模块无数书上都有，语言介绍上都有，不要想固然的用软件的思想去写硬件。

4.学习习惯问题
FPGA学习要多练习，多仿真，signaltapII是很好的工具，可以看到每个信号的真切值，建议初学者一定要自己多动手，光看书是没用的。

关于英文文档问题，假如要学会Quartus II的全部功能，只要看它的handbook就可以了，很具体，对于IT行业的人，大部分学问来源都是英文文档，一定要耐烦看，会从中收获无数的。

5.算法问题
做FPGA的工程师，最后普通都是专攻算法了，这些基础学问都是随手捏来的，假如你没有做好搞理论的预备，学FPGA始终只能停歇在初级阶段上。

对于初学者，数字信号处理是基础，应当好好理解，往更深
第1页共2页。

在FPGA的编程语言里,这是你最容易犯的错误

在FPGA的编程语言里，这是你最容易犯的错误
我知道，我对与电子有关的所有事情都很着迷，但不论从哪个角度看，今天的现场可编程门阵列(FPGA)，都显得“鹤立鸡群”，真是非常棒的器件。

如果在这个智能时代，在这个领域，想拥有一技之长的你还没有关注FPGA，那
么世界将抛弃你，时代将抛弃你。

本公众号作者ALIFPGA，多年FPGA开发
经验，所有文章皆为多年学习和工作经验之总结。

逻辑写多了，有时候一些基本的错误忘了避免了。

昨天设计逻辑的时候就不小心触雷了，有个信号有激励没响应，后来看了时序报告，有这么一句话。

这是什么呢?锁存器啊!
最容易产生的是在always(*)语句中，最后一定是所有分支条件都要描述并赋值。

状态机中，同样如此，不但需要有default的状态,每个状态的都要有所
有的分支都要赋值。

如果设计很大，不容易查的话，可以打开综合报告，搜索“LATCH”关键词，查看是否有锁存器的产生，有就赶紧更改设计。

而时序逻辑综合结果必然是触发器，因此不用检查时序逻辑的分支条件。

所以还是那句话，能用时序逻辑，就尽量别用组合逻辑。

当然如果是老鸟，这句话可忽略。

阻塞和非阻塞，这件事情百分之九十九点九九是笔误，没见过开发者没事非要冒险试一下“=”跟“小于=”的区别。

很多人说这两个没啥区别，这两个符号啊，没出事就好，出事了查起来就烦了。

应该避免的FPGA设计误区PPT文档共51页

应该避免的FPGA设计误区
56、极端的法规，就是极端的不公。 ——西塞罗 57、法律一旦成为人们的需要，人们就不再配享受自由了。—— 毕达哥拉斯 58、法律规定的惩罚不是为了私人的利益，而是为了公共的利益；一部分靠有害的强制，一部分靠榜样的效力。 ——格老秀斯 59、假如没有法律他们会更快乐的话，那么法律作为一件无用之物自己就会消灭。— —洛克
60、人民的幸福是至高无个的法。— —西塞罗
▪
26、要使整个人生都过得舒适、愉快，这是不可能的，因为人类必须具备一种能应付逆境的态度。——卢梭
▪
27、只有把抱怨环境的心情，化为上进的力量，才是成功的保证。——罗曼·罗兰
▪
28、知之者不如好之者，好之者不如乐之者。——孔子
▪
29、勇猛、大胆和坚定的决心能够抵得上武器的精良。——达·芬奇
▪
30、意志是一个强壮的盲人，倚靠在明眼的跛子肩上。——叔本华
பைடு நூலகம்
谢谢！
51

FPGA培训学习faq

FPGA培训学习faqFPGA 学习中的FAQ1、在top 层文件中包含多个例化的module ，在top 层与module 之间传递参数时，所有参数设置成了reg 形式，Synplify 编译时提示ERROR ：“Expecting wire for output connection ”解决：在module 之间传递的参数一般设置为wire 型变量。

2、在mealy 型状态机的设计中，当要求未提到的状态保持上次输出不变时，使用组合逻辑设计输出等于输出，编译结果产生锁存器。

解决：mealy 型状态机可以考虑采用三段方式描述，这样在最后输出端采用同步设计的话，很容易实现保持输出不变。

3、在异步fifo 的设计过程中，如何判断异常情况情况(读溢出和写溢出)进行复位，最初的方法是进行地址判断，但设计中采用了异步两级同步的方法，这样我就不知道当前的地址与我同步后地址之间的关系，有可能相同（-----没有地址操作），相差一个（同步过程中进行了一次地址操作），相差两个(同步过程中进行了两次地址操作)，这样设计地址状态就无法准确判断。

解决：在空或满有效的信号的开始时刻对进行读写次数进行计数，到达一定数目(即我们的预留门限)时，复位。

4、 if(nums >200)||(nums < 300) 把这样的语句作为判断条件，编译器报错“near "||": syntax error, unexpected "||"”解决：if （(nums >200)||(nums < 300)）5、if （address = 8’h21）编译出错解决：if （address == 8’h21）一定要用“==”6、在Altera 的2 PORTs RAM 的使能信号中，wr 和rd 有效电平是什么？w w w .m e g a n o v o .c o m解决：wr 和 rd 的有效电平为都为高电平7、在写testcase 时在写时钟的上升沿和读时钟的下降沿碰巧在一起，程序中在这两个边沿同时对一个变量进行赋值，这时就冲突了。