简易数字频率计课程设计报告55792865
课程设计报告(频率计)
设计题目：数字频率计的设计与制作一、课程设计的主要内容与目的1. 主要内容：数字频率计的主要功能是测量周期信号的频率，频率是单位时间内信号发生周期变化的次数，如果我们能在给定的1S时间内对信号波形计数，并将计数结果显示出来，就能读取被测信号的频率。
数字频率计首先必须获得相对稳定与准确的时间，同时将被测信号转换成幅度与波形均能被数字电路识别的脉冲信号，然后通过计数器计算这一段时间间隔内的脉冲个数，将其换算后显示出来，这就是数字频率计的基本原理。
从数字频率计的基本原理出发，根据设计要求，得到如图1所示的电路框图。
图12. 设计目的：（1）掌握数字频率计的工作原理（2）根据课程设计，熟悉一般产品设计的流程和方法。
（3）重点掌握数字频率计设计的计数部分。
二、主要技术指标1.频率测量范围：10~9999HZ。
2.输入信号波形：任意周期信号，输入电压幅度>300mv.3.电源：220V，50HZ。
系统框图中各部分的功能及实现方法（1）电源与整流稳压电路框图中的电源采用50Hz的交流市电。
市电被降压、整流、稳压后为整个系统提供直流电源。
系统对电源的要求不高，可以采用串联式稳压电源电路来实现。
（2）全波整流与波形整形电路本频率计采用市电频率作为标准频率，以获得稳定的基准时间。
按国家标准，市电的频率漂移不能超过0.5Hz，即在1％的范围内。
用它作普通频率计的基准信号完全能满足系统的要求。
全波整流电路首先对50Hz交流市电进行全波整流，得到如图2（a）所示100Hz的全波整流波形。
波形整形电路对100Hz信号进行整形，使之成为如图2(b)所示100Hz的矩形波。
波形整形可以采用过零触发电路将全波整流波形变为矩形波，也可采用施密特触发器进行整形。
图2 全波整流与波形整形电路的输出波形（3）分频器分频器的作用是为了获得1S的标准时间。
电路首先对图2所示的100Hz信号进行100分频得到如图3（a）所示周期为1S的脉冲信号。
简易数字频率计课程设计
内蒙古师范大学计算机与信息工程学院 《数字系统综合课程设计》课程设计报告设计题目 数字频率计逻辑电路设计指导教师 职称姓 名学 号日 期版权归属于宋永强同学数字频率计逻辑电路设计计算机与信息工程学院 2011级通信工程班指导老师摘要 频率计最基本的工作原理为：当被测信号在特定时间段T内的周期个数为N时，则被测信号的频率f=N/T。
该电路主要分四个部分，逻辑控制电路，闸门电路，计数电路，显示电路。
控制电路由74LS74组成，闸门为一74LS00与非门，计数电路由74LS160实现。
关键词 频率；逻辑控制；计数器1 课程设计任务及主要技术指标和要求1.1课程设计任务（1） 会运用电子技术课程所学到的理论知识，独立完成设计课题。
（2） 学会将单元电路组成系统电路的方法。
（3） 熟悉中规模集成电路和半导体显示器件的使用方法。
（4） 通过查阅手册和文献资料，培养独立分析和解决实际问题的能力。
培养严肃认真工作作风和严谨的科学发展。
1.2主要技术指标和要求（1） 频率测量范围：0-999999Hz（2） 四个档位：1，10，100，1000四个档位；（3） 输入电压：5V（4） 输入信号波形：矩形脉冲（5） 显示位数：6位（6） 电源：5V2 工作原理数字频率计是一种用数字显示的频率测量仪表，它可以测量矩形脉冲信号。
交流电信号或脉冲信号的频率是指单位时间内产生的电振动的次数或脉冲个数。
用数学模型可表示为：f= N/t;式中f——频率。
N——电振动次数或脉冲数。
t——产生N次电振动或脉冲所需要的时间。
计数器则采用十位计数器。
闸门电路有双D触发器，使其产生一个时钟节拍的脉冲，当达到有效时钟周期是信号传入时，闸门开通，被测量的脉冲信号通过闸门，其计数器开始计数，当有效信号结束时闸门关闭，停止计数。
根据公式得被测信号的频率f=N Hz。
该电路主要包括四个部分，逻辑控制电路，闸门电路，计数电路，显示电路。
3 电路组成3.1 电路原理图图3.1 数字频率计电路原理图3.2 开关档位，逻辑控制电路和闸门电路开关档位共有四个，由1Hz，10Hz，100Hz，1000 Hz四个脉冲提供；时钟周期分别1s, 0.1s, 0.01s, 0.001s。
数字频率计课程设计报告
《数字频率计》技术报告一、问题的提出在传统的电子测量仪器中，示波器在进行频率测量时测量精度较低，误差较大。
频谱仪可以准确的测量频率并显示被测信号的频谱，但测量速度较慢，无法实时快速地跟踪捕捉到被测信号频率的变化。
而频率计则能够快速准确的捕捉到被测信号频率的变化。
在传统的生产制造企业中，频率计被广泛的应用在生产测试中。
频率计能够快速的捕捉到晶体振荡器输出频率的变化，用户通过使用频率计能够迅速的发现有故障的晶振产品，确保产品质量。
在计量实验室中，频率计被用来对各种电子测量设备的本地振荡器进行校准。
在无线通讯测试中，频率计既可以被用来对无线通讯基站的主时钟进行校准，还可以被用来对无线电台的跳频信号和频率调制信号进行分析。
数字频率计是一种用数字显示的频率测量仪表，它不仅可以测量正弦信号、方波信号和尖脉冲信号的频率，而且还能对其他多种物理量的变化频率进行测量，诸如机械振动次数，物体转动速度，明暗变化的闪光次数，单位时间里经过传送带的产品数量等等，这些物理量的变化情况可以由有关传感器先转变成周期变化的信号，然后用数字频率计测量单位时间内变化次数，再用数码显示出来。
二、解决技术问题及指标要求1、技术指标被测信号：正弦波、方波或其他连续信号；采样时间：1秒（0.1秒、10秒）；显示时间：1秒（2秒、3秒．．．．．．）；LED显示；灵敏度：100mV；测量误差：±1H z。
数字频率计是一种专门对被测信号频率进行测量的电子测量仪器。
其最基本的工作原理为：当被测信号在特定时间段T内的周期个数为N时，则被测信号的频率f=N/T。
一般T=1s，所以应要求定时器尽量输出为1s的稳定脉冲。
2、设计要求可靠性：系统准确可靠。
稳定性：灵敏度不受环境影响。
经济性：成本低。
重复性：尽量减少电路的调试点。
低功耗：功率小，持续时间长。
三、方案可行性分析（方案结构框图）1、原理框图宽测量仪；可以测量电容做成数字式电容测量仪；在电路中增加传感器，还可以做成数字脉搏仪、计价器等。
数字频率计设计报告
数字频率计设计报告数字频率计设计报告一、设计目标本次设计的数字频率计旨在实现对输入信号的准确频率测量，同时具备操作简单、稳定性好、误差小等特点。
设计的主要目标是实现以下功能：1. 测量频率范围：1Hz至10MHz；2. 测量精度：±0.1%；3. 具有数据保持功能，可在断电情况下保存测量结果；4. 具有报警功能，可设置上下限；5. 使用微处理器进行控制和数据处理。
二、系统概述数字频率计系统主要由以下几个部分组成：1. 输入信号处理单元：用于将输入信号进行缓冲、滤波和整形，以便于微处理器进行准确处理；2. 计数器单元：用于对输入信号的周期进行计数，并通过微处理器进行处理，以得到准确的频率值；3. 数据存储单元：用于存储测量结果和设置参数；4. 人机交互单元：用于设置参数、显示测量结果和接收用户输入。
三、电路原理数字频率计的电路原理主要包括以下步骤：1. 输入信号处理：输入信号首先进入缓冲器进行缓冲，然后通过低通滤波器进行滤波，去除高频噪声。
滤波后的信号通过整形电路进行整形，以便于微处理器进行计数。
2. 计数器单元：整形后的信号输入到计数器，计数器对信号的周期进行计数。
计数器的精度直接影响测量结果的精度，因此需要选择高精度的计数器。
3. 数据存储单元：测量结果和设置参数通过微处理器进行处理后，存储在数据存储单元中。
数据存储单元一般采用EEPROM或者Flash 存储器。
4. 人机交互单元：人机交互单元包括显示屏和按键。
用户通过按键设置参数和查看测量结果。
显示屏用于显示测量结果和设置参数。
四、元器件选择根据系统设计和电路原理，以下是一些关键元器件的选择：1. 缓冲器：采用高性能的运算放大器，如OPA657；2. 低通滤波器：采用一阶无源低通滤波器，滤波器截止频率为10kHz；3. 整形电路：采用比较器，如LM393；4. 计数器：采用16位计数器，如TLC2543；5. 数据存储单元：采用EEPROM或Flash存储器，如24LC64；6. 显示屏：采用带ST7565驱动的段式液晶显示屏，如ST7565R。
数字频率计的设计实验报告
数字频率计的设计实验报告实验名称：数字频率计的设计实验日期：2021年7月1日实验目的：设计并实现一个基于计数器的数字频率计，使用计数器测量输入信号的频率，并将结果显示在数码管上。
实验器材：FPGA开发板、数字频率计模块、计数器模块、数码管模块。
实验原理：1. 计数器模块设计一个计数器模块，用于计数示波器输入脉冲信号的时间。
计数器的计数时间可以根据需要进行调整。
2. 数字频率计模块设计一个数字频率计模块，用于将计数器的计数时间转换为输入信号的频率。
通过计算计数器的计数值来计算频率，并将结果显示在数码管上。
3. 数码管模块设计一个数码管模块，用于将数字频率计模块计算出的频率值转换为可以在数码管上显示的数码。
实验步骤：1. 搭建实验电路将FPGA开发板连接到计数器模块、数字频率计模块和数码管模块。
2. 编写Verilog代码根据上述原理，编写计数器模块、数字频率计模块和数码管模块的Verilog代码。
3. 编译代码并下载到FPGA开发板使用Xilinx Vivado软件将Verilog代码编译成比特流文件，并将比特流文件下载到FPGA开发板中。
4. 测试实验将示波器的输出信号连接到数字频率计的输入端，并将数字频率计连接到数码管。
通过计算数字频率计的输出，验证数字频率计的测量准确性。
实验结果：经过测试，数字频率计的测量准确度在实验误差范围内。
输入不同频率的信号时，数码管能够正确显示频率值。
实验总结：通过本次实验，成功设计并实现了一个基于计数器的数字频率计。
该实验不仅巩固了计数器、数码管等模块的设计知识，也提高了学生的Verilog编程能力。
在实验中，学生还学习了如何使用FPGA开发板进行数字电路实验，以及测试和验证数字电路的方法和技巧。
数字频率计课程设计报告
数字频率计课程设计报告一、课程目标知识目标：1. 让学生理解数字频率计的基本原理，掌握频率、周期等基本概念；2. 使学生掌握数字频率计的使用方法，能够正确操作仪器进行频率测量；3. 引导学生运用已学的数学知识，对测量数据进行处理，得出正确结论。
技能目标：1. 培养学生动手操作仪器的技能，提高实验操作能力；2. 培养学生运用数学知识解决实际问题的能力，提高数据分析处理技能；3. 培养学生团队协作能力，提高实验过程中的沟通与交流技巧。
情感态度价值观目标：1. 培养学生对物理实验的兴趣，激发学习热情；2. 培养学生严谨的科学态度，养成实验过程中认真观察、准确记录的好习惯；3. 引导学生认识到物理知识在实际应用中的价值，提高学以致用的意识。
课程性质：本课程为物理实验课，结合数字频率计的原理与应用，培养学生的实践操作能力和数据分析能力。
学生特点：六年级学生具备一定的物理知识和数学基础，对实验操作充满好奇，具备初步的团队合作能力。
教学要求：结合学生特点，注重理论与实践相结合，以学生为主体，引导学生主动参与实验过程，培养其动手能力和解决问题的能力。
通过课程目标的分解，使学生在实验过程中达到预期的学习成果，为后续教学设计和评估提供依据。
二、教学内容1. 数字频率计基本原理：- 频率、周期的定义与关系；- 数字频率计的工作原理；- 数字频率计的测量方法。
2. 实验操作技能：- 数字频率计的操作步骤；- 实验过程中的注意事项；- 数据记录与处理方法。
3. 教学大纲：- 第一课时：介绍数字频率计的基本原理，让学生了解频率、周期的概念及其关系；- 第二课时：讲解数字频率计的工作原理，引导学生掌握其操作方法；- 第三课时：分组进行实验操作，让学生动手测量不同频率的信号；- 第四课时：对测量数据进行处理与分析，培养学生数据分析能力；- 第五课时：总结实验结果，讨论实验过程中遇到的问题及解决办法。
4. 教材章节：- 《物理》六年级下册：第六章《频率与波长》；- 《物理实验》六年级下册：实验八《数字频率计的使用》。
简易数字频率计设计报告
根据系统设计要求， 需要实现一个 4 位十进制数字频率计， 其原理框 图如图 1 所示。
主要由脉冲发生器电路、 测频控制信号发生器电路、 待测 信号计数模块电路、 锁存器、 七段译码驱动电路及扫描显示电路等模块组 成。
由于是4位十进制数字频率计， 所以计数器CNT10需用4个，7段显示译 码器也需用4个。
频率测量的基本原理是计算每秒钟内待测信号的脉冲个 数。
为此，测频控制信号发生器 F_IN_CNT 应设置一个控制信号时钟CLK ， 一个计数使能信号输出端EN 、一个与EN 输出信号反 向的锁存输出信号 LOCK 和清零输出信号CLR 。
若CLK 的输入频率为1HZ ，则输出信号端EN 输出 一个脉宽恰好为1秒的周期信号， 可以 作为闸门信号用。
由它对频率计的 每一个计数器的使能端进行同步控制。
当EN 高电平时允许计数， 低电平时 住手计数，并保持所计的数。
在住手计数期间，锁存信号LOCK 的上跳沿 将计数器在前1秒钟的计数值锁存进4位锁存器LOCK ，由7段译码器译出 并稳定显示。
设置锁存器的好处是： 显示的数据稳定， 不会由于周期性的标准时钟 CLKEN待测信号计数电路脉冲发 生器待测信号F_INLOCK锁存与译 码显示驱 动电路测频控制信 号发生电路CLR扫描控制数码显示清零信号而不断闪烁。
锁存信号之后，清零信号CLR对计数器进行清零，为下1秒钟的计数操作作准备。
时基产生与测频时序控制电路主要产生计数允许信号EN、清零信号CLR 和锁存信号LOCK。
其VHDL 程序清单如下：--CLK_SX_CTRLLIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY CLK_SX_CTRL ISPORT(CLK: IN STD_LOGIC;LOCK: OUT STD_LOGIC;EN: OUT STD_LOGIC;CLR: OUT STD_LOGIC);END;ARCHITECTURE ART OF CLK_SX_CTRL ISSIGNAL Q: STD_LOGIC_VECTOR(3 DOWNTO 0);BEGINPROCESS(CLK)BEGINIF(CLK'EVENT AND CLK='1')THENIF Q="1111"THENQ<="0000";ELSEQ<=Q+'1';END IF;END IF;EN<=NOT Q(3);LOCK<=Q(3)AND NOT(Q(2))AND Q(1);CLR<=Q(3)AND Q(2)AND NOT(Q(1));END PROCESS;END ART;测频时序控制电路：为实现系统功能,控制电路模块需输出三个信号：一是控制计数器允许对被测信号计数的信号EN；二是将前一秒计数器的计数值存入锁存的锁存信号LOCK；三是为下一个周期计数做准备的计数器清零信号CLR。
频率计课程设计报告
频率计课程设计报告一、课程目标知识目标：1. 理解频率计的基本概念，掌握频率计的使用方法。
2. 学会运用频率计进行简单的数据收集、统计和分析。
3. 掌握频率分布表的制作方法，并能运用其进行数据处理。
技能目标：1. 能够正确操作频率计，进行实际数据的收集。
2. 培养学生运用频率分布表进行数据处理的能力，提高数据分析技能。
3. 培养学生的观察能力、动手能力和团队合作能力。
情感态度价值观目标：1. 培养学生对数据科学的兴趣，激发学生探索科学规律的欲望。
2. 培养学生严谨、细致的科学态度，养成认真观察、记录数据的良好习惯。
3. 增强学生的团队协作意识，培养学生在团队合作中互相尊重、共同进步的精神。
课程性质分析：本课程为初中物理与数学相结合的实践课程，通过实际操作频率计，让学生在实践中学习数据收集、统计和分析的方法。
学生特点分析：初中生好奇心强，动手能力强，但注意力容易分散，需要通过实际操作和有趣的教学活动来激发学习兴趣。
教学要求：1. 教师应注重理论与实践相结合，让学生在实际操作中掌握知识。
2. 教学过程中要关注学生的个体差异，给予每个学生充分的指导和鼓励。
3. 创设有趣的教学情境，激发学生的学习兴趣，提高课堂参与度。
二、教学内容1. 频率计基础知识：介绍频率计的定义、原理和功能，使学生理解频率计在数据收集与分析中的应用。
- 教材章节：第三章第二节《数据的收集与处理》2. 频率计的操作方法：讲解频率计的正确使用步骤，指导学生进行实际操作。
- 教材章节：第三章第三节《频率计的使用》3. 数据收集与统计：指导学生运用频率计进行实际数据收集，学会制作频率分布表。
- 教材章节：第三章第四节《数据的整理与表示》4. 数据分析与应用：通过对收集到的数据进行分析，引导学生发现数据背后的规律。
- 教材章节：第三章第五节《数据分析与应用》教学安排与进度：第一课时：频率计基础知识学习，了解频率计的原理和功能。
第二课时：学习频率计的操作方法，并进行实际操作练习。
简易频率计课程设计报告
简易频率计课程设计报告一、课程目标知识目标：1. 理解频率的基本概念，掌握频率的定义及计算方法；2. 了解简易频率计的原理，学会使用简易频率计进行频率测量；3. 能够运用频率知识解释日常生活中的相关现象。
技能目标：1. 学会使用简易频率计进行实验操作，提高实验操作能力；2. 能够运用频率计算公式进行数据处理，提高数据分析能力；3. 通过小组合作，提高沟通协作能力。
情感态度价值观目标：1. 培养学生对物理实验的兴趣，激发学生的探究欲望；2. 培养学生严谨的科学态度，注重实验数据的准确性；3. 增强学生的环保意识，关注频率相关领域的科技发展。
本课程针对初中物理学科，结合学生年级特点，注重理论与实践相结合，提高学生的实验操作能力和数据分析能力。
在教学过程中，关注学生的个体差异，激发学生的学习兴趣，培养学生的团队合作精神。
通过本课程的学习，使学生能够掌握简易频率计的使用，并将其应用于实际生活中，达到学以致用的目的。
同时，注重情感态度价值观的培养，引导学生关注科学进步，提高学生的综合素质。
二、教学内容1. 频率基本概念：引入频率的定义，解释频率与周期的关系，阐述频率在实际应用中的重要性。
2. 简易频率计原理：介绍简易频率计的结构、工作原理及使用方法，结合教材相关章节，进行图文并茂的讲解。
3. 频率测量实验：组织学生进行简易频率计的实验操作，包括搭建实验装置、进行频率测量以及数据处理。
- 教材章节：第三章第三节《频率与振动》- 内容列举：频率的定义、频率与周期的关系、简易频率计的结构与原理、实验操作步骤。
4. 数据处理与分析：指导学生运用频率计算公式进行数据处理，分析实验结果，探讨影响频率测量结果的因素。
5. 课堂讨论与总结：针对实验过程中遇到的问题和现象，组织学生进行讨论，引导学生运用所学知识进行解释，总结实验经验和教训。
教学内容根据课程目标进行科学性和系统性的组织，注重理论与实践相结合。
在教学过程中，依据教材章节进行教学大纲的制定，明确教学内容的安排和进度，确保学生在掌握频率知识的基础上，能够顺利进行简易频率计的实验操作和数据分析。
数字频率计课程设计报告
一、课程设计题目数字频率计的设计与制作二、设计目的：本设计与制作项目可以进一步加深我们对数字电路应用技术方面的了解与认识，进一步熟悉数字电路系统设计、制作与调试的方法和步骤。
三、设计要求：设计并制作出一种数字频率计，其技术指标如下：（ 1 ）频率测量范围： 10 ～ 9999Hz 。
（ 2 ）输入电压幅度 >300mV 。
（ 3 ）输入信号波形：任意周期信号。
（ 4 ）显示位数： 4 位。
（ 5 ）电源： 220V 、 50Hz四、所需仪器设备与器件示波器、音频信号发生器、逻辑笔、万用表、数字集成电路测试仪、直流稳压电源。
五、设计内容、方法与步骤：1 ．设计内容1 ）数字频率计的基本原理数字频率计的主要功能是测量周期信号的频率。
频率是单位时间（ 1S ）内信号发生周期变化的次数。
如果我们能在给定的 1S 时间内对信号波形计数，并将计数结果显示出来，就能读取被测信号的频率。
数字频率计首先必须获得相对稳定与准确的时间，同时将被测信号转换成幅度与波形均能被数字电路识别的脉冲信号，然后通过计数器计算这一段时间间隔内的脉冲个数，将其换算后显示出来。
这就是数字频率计的基本原理。
2 ）系统框图从数字频率计的基本原理出发，根据设计要求，得到如图 13.4 所示的电路框图。
图 13.4 数字频率计框图下面介绍框图中各部分的功能及实现方法（ 1 ）电源与整流稳压电路框图中的电源采用 50Hz 的交流市电。
市电被降压、整流、稳压后为整个系统提供直流电源。
系统对电源的要求不高，可以采用串联式稳压电源电路来实现。
（ 2 ）全波整流与波形整形电路本频率计采用市电频率作为标准频率，以获得稳定的基准时间。
按国家标准，市电的频率漂移不能超过0.5Hz ，即在 1 ％的范围内。
用它作普通频率计的基准信号完全能满足系统的要求。
全波整流电路首先对50Hz 交流市电进行全波整流，得到如图 13.5 （ a ）所示 100Hz 的全波整流波形。
简易数字频率计课程设计报告
简易数字频率计课程设计报告《简易数字频率计课程设计报告》一、设计目的和背景随着科技的不断发展和普及，计算机已经成为人们生活中不可或缺的一部分。
而数字频率计作为一种常见的电子测量仪器，在工业控制、电信通讯等领域有着广泛的应用。
本课程设计旨在通过设计一款简易的数字频率计，以帮助学生深入了解数字频率计的工作原理和设计方法。
二、设计内容和步骤1. 学习数字频率计的基本原理和工作方式：介绍数字频率计的基本功能、硬件组成和工作原理。
2. 设计数字频率计的主要电路：通过研究数字频率计的电路原理图，设计出适用于本设计要求的主要电路。
3. 制作数字频率计的原型：使用电子元器件将电路图中设计的电路进行实际制作，制作出数字频率计的原型。
4. 测试数字频率计的性能：通过对数字频率计进行各种频率波形的测试，验证其测量准确性和稳定性。
5. 优化和改进设计：根据测试结果和用户反馈，对数字频率计的电路和功能进行进一步优化和改进。
三、预期效果和评价标准通过本课程设计，预期学生能够掌握数字频率计的基本工作原理、主要电路设计和制作方法，并且能够针对实际需求进行优化和改进。
评价标准主要包括学生对数字频率计原理的理解程度、电路设计的准确性和创新性，以及对数字频率计性能进行测试和改进的能力。
四、开展方式和时间安排本课程设计可以结合理论学习和实践操作进行，建议分为以下几个阶段进行：1. 第一阶段（1周）：学习数字频率计的基本原理和工作方式。
2. 第二阶段（1周）：设计数字频率计的主要电路。
3. 第三阶段（2周）：制作数字频率计的原型，并进行性能测试。
4. 第四阶段（1周）：优化和改进数字频率计的设计。
总共需要约5周的时间来完成整个课程设计。
五、所需资源和设备1. 教材教辅资料：提供数字频率计的基本原理和电路设计方法的教材或教辅资料。
2. 实验设备和工具：数字频率计的主要电路所需的电子元器件、测试仪器和焊接工具等。
3. 实验环境：提供安全、稳定的实验室环境，以及必要的计算机软件支持。
简易数字频率计课程设计报告 .
目录第一章概述1.1 数字频率计功能及特点1.2 数字频率计应用意义第二章设计方案2.1 设计指标与要求2.2 设计原理2.3方案论证第三章数字频率计分析及参数设计3.1 电路基本原理3.2 时基电路设计3.3闸门电路设计3.4控制电路设计3.5 小数点显示电路设计3.6 整体电路图第四章设计总结4.1 整体电路图4.2 元器件列表4.3 设计心得与体会4.4 附录4.5 参考文献第一章、概述数字频率计是直接用十进制数字来显示被测信号频率的一种测量装置。
它不仅可以测量正弦波、方波、三角波、尖脉冲信号和其他具有周期特性的信号的频率，而且还可以测量它们的周期。
经过改装，可以测量脉冲宽度，做成数字式脉宽测量仪；可以测量电容做成数字式电容测量仪；在电路中增加传感器，还可以做成数字脉搏仪、计价器等。
因此数字频率计在测量其他物理量如转速、振动频率等方面获得广泛应用。
1.1 整体功能及特点1，频率计主要用于测量正弦波、矩形波、三角波和尖脉冲及其它各种周期信号。
2，测量信号复制范围0.5-5v3，显示方式：四维十进制LED显示4，测量范围：1HZ-10HZ5,测量误差：≤±0.1%6，自动检测切换量程1.2 数字频率计应用意义数字频率计是一种应用很广泛的仪器电子系统非常广泛的应用领域内，到处可见到处理离散信息的数字电路。
数字电路制造工业的进步，使得系统设计人员能在更小的空间内实现更多的功能，从而提高系统可靠性和速度。
集成电路的类型很多，从大的方面可以分为模拟电路和数字集成电路2大类。
数字集成电路广泛用于计算机、控制与测量系统，以及其它电子设备中。
一般说来，数字系统中运行的电信号，其大小往往并不改变，但在实践分布上却有着严格的要求，这是数字电路的一个特点。
数字集成电路作为电子技术最重要的基础产品之一，已广泛地深入到各个领域。
第二章设计方案2.1 设计指标与要求2.1.1 设计指标1，频率计主要用于测量正弦波、矩形波、三角波和尖脉冲及其它各种周期信号。
数字频率计课程设计报告
THANKS
精度
精度是数字频率计的重要指标之一， 表示测量结果与真实值之间的接近程 度。提高精度的方法包括采用高精度 计数器、降低系统误差等。
分辨率
分辨率指数字频率计能够分辨的最小 频率间隔，与计数器的位数有关。
稳定性
稳定性指数字频率计在长时间使用过 程中保持其性能参数不变的能力。提 高稳定性的措施包括选用优质元器件 、优化电路设计等。
计数与显示
采用高速计数器对输入信号的脉冲进行计数，同 时将计数值实时显示在数码管或液晶屏幕上。
3
控制与处理
通过微处理器或单片机等控制核心，实现计数器 的启动、停止、清零等操作，并对计数值进行处 理，得到频率值。
关键技术参数
计数范围
数字频率计的计数范围决定了其能够 测量的频率范围，一般应满足实际需 求。
显示器
选用LED或LCD显示器，用于显示测量结果的频率值。
硬件电路图设计
电源电路
设计稳定的电源电路 ，为整个系统提供所 需的工作电压。
输入信号调理电路
根据实际需求设计输 入信号调理电路，包 括放大倍数、滤波截 止频率等参数的确定 。
微控制器电路
设计微控制器的最小 系统电路，包括晶振 、复位电路等。
02
数字频率计基本原理
频率定义及测量方法
频率定义
频率是单位时间内周期性信号重复的 次数，通常以赫兹（Hz）为单位表示 。
测量方法
频率的测量可以通过计数单位时间内 信号周期的个数来实现。常见的测量 方法包括直接计数法、测周法和等精 度测频法。
数字频率计工作原理
1 2
输入信号处理
数字频率计首先接收输入信号，经过放大、整形 等处理，将其转换为适合计数的脉冲信号。
课程设计实验报告(简易频率计)
实验二：简易电子琴一、实验目的（1）学习采用状态机方法设计时序逻辑电路。
（2）掌握ispLEVER 软件的使用方法。
（3）掌握用VHDL 语言设计数字逻辑电路。
（4）掌握ISP 器件的使用。
二、实验所用器件和设备在系统可编程逻辑器件ISP1032一片示波器一台万用表或逻辑笔一只TEC-5实验系统，或TDS-2B 数字电路实验系统一台三、实验内容设计一个简易频率计，用于测量1MHz 以下数字脉冲信号的频率。
闸门只有1s 一档。
测量结果在数码管上显示出来。
不测信号脉宽。
用一片ISP芯片实现此设计，并在实验台上完成调试。
实验设计：1.产生准确闸门信号（1s）。
100kHz时钟经100K分频（一次完成），再经2分频产生方波，1s 用于计数，1s用于显示结果（及清零）；2. 利用闸门信号控制一个计数器对被测脉冲信号进行计数， 1s内计数的结果就是被测信号的频率；3.每次对被测信号计数前，自动清零；4. 计数器采用十进制；5.显示频率值上下浮动，要修改源代码。
6.数码管高低位的接线。
VHDL源代码：library IEEE;use IEEE.STD_LOGIC_1164.ALL;use IEEE.STD_LOGIC_UNSIGNED.ALL;entity fget isport(clk:in std_logic; --输入时钟源 bclk:in std_logic;kout:out std_logic_vector(26 downto 0));end fget;architecture top of fget iscomponent divideport(clk1:in std_logic;cl:out std_logic;co:out std_logic;ro:out std_logic);end component;component gateport(bc1:in std_logic;cl1:in std_logic;co1:in std_logic;op:out std_logic_vector(26 downto 0));end component;component saveport(op1:in std_logic_vector(26 downto 0);ro1:in std_logic;eout:out std_logic_vector(26 downto 0));end component;signal scl:std_logic;signal sco:std_logic;signal sro:std_logic;signal sop:std_logic_vector(26 downto 0);BEGINu1:divide PORT MAP(clk,scl,sco,sro);u2:gate PORT MAP(bclk,scl,sco,sop);u3:save PORT MAP(sop,sro,kout);end;--闸门模块library IEEE;use IEEE.STD_LOGIC_1164.ALL;use IEEE.STD_LOGIC_UNSIGNED.ALL;entity gate isport(bc1:in std_logic;cl1:in std_logic;co1:in std_logic;op:out std_logic_vector(26 downto 0) --5个8421,一个七段译码);end;architecture art2 of gate iscomponent cnt10 --十进制计数模块port(clk2:in std_logic;en:in std_logic;--使能端clr:in std_logic;--重置qout:out std_logic_vector(3 downto 0 );cout:out std_logic);end component;component seventranse --七段模块port(clk6:in std_logic_vector(3 downto 0 );op2:out std_logic_vector(6 downto 0 ));end component;signal scout1:std_logic;--输出(十进制)signal scout2:std_logic;signal scout3:std_logic;signal scout4:std_logic;signal scout5:std_logic;signal scout6:std_logic;signal qout1:std_logic_vector(3 downto 0);--8421（下同）signal qout2:std_logic_vector(3 downto 0);signal qout3:std_logic_vector(3 downto 0);signal qout4:std_logic_vector(3 downto 0);signal qout5:std_logic_vector(3 downto 0);signal qout6:std_logic_vector(3 downto 0);signal op2: std_logic_vector(6 downto 0);--七段beginr1:cnt10 PORT MAP(bc1,co1,cl1,qout1,scout1);r2:cnt10 PORT MAP(scout1,co1,cl1,qout2,scout2);r3:cnt10 PORT MAP(scout2,co1,cl1,qout3,scout3);r4:cnt10 PORT MAP(scout3,co1,cl1,qout4,scout4);r5:cnt10 PORT MAP(scout4,co1,cl1,qout5,scout5);r6:cnt10 PORT MAP(scout5,co1,cl1,qout6,scout6);t1:seventranse PORT MAP(qout6,op2);process(co1)beginif (co1'event and co1='0') thenop<=op2&qout5&qout4&qout3&qout2&qout1;--结果显示end if;end process;end;--寄存器模块library IEEE;use IEEE.STD_LOGIC_1164.ALL;use IEEE.STD_LOGIC_UNSIGNED.ALL;entity save isport(op1:in std_logic_vector(26 downto 0);ro1:in std_logic;eout:out std_logic_vector(26 downto 0));end entity;architecture art4 of save issignal temp:std_logic_vector(26 downto 0);beginprocess(ro1)beginif ro1'event and ro1='1'then --上升沿判断temp<=op1;end if;eout<=temp;end process;end art4;--十进制计数器模块library IEEE;use IEEE.STD_LOGIC_1164.ALL;use IEEE.STD_LOGIC_UNSIGNED.ALL;entity cnt10 isport(clk2:in std_logic;en:in std_logic;clr:in std_logic;qout:out std_logic_vector(3 downto 0 );cout:out std_logic);end entity;architecture art3 of cnt10 issignal temp:std_logic_vector(3 downto 0 );beginprocess(clk2,en,clr)beginif (clr='1') then --重置时清0temp<="0000";elsif (en='1') thenif(clk2'event and clk2='1')then --上升沿判断进位if(temp="1001")thentemp<="0000";elsetemp<=temp+1;end if;end if;end if;end process;qout<=temp;cout<='1' when temp="1001" else '0';end art3;--分频模块library IEEE;use IEEE.STD_LOGIC_1164.ALL;use IEEE.STD_LOGIC_UNSIGNED.ALL;entity divide isport(clk1:in std_logic;cl:out std_logic;co:out std_logic;ro:out std_logic);end;architecture art1 of divide issignal preclk:std_logic;signal temp1:std_logic;signal temp2:std_logic;beginp1: process(clk1) --先进行2500分频variable count:integer range 0 to 2500;beginif clk1'event and clk1='1'thenif count=2499 thencount:=0;preclk<='1';else count:=count+1;preclk<='0';end if;end if;end process;p2: process(preclk) --依次二分频实现闸门beginif preclk'event and preclk='1'thentemp2<=not temp2;end if;end process;p3: process(temp2)variable count2:std_logic;beginif temp2'event and temp2='1'thencount2:=not count2;if count2='1'thenco<='1';temp1<='0';else co<='0';temp1<='1';end if;end if;end process;p4:process(temp2)beginif (temp1='1' and temp2='0') thencl<='1';elsecl<='0';end if;end process;ro<=temp1;end;--七段译码器模块library IEEE;use IEEE.STD_LOGIC_1164.ALL;use IEEE.STD_LOGIC_UNSIGNED.ALL;entity seventranse isport(clk6:in std_logic_vector(3 downto 0 );op2:out std_logic_vector(6 downto 0 ));end entity;architecture art5 of seventranse isbeginprocess(clk6)begincase clk6 iswhen "0000"=> op2<="1111110";when "0001"=> op2<="0110000";when "0010"=> op2<="1101101";when "0011"=> op2<="1111001";when "0100"=> op2<="0110011";when "0101"=> op2<="1011011";when "0110"=> op2<="1011111";when "0111"=> op2<="1110000";when others=> op2<="0000000";end case;end process;end art5;四、实验小结：实验要求用闸门信号控制计数器计时，于是在十进制计数器模块中添加使能信号en（en=‘1’计数器进行加1 计数，en=‘0’时计数器保持），将闸门信号作为使能信号接入，即可实现1s计数，1s显示。
课程设计之简易数字频率计的设计
安康学院电子技术课程设计报告书课题名称：简易数字频率计的设计姓名：向XX学号：2010222XXX院系：电子与信息工程系专业：电子信息工程指导教师：张XX、吕XX时间：2012年6月课程设计项目成绩评定表设计项目成绩评定表设计报告书目录一、设计目的 (3)二、设计思路 (3)三、设计过程 (3)3.1、整体框图及原理 (3)3.2、放大整形电路 (3)3.3、闸门电路 (5)3.4、时基电路 (5)3.5、控制电路 (7)3.6、整体电路 (8)四、系统调试与结果 (9)五、主要元器件与设备 (10)六、课程设计体会与建议 (11)七、参考文献 (11)一、设计目的1、熟悉集成电路的引脚安排。
2、掌握芯片的逻辑功能及使用方法。
3、了解面包板结构及其接线方法。
4、了解简易数字频率计的组成及工作原理。
5、熟悉简易数字频率计的设计与制作。
二、设计思路1、设秒脉冲电路。
2、设计放大整形电路。
3、设计门控电路。
4、设计主控电路。
5、设计计数器和显示器三、设计过程3.1、整体框图及原理频率测量是通过在单位时间内对被测信号进行计数来实现的。
工作原理如图1所示。
图 13.2、放大整形电路对信号的放大功能由三触发器电路是一种特殊的数字器件，一般的数字电路器件当输入起过一定的阈值，其输出一种状态，当输入小于这个阈值时，转变为另一个状态，而施密特触发器不是单一的阈值，而是两个阈值，一个是高电平的阈值，输入从低电平向高电平变化时，仅当大于这个阈值时才为高电平，而从高电平向低电平变化时即使小于这个阈值，其仍看成为高电平，输出状态不这；低电平阈值具有相同的特点。
放大整形电路由三极管与与非门组成。
三极管构成的放大器将输入频率为fx 的周期信号如正弦波、三角波、等进行放大。
将电源电压设为5V ,当输入信号幅值比较大时，会出现线性失真，将放大后的波形幅度控制在5V 以内。
与非门构成施密特触发器对放大器的输出信号进行整形，使之成为矩形脉冲。
简易数字频率计数器的课程设计报告
总分=实物*50%+课程设计报告书*50%。
目录第一章引言 (1)1.1设计要求 (1)1.2系统概述 (2)第二章设计方案分析与论证 (3)2.1算法设计 (3)2.2整体方框图以及工作原理 (3)第三章单元电路设计 (5)3.1时基信号产生电路： (5)3.2放大整形电路： (6)3.3计数电路 (7)3.4译码显示电路 (8)3.5逻辑控制电路 (8)第四章简易数字频率计实物制作 (10)4.1频率准确度 (10)4.2频率测量范围以及各电路测试 (10)4.2.1石基电路测试： (10)4.2.2放大与整形电路测试： (10)4.2.3测试译码显示部分： (10)4.2.4计数模块测试： (10)4.2.5逻辑控制模块测试： (11)4.3整体测试 (11)4.4频率计数器的实物照片 (11)第五章测试结果分析与设计体会 (12)5.1测试结果 (12)5.2设计任务完成情况 (12)5.3问题及改进 (12)5.4设计体会 (13)参考文献 (14)附录一控制电路波形示意图 (15)附录二电路原理图 (16)附录三元器件清单 (17)附录四PCB布线参考图 (18)第一章引言电子工程师经常需要测量频率，时间间隔，相位和对事件计数，精确的测量离不开频率计数器或其他同类产品，如电子计数器和时间间隔分析仪。
频率计数器，是一种专门对被测信号频率进行测量并用数字显示的频率测量仪器。
它不仅可以测量正弦信号、方波信号和尖脉冲信号的频率，而且还能对其他多种物理量的变化频率进行测量，诸如机械振动次数，物体转动速度，明暗变化的闪光次数，单位时间里经过传送带的产品数量等等，这些物理量的变化情况可以有关传感器先转变成周期变化的信号，然后用数字频率计测量单位时间内变化次数，再用数码显示出来。
其最基本的工作原理为：当被测信号在特定的时间段T内的周期个数为N时，则被测信号的频率f=N/T。
频率计数器主要由四个部份构成：时基（T）电路、输入电路、计数显示电路以及控制电路。
数字电子技术：简易数字频率计课程设计
数字电子技术课程设计题目：简易数字频率计学校：班级：姓名：学号：指导老师：目录1原理分析 (3)1.1晶振电路 (3)1.2分频电路 (3)1.3放大整形电路 (3)1.4控制电路...................................................................... 错误!未定义书签。
1.5 主控门 (3)1.6 计数及显示部分 (4)2方案论证 (4)2.1晶振电路 (4)2.2分频电路 (4)2.3放大整形电路 (4)2.4控制电路 (4)2.5 主控门 (4)2.6 计数及显示部分 (4)3电路的具体实现 (4)3.1晶振电路 (4)3.2分频电路 (5)3.3放大整形电路 (5)3.4控制电路 (5)3.5 主控门 (6)3.6 计数及显示部分 (6)4系统测试与分析 ................................................................. 错误!未定义书签。
4.1测试环境...................................................................... 错误!未定义书签。
4.2测试仪器 (9)4.3测试方法 (9)4.4测试数据 (9)4.5系统分析 (11)5总结 (11)参考文献 (11)附录 (11)简易数字频率计数器摘要：数字频率计是用于测量信号（方波、正弦波或其它脉冲信号）频率的仪器，并用十进制数字显示，它具有精度高，测量迅速，读数方便等优点。
关键词：频率测量、数字Abstract:Digital frequency meter is used to measure the signal (square wave, sine wave or other pulse signal) frequency of the instrument, and use the decimal figures, it has high precision measurement quickly, the advantages of easy reading.Keywords:Frequency Measurement、Digital1 、原理分析：脉冲信号的频率就是在单位时间内所产生的脉冲的个数，其表式为F=N/T，其中，F为被测信号的频率，N为计数器所累计的脉冲的个数，T为产生N 个脉冲所需要的时间。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
(此文档为word格式，下载后您可任意编辑修改！) 《电子系统设计》课程研究论文数字频率计的设计与制作姓名：马天琪学院：信息学院班级：2010级电子信息科学与技术一班学号：邮箱：时间：2013年6月1日1．设计目的：针对电子系统设计课程要求，设计能够完成一定功能的复杂电子系统，进行实用型电子线路设计、安装、调试等各环节的综合性训练，运用课程中所学的理论与实践紧密结合，培养独立解决实际问题的能力。
2．设计内容和要求：设计内容:设计一个数字频率计。
设计要求及技术指标：1）测量方波、正弦波、三角波的频率2）以四位十进制数字显示3．主要参考文献：【1】华成英，童诗白.模拟电子技术基础(第四版).高等教育出版社，2010【2】阎石，数字电子技术基础(第五版).高等教育出版社，2010【3】杨志忠，电子技术课程设计.机械工业出版社，2008【4】吴正光，电子技术实验仿真与实践.科学出版社，2008【5】田良，王尧，综合电子设计与实践.东南大学出版社，2010目录第一章设计要求 (4)整体功能要求 (4)数字频率计的基本原理 (4)系统结构要求 (4)第二章整体方案设计 (5)2.1 算法设计 (5)2.2 整体方框图及原理 (6)第三章单元电路设计 (7)3.1 时基电路设计 (7)3.2闸门电路设计 (8)3.3控制电路设计 (9)3.4 小数点显示电路设计 (11)3.5整体电路图 (12)3.6整机原件清单 (14)第四章测试与调整 (14)4.1 时基电路的调测 (14)4.2 显示电路的调测 (14)4-3 计数电路的调测 (15)4.4 控制电路的调测 (16)4.5 整体指标测试 (20)第五章设计小结 (20)5.1 设计任务完成情况 (20)5.2 问题及改进 (20)5.3心得体会 (21)附录 (21)第一章设计要求1．整体功能要求:该频率计用于测量正弦波、矩形波、三角波等周期信号的频率值并以四位十进制数字表示出来。
2．数字频率计的基本原理：数字频率计的主要功能是测量周期信号的频率。
频率是单位时间（ 1S ）内信号发生周期变化的次数。
如果我们能在给定的 1S 时间内对信号波形计数，并将计数结果显示出来，就能读取被测信号的频率。
数字频率计首先必须获得相对稳定与准确的时间，同时将被测信号转换成幅度与波形均能被数字电路识别的脉冲信号，然后通过计数器计算这一段时间间隔内的脉冲个数，将其换算后显示出来。
这就是数字频率计的基本原理。
2.系统结构要求:数字频率计的整体结构要求如图所示。
图中被测信号为外部信号，送入测量电路进行处理、测量，档位转换用于选择测试的项目------频率、周期或脉宽，若测量频率则进一步选择档位。
数字频率计整体方案结构方框图第二章整体方案设计2.1 算法设计频率是周期信号每秒钟内所含的周期数值。
可根据这一定义采用如图2-1所示的算法。
图2-2是根据算法构建的方框图。
被测信号图2-2 频率测量算法对应的方框图在测试电路中设置一个闸门产生电路，用于产生脉冲宽度为1s的闸门信号。
改闸门信号控制闸门电路的导通与开断。
让被测信号送入闸门电路，当1s闸门脉冲到来时闸门导通，被测信号通过闸门并到达后面的计数电路（计数电路用以计算被测输入信号的周期数），当1s闸门结束时，闸门再次关闭，此时计数器记录的周期个数为1s内被测信号的周期个数，即为被测信号的频率。
测量频率的误差与闸门信号的精度直接相关，因此，为保证在1s内被测信号的周期量误差在10 ³量级，则要求闸门信号的精度为10 ⁴量级。
例如，当被测信号为1kHz时，在1s的闸门脉冲期间计数器将计数1000次，由于闸门脉冲精度为10 ⁴，闸门信号的误差不大于0.1s，固由此造成的计数误差不会超过1，符合5*10 ³的误差要求。
进一步分析可知，当被测信号频率增高时，在闸门脉冲精度不变的情况下，计数器误差的绝对值会增大，但是相对误差仍在5*10 ³范围内。
但是这一算法在被测信号频率很低时便呈现出严重的缺点，例如，当被测信号为0.5Hz时其周期是2s，这时闸门脉冲仍未1s显然是不行的，故应加宽闸门脉冲宽度。
假设闸门脉冲宽度加至10s，则闸门导通期间可以计数5次，由于数值5是10s的计数结果，故在显示之间必须将计数值除以10。
2.2 整体方框图及原理输入电路：由于输入的信号可以是正弦波，三角波。
而后面的闸门或计数电路要求被测信号为矩形波，所以需要设计一个整形电路则在测量的时候，首先通过整形电路将正弦波或者三角波转化成矩形波。
在整形之前由于不清楚被测信号的强弱的情况。
所以在通过整形之前通过放大衰减处理。
当输入信号电压幅度较大时，通过输入衰减电路将电压幅度降低。
当输入信号电压幅度较小时，前级输入衰减为零时若不能驱动后面的整形电路，则调节输入放大的增益，时被测信号得以放大。
频率测量：测量频率的原理框图如图2-3.测量频率共有3个档位。
被测信号经整形后变为脉冲信号（矩形波或者方波），送入闸门电路，等待时基信号的到来。
时基信号由555定时器构成一个较稳定的多谐振荡器，经整形分频后，产生一个标准的时基信号，作为闸门开通的基准时间。
被测信号通过闸门，作为计数器的时钟信号，计数器即开始记录时钟的个数，这样就达到了测量频率的目的。
计数显示电路：在闸门电路导通的情况下，开始计数被测信号中有多少个上升沿。
在计数的时候数码管不显示数字。
当计数完成后，此时要使数码管显示计数完成后的数字。
控制电路：控制电路里面要产生计数清零信号和锁存控制信号。
控制电路工作波形的示意图如图2-5.第三章单元电路设计3.1 时基电路设计图3-1 时基电路与分频电路它由两部分组成:如图3-1所示，第一部分为555定时器组成的振荡器(即脉冲产生电路),要求其产生1000Hz的脉冲.振荡器的频率计算公式为:f=1.43((R1+2*R2)*C),因此,我们可以计算出各个参数通过计算确定了R1取430欧姆,R3取500欧姆,电容取1uF.这样我们得到了比较稳定的脉冲。
在R1和R3之间接了一个10K的电位器便于在后面调节使得555能够产生非常接近1KHz的频率。
第二部分为分频电路,主要由4518组成（4518的管脚图，功能表及波形图详见附录），因为振荡器产生的是1000Hz 的脉冲,也就是其周期是0.001s,而时基信号要求为0.01s、0.1s和1s。
4518为双BCD加计数器，由两个相同的同步4级计数器构成，计数器级为D型触发器，具有内部可交换CP和EN线，用于在时钟上升沿或下降沿加计数，在单个运算中，EN输入保持高电平，且在CP上升沿进位，CR线为高电平时清零。
计数器在脉动模式可级联，通过将Q³连接至下一计数器的EN输入端可实现级联，同时后者的CP输入保持低电平。
如图3-2所示，555产生的1kHz的信号经过三次分频后得到3个频率分别为100Hz、10Hz和1Hz的方波。
图3-2 1kHz的方波分频后波形图3.2闸门电路设计如图3-3所示，通过74151数据选择器来选择所要的10分频、100分频和1000分频。
74151的CBA接拨盘开关来对选频进行控制。
当CBA输入001时74151输出的方波的频率是1Hz；当CBA输入010时74151输出的方波的频率是10Hz；当CBA输入011时74151输出的方波的频率是100Hz；这里我们以输出100Hz的信号为例。
分析其通过4017后出现的波形图（4017的管脚图、功能表和波形图详见附录）。
4017是5位计数器，具有10个译码输出端，CP，CR，INH输入端，时钟输入端的施密特触发器具有脉冲整形功能，对输入时钟脉冲上升和下降时间无限制，INH为低电平时，计数器清零。
100Hz的方波作为4017的CP端，如图3-3，信号通过4017后，从Q1输出的信号高电平的脉宽刚好为100Hz信号的一个周期，相当于将原信号二分频。
也就是Q1的输出信号高电平持续的时间为10ms，那么这个信号可以用来导通闸门和关闭闸门。
图3-3 闸门电路图3-43.3控制电路设计通过分析我们知道控制电路这部分是本实验的最为关键和难搞的模块。
其中控制模块里面又有几个小的模块，通过控制选择所要测量的东西。
比如频率，周期，脉宽。
同时控制电路还要产生74160的清零信号，4511的锁存信号。
控制电路、计数电路和译码显示电路详细的电路如图3-5所示。
当74153的CBA接001、010、011的时候电路实现的是测量被测信号频率的功能。
当74153的CBA接100的时候实现的是测量被测信号周期的功能。
当74153的CBA接101的时候实现的是测量被测信号脉宽的功能。
图3-6是测试被测信号频率时的计数器CP信号波形、PT端输入波形、CLR段清零信号波形、4511锁存端波形图。
其中第一个波形是被测信号的波形图、第二个是PT端输入信号的波形图、第三个是计数器的清零信号。
第四个是锁存信号。
PT是高电平的时候计数器开始工作。
CLR为低电平的时候，计数器清零。
根据图得知在计数之前对计数器进行了清零。
根据4511（4511的管脚图和功能表详见附录）的功能表可以知道，当锁存信号为高电平的时候，4511不送数。
如果不让4511锁存的话，那么计数器输出的信号一直往数码管里送。
由于在计数，那么数码管上面一直显示数字，由于频率大，那么会发现数字一直在闪动。
那么通过锁存信号可以实现计数的时候让数码管不显示，计完数后，让数码管显示计数器计到的数字的功能。
根据图可以看到，当PT到达下降沿的时候，此时4511的LE端的输入信号也刚好到达下降沿。
图3-6 计数器CP信号波形、PT端输入波形、CLR段清零信号波形、4511锁存端波形图图3-6，是测量被测信号频率是1.1KHz的频率的图。
由于multsisim软件篇幅的关系。
时基电路产生的信号直接用信号发生器来代替。
图中电路1K的信号经过分频后选择的是100Hz的信号为基准信号。
那么这个电路实现测量频率的范围是0.01KHz~9.99KHz的信号的频率。
同时控制电路也实现了对被测信号的周期和脉宽的测量。
当CBA的取一定的值，电路实现一定的测量功能。
3.4 小数点显示电路设计在测量频率的时候，由于分3个档位，那么在不同的档的时候，小数点也要跟着显示。
比如CBA接011测量频率的时候，它所测信号频率的范围是0.1KHz~99.9KHz，那么在显示的时候三个数码管的第二个数码管的小数点要显示。
CBA接010测量频率的时候，它所测信号频率的范围是0.01KHz~9.99KHz，那么显示的时候，最高位的数码管的小数点也要显示。
对比一下两个输入的高低电平可以发现CA位不一样，显示的小数点就不一样。
我们可以想到可以通过74153数据选择器来实现小数点显示的问题。