数电07

合集下载

数字电路7大基础实验

数字电路7大基础实验

数字电路7⼤基础实验实验⼀门电路逻辑功能及测试⼀、实验⽬的1.了解实验箱各部分的功能,并熟悉其使⽤⽅法。

2.熟悉门电路的外形和引脚以及逻辑功能。

3.学习集成电路的测试⽅法及⽰波器使⽤⽅法。

⼆、实验仪器及材料1.双踪⽰波器2.器件74LS00 ⼆输⼊端四与⾮门2⽚74LS20 四输⼈端双与⾮门1⽚74LS86 ⼆输⼊端四异或门1⽚74LS04 六反相器1⽚三、预习要求1.复习门电路⼯作原理及相应逻辑表达式.2.熟悉所⽤集成电路的引线位置及各引线⽤途.3.了解双踪⽰波器使⽤⽅法.四、实验箱介绍实验箱由电源、电平显⽰、信号源、芯⽚插座、逻辑开关等部分组成。

1、电源部分输出DC、+5V、+1.25V~+15V直流稳压电源各⼀路。

两路均设有短路报警功能,电源在短路时⾃动将电源与已经短路的电路断开,当短路故障排除后,按下报警复位开关即可恢复供电。

2、显⽰部分电平指⽰由10组发光⼆极管组成,⽤+5V接电平输⼊时灯亮为正常。

⽤GND(地)接电平⽆输出显⽰为正常。

数字显⽰由2位7段LED数码管及⼆-⼗进制译码器驱动器组成。

分译码输⼊端和段位显⽰输⼊端(⾼电平有效)。

3、信号源部分分单脉冲和连续脉冲2部分,单脉冲开关为消抖动脉冲;连续脉冲分为2组,⼀组为4路固定频率脉冲,分别为200kHZ、100kHZ、50kHZ、25kHZ;另⼀组为:1Hz~5kHz连续可调⽅波。

4、逻辑电平开关由10组逻辑电平开关组成(S0-S9),逻辑开关⽤于输出逻辑电平“1”和“0”。

接电平指⽰,并左右拨动开关(H为⾼电平+5V,L为低电平0V),则红绿灯相应亮灯。

⽤⼀组(4位)逻辑开关分别接数码显⽰的译码输⼊ABCD(8421BCD),拨动开关组合,输⼊0000~1001,则数码显⽰为0~9。

5、集成块插座插座为双列直插或多列直插,集成块引脚数和引脚号须与插座相符,上左下右对⾓⼀般为正、负电源(特殊除外),电源负端接GND即可(10个14脚、3个16脚、1个20脚)。

数电知识点章节总结

数电知识点章节总结

数电知识点章节总结1.1 二进制和十进制在数字电路中,我们经常使用二进制来表示数字。

二进制是一种仅包含0和1两个数字的数制系统,它是计算机中数据存储和处理的基础。

与之相比,十进制是我们平时生活中常用的数制系统。

在数字电路中,我们需要能够熟练地进行二进制和十进制之间的转换,以便能够正确地理解和设计数字电路。

1.2 布尔代数布尔代数是一种特殊的数学体系,它基于逻辑运算而非算术运算。

在数字电路中,布尔代数被广泛应用于逻辑设计中,它可以帮助我们描述和分析数字电路中各种逻辑关系。

因此,对于数字电路的学习来说,布尔代数是一个非常重要的基础知识。

1.3 逻辑门逻辑门是数字电路中最基本的组成单元。

它可以实现各种逻辑运算,如与、或、非等。

了解逻辑门的工作原理和特性可以帮助我们更好地理解数字电路的工作原理和设计方法。

1.4 组合逻辑电路和时序逻辑电路数字电路可以分为组合逻辑电路和时序逻辑电路两种类型。

组合逻辑电路由逻辑门构成,其输出仅由当前输入确定,不受之前的输入或状态影响。

时序逻辑电路则包含了存储元件,其输出不仅受当前输入影响,还受到之前的输入和状态的影响。

了解这两种类型的数字电路有助于我们设计和分析复杂的数字电路系统。

1.5 数字逻辑电路的应用数字逻辑电路广泛应用于计算机、通信、数码显示、计数器、定时器等领域。

掌握数字逻辑电路的基础知识可以帮助我们更好地理解和应用数字电路技术。

第二章:数字电路设计2.1 组合逻辑电路设计组合逻辑电路的设计是数字电路设计的基础。

在这一部分,我们将学习如何使用逻辑门和其他逻辑元件来设计实现各种逻辑功能的数字电路。

2.2 时序逻辑电路设计时序逻辑电路设计是数字电路设计的进阶内容。

在这一部分,我们将学习如何设计和分析包含存储元件的数字电路系统,以实现更加复杂的功能。

2.3 FPGA和CPLDFPGA(可编程逻辑器件)和CPLD(复杂可编程逻辑器件)是现代数字电路设计中常用的集成电路。

它们具有可编程性和灵活性,可以满足各种复杂数字系统的设计需求。

数电 知识点总结

数电 知识点总结

数电知识点总结概述:数电(数字电子学)是研究数字电路和数字系统的学科,是现代电子学的一个重要分支。

数电主要研究数字信号的产生、处理、传输和存储等方面的问题。

在现代信息和通信技术中,数电起着举足轻重的作用,因此它是电子工程技术中的重要基础课程。

一、数字电路的基本概念1. 信号与系统信号可以分为模拟信号和数字信号两种。

模拟信号是以连续的形式表示的信号,而数字信号是以离散的形式表示的信号。

数字信号由一系列离散的电平组成,每个电平代表一个离散的数值。

数字信号的基本单位是比特,表示一个二进制数码。

2. 二进制数码二进制是一种适合数字电路处理的码制,它只包含两种状态(0和1),因此逻辑电路的设计更简单、可靠。

在数字电路设计中,计数和存储的基本单位都是二进制。

3. 逻辑门逻辑门是由一个或多个传递器件组成的电路,在它的输入端和输出端之间存在特定的逻辑关系。

常见的逻辑门有与门、或门、非门、异或门等。

逻辑门是数字电路的基本组成单元,可以用来实现各种逻辑函数。

4. 组合逻辑电路组合逻辑电路是由逻辑门组成的电路,其输出只依赖于当前输入的状态,和输入变化时输出的变化无关。

组合逻辑电路可以用来实现任意的布尔逻辑函数。

5. 时序逻辑电路时序逻辑电路是由组合逻辑电路和触发器组成的电路,其输出不仅依赖于当前输入的状态,还与触发器的状态有关。

时序逻辑电路可以用来处理时序信息,例如时钟信号、计数器等。

二、数字系统的表示与运算1. 布尔代数布尔代数是一种代数系统,用来研究逻辑变量之间的运算和关系。

它有两个基本运算:与运算(∧)、或运算(∨)、非运算(¬)。

在数字系统中,布尔代数是描述逻辑运算和逻辑关系的数学工具。

2. 二进制加法二进制加法是二进制数字之间的加法运算,和十进制加法类似。

但是在二进制加法中,只有两个基本数码(0和1),因此进位特别简单。

二进制加法是数字系统中的基本运算之一。

3. 二进制乘法二进制乘法是二进制数字之间的乘法运算,和十进制乘法类似。

数电知识点汇总

数电知识点汇总

数电知识点汇总一、数制与编码。

1. 数制。

- 二进制:由0和1组成,逢2进1。

在数字电路中,因为晶体管的导通和截止、电平的高和低等都可以很方便地用0和1表示,所以二进制是数字电路的基础数制。

例如,(1011)₂ = 1×2³+0×2² + 1×2¹+1×2⁰ = 8 + 0+2 + 1=(11)₁₀。

- 十进制:人们日常生活中最常用的数制,由0 - 9组成,逢10进1。

- 十六进制:由0 - 9、A - F组成,逢16进1。

十六进制常用于表示二进制数的简化形式,因为4位二进制数可以用1位十六进制数表示。

例如,(1101 1010)₂=(DA)₁₆。

- 数制转换。

- 二进制转十进制:按位权展开相加。

- 十进制转二进制:整数部分采用除2取余法,小数部分采用乘2取整法。

- 二进制与十六进制转换:4位二进制数对应1位十六进制数。

将二进制数从右向左每4位一组,不足4位的在左边补0,然后将每组二进制数转换为对应的十六进制数;反之,将十六进制数的每一位转换为4位二进制数。

2. 编码。

- BCD码(Binary - Coded Decimal):用4位二进制数来表示1位十进制数。

常见的有8421 BCD码,例如十进制数9的8421 BCD码为(1001)。

- 格雷码(Gray Code):相邻的两个代码之间只有一位不同。

在数字系统中,当数据按照格雷码的顺序变化时,可以减少电路中的瞬态干扰。

例如,3位格雷码的顺序为000、001、011、010、110、111、101、100。

二、逻辑代数基础。

1. 基本逻辑运算。

- 与运算(AND):逻辑表达式为Y = A·B(也可写成Y = AB),当A和B都为1时,Y才为1,否则Y为0。

在电路中可以用串联开关来类比与运算。

- 或运算(OR):逻辑表达式为Y = A + B,当A和B中至少有一个为1时,Y为1,只有A和B都为0时,Y为0。

《数电》48学时第01章_数制和码制

《数电》48学时第01章_数制和码制

例:
0.8125
2( k − 2 2 −1 + k −3 2 − 2 + ⋯ + k − m 2 − m +1 ) = k − 2 ( k −3 2 −1 + ⋯ + k − m 2 − m + 2 ) +
× 2 ⋯⋯⋯⋯ 整数部分= 1 =k −1 1.6250 0.6250 × 2 ⋯⋯⋯⋯ 整数部分= 1 =k − 2 1.2500 0.2500 × 2 ⋯⋯⋯⋯ 整数部分= 0 =k −3 0.5000 0.5000 × 2 ⋯⋯⋯⋯ 整数部分= 1 =k − 4 1.000
数字电子技术基础
《数字电子技术基础》(第五版) 数字电子技术基础》 第五版)
阎 石 主编 高等教育出版社
电子信息工程学院电子工程系 李改新 高级工程师 ligaixin@ ligaixin@
1
数字电子技术基础
课 程 介 绍
• • • • 前言 课程性质 教材 课程内容
14
数字电子技术基础
不同进制数的对照表
十进制数 00 01 02 03 04 05 06 07 08 09 10 11 12 13 14 15 二进制 0000 0001 0010 0011 0100 0101 0110 0111 1000 1001 1010 1011 1100 1101 1110 1111 八进制 00 01 02 03 04 05 06 07 10 11 12 13 14 15 16 17 十六进制 0 1 2 3 4 5 6 7 8 9 A B C D E F
( 0101 ,1110 . 1011 , 0010 ) 2
=( 5
E
. B
2)16
四、十六-二转换(每位16进制数转换成4位二进制数)

长沙理工大学数字电子技术基础试卷数电试卷题库(01-10)

长沙理工大学数字电子技术基础试卷数电试卷题库(01-10)

数字电子技术试卷(1)一、填空(16)1.十进制数123的二进制数是 ;十六进制数是 。

2.是8421BCD 码,其十进制为。

3.逻辑代数的三种基本运算是 , 和。

4.三态门的工作状态是 ,,。

5.描述触发器逻辑功能的方法有。

6.施密特触发器的主要应用是 。

7.设4位D/A 转换器的满度输出电压位30伏,则输入数字量为1010时的输出模拟电压为 8.实现A/D 转换的主要方法有 , , 。

二、判断题(10)1.BCD 码即8421码 ( ) 2. 八位二进制数可以表示256种不同状态。

( ) 3.TTL 与非门与CMOS 与非门的逻辑功能不一样。

( )4.多个三态门的输出端相连于一总线上,使用时须只让一个三态门传送信号,其他门处于高阻状态。

( ) 5.计数器可作分频器。

( ) 三、化简逻辑函数(14) 1.用公式法化简--+++=A D DCE BD B A Y ,化为最简与或表达式。

2.用卡诺图化简∑∑=m d D C B A Y ),,,,()+,,,,(84210107653),,,(, 化为最简与或表达式。

五.触发器电路如图2(a),(b)所示,⑴写出触发器的次态方程;⑵对应给定波形画出Q端波形(设初态Q=0)(15)六.试用触发器和门电路设计一个同步的五进制计数器。

(15)七.用集成电路定时器555所构成的自激多谐振荡器电路如图3所示,试画出V O,V C的工作波形,并求出振荡频率。

(15)数字电子技术试卷(2)一.填空(16)1.十进制数的二进制数是 ;十六进制数是 。

2.逻辑代数中逻辑变量得取值为 。

3.组合逻辑电路的输出状态只与 有关而与电路 。

4.三态门的输出有 ,三种状态,当多个三态门的输出端连在一根总线上使用时,应注意。

5.触发器的基本性质有。

6.单稳态触发器的主要应用是 。

7.设6位D/A 转换器的满度输出电压位伏,则输入数字量为110111,输出模拟电压为8.一个8K 字节的EPROM 芯片,它的地址输入端的个数是 。

数电课设多功能倒计时盘

数电课设多功能倒计时盘

题目:多功能倒计时盘课程名称:数字电子技术及应用班级:07表一学号:200701020129姓名:赵佳指导教师:刘丽萍评分:前言IspLSI1032E操作系统的介绍IspLSI1032E主要包括:全局布线区(GRP)、通用逻辑块(GLB)、输入输出单元(IOC)、输出布线区(ORP)和时钟分配网络(CDN)等部分。

其中通用逻辑块(GLB)使最基本的逻辑单元,IspLSI1032E有32个GLB。

每个GLB有18个输入,一个可编程的与/或/异或阵列,4个可以重构为组合型或寄存器型的输出。

进入GLB的信号可以来自全局布线区(GRP),也可以从外部直接输入。

GLB的所有输出都进入GRP,以便它们能同器件上的其他GLB相连接。

IspLSI1032E有64个I/O单元,每一个单元对应一个I/O脚。

每个I/O单元可以单独编程为组合输入、寄存器输入、锁存输入/输出或带有三态控制的双向I/O脚。

另外,所有输出可选择为有源高电平或地电平极性。

信号电平与TTL电平兼容,其输出端能带4mA拉电流或8mA灌电流负载。

16个I/O单元分为一组,每组都通过ORP与一个宏模块(Megablock)相连。

8个GLB、16个I/O单元、一个输出布线区(ORP)和两个专用输入被连在一起构成一个宏模块。

8个GLB的输入通过输出布线区与16个I/O单元为一组连起来。

每个宏模块共享一个输出使能信号。

每个IspLSI1032E器件共有4个宏模块。

全局布线区(GRP)的输入来自所有的通用逻辑块(GLB)的输出,以及双向I/O所有的输入。

所有这些信号有效地构成了GLB的输入,通过全局布线区的延时用减少定时偏移(Timing Skew)来补偿。

器件内的时钟通过时钟分配网络CDN(Clock Distribution Network)来选择。

专用时钟引脚进入时钟分配网络,而时钟分配网络的5个输出(CLK0、CLK1、CLK2、IOCLK0和IOCLK1)连接到个GLB和I/O单元的时钟线路上。

数电的知识点总结

数电的知识点总结

数电的知识点总结数电的基本概念与原理数字电子技术是一门研究数字信号处理、存储和传输的学科,它是借助符号逻辑(位逻辑)和数字信号理论来进行数字信息的处理。

数字电子技术的基本概念与原理包括逻辑门、布尔代数、数字逻辑电路等。

逻辑门是数字电子技术的基础组成单元,逻辑门主要有与门、或门、非门、异或门、与非门、或非门、同或门等。

逻辑门是根据布尔代数的原理构建的,布尔代数是一种数学体系,用来描述由逻辑变量和逻辑运算构成的表达式的代数系统,它包含了与、或、非等逻辑运算。

数字电子技术的逻辑门和布尔代数的知识是数电的基本概念。

数字逻辑电路是由逻辑门按照一定的连接方式经过布局和布线形成的电路,它能够执行特定的逻辑功能。

数字逻辑电路一般包括组合逻辑电路和时序逻辑电路两种类型,组合逻辑电路的输出仅依赖于当前的输入,时序逻辑电路的输出还受到时钟信号的影响。

数电的基本原理是基于二进制的储存和传输信息。

在数电中,信息是以二进制形式表示和操作的,二进制是一种用0和1来表示量的编码形式。

数电使用二进制编码可以实现高效的信息处理和传输,二进制编码可以更好地利用现代计算机、通信系统等机器和设备,提高处理速度和数据传输的可靠性。

数电的应用数电技术广泛应用于数字电路、数字通信、计算机体系结构、数字信号处理、嵌入式系统、通信网络等领域。

在数字电路方面,数电技术主要应用于设计数字逻辑电路和数字系统。

数字逻辑电路通过逻辑门、触发器、寄存器、计数器等器件的组合,实现了从简单非线性函数到复杂算法运算的功能。

数字系统是数字电路的扩展和延伸,它是由数字信号处理器、存储器、接口电路、控制器等器件构成的一个相互关联并协同工作的系统。

在数字通信领域,数电技术用于设计数字通信系统、数字调制解调器、数字信号处理器等设备。

数字通信系统和数字调制解调器利用数电技术可以实现高速传输和高可靠性的数字通信,数字信号处理器可以对数字信号进行滤波、解码、频谱分析、数据压缩等处理。

数电知识点总结

数电知识点总结

数电知识点总结数字电子技术(简称数电)是电子信息类专业的一门重要基础课程,它主要研究数字信号的传输、处理和存储。

下面为大家总结一些关键的数电知识点。

一、数制与码制数制是指用一组固定的数字和一套统一的规则来表示数的方法。

常见的数制有十进制、二进制、八进制和十六进制。

十进制是我们日常生活中最常用的数制,它由 0、1、2、3、4、5、6、7、8、9 这十个数字组成,遵循“逢十进一”的原则。

二进制则只有 0 和 1 两个数字,其运算规则简单,是数字电路中最常用的数制,遵循“逢二进一”。

八进制由0、1、2、3、4、5、6、7 这八个数字组成,“逢八进一”。

十六进制由 0、1、2、3、4、5、6、7、8、9、A、B、C、D、E、F 这十六个数字和字母组成,“逢十六进一”。

码制是指用不同的代码来表示不同的信息。

常见的码制有BCD 码、格雷码等。

BCD 码用四位二进制数来表示一位十进制数,有 8421 BCD 码、5421 BCD 码等。

格雷码的特点是相邻两个编码之间只有一位发生变化,这在数字电路中可以减少错误的产生。

二、逻辑代数基础逻辑代数是数字电路分析和设计的数学工具。

基本逻辑运算包括与、或、非三种。

与运算表示只有当所有输入都为 1 时,输出才为 1;或运算表示只要有一个输入为 1,输出就为 1;非运算则是输入为 1 时输出为 0,输入为 0 时输出为 1。

逻辑代数的基本定律有交换律、结合律、分配律、反演律和吸收律等。

这些定律在逻辑函数的化简和变换中经常用到。

逻辑函数的表示方法有真值表、逻辑表达式、逻辑图、卡诺图等。

真值表是将输入变量的所有可能取值组合及其对应的输出值列成的表格;逻辑表达式是用逻辑运算符将输入变量连接起来表示输出的式子;逻辑图是用逻辑门符号表示逻辑函数的电路图;卡诺图则是用于化简逻辑函数的一种图形工具。

三、门电路门电路是实现基本逻辑运算的电子电路。

常见的门电路有与门、或门、非门、与非门、或非门、异或门和同或门等。

数电考试知识点总结

数电考试知识点总结

数电考试知识点总结一、数字电路的基本概念1.1 信号与信号的分类信号是一种描述信息的表现形式,它可以是数学函数、电流、电压或其他物理量。

信号可以分为模拟信号和数字信号两种。

模拟信号是连续的,它的值可以在一定范围内连续变化;数字信号是离散的,它的值只能取有限的几种状态。

1.2 二进制码二进制码是一种用“0”和“1”来表示信息的编码方式,是数字电路中常用的编码方式。

二进制码可以表示数字、文字、图像等各种信息,是数字系统的基础。

1.3 逻辑门逻辑门是用来进行逻辑运算的元器件,它可以实现与、或、非、异或等逻辑运算。

常见的逻辑门有与门、或门、非门、与非门、或非门、异或门等多种类型。

二、组合逻辑电路2.1 组合逻辑电路的基本结构组合逻辑电路是由逻辑门组成的电路,它的输出只依赖于输入的当前值,而不考虑输入的历史状态。

组合逻辑电路可以用来实现各种逻辑运算和信息处理功能。

2.2 真值表真值表是用来描述逻辑运算结果的一种表格形式,它列出了各种可能的输入组合所对应的输出值。

真值表可以用来验证逻辑电路的正确性,也可以用来设计逻辑电路。

2.3 编码器和解码器编码器是用来将多个输入信号编码成一个二进制输出信号的电路,解码器则是用来将一个二进制输入信号解码成多个输出信号的电路。

编码器和解码器在数字通信和信息处理中有着重要的应用。

2.4 多路选择器和数据选择器多路选择器是一种能够从多个输入中选择一个输出的电路,数据选择器则是一种对输入数据进行选择的电路。

多路选择器和数据选择器在信息处理和信号传输中有着广泛的应用。

2.5 码变换器和位移寄存器码变换器是一种能够将一个编码转换成另一个编码的电路,位移寄存器则是一种能够实现数据位移操作的电路。

码变换器和位移寄存器在数字信号处理和通信中有着重要的作用。

三、时序逻辑电路3.1 时序逻辑电路的基本概念时序逻辑电路是在组合逻辑电路的基础上加入了时钟信号控制的一种电路。

它的输出不仅依赖于输入的当前值,还可能依赖于输入的历史状态。

数电基础ppt课件(2024版)

数电基础ppt课件(2024版)

或:103.45=1×100+0×10+3×1+4×0.1+5×0.01
*
2、二进制
计数的基数是2,进位规则是“逢二进一”
其中ki是第i位的数码(0或1)2i 称为第i 位的权
如:(1010.11)2=1×23+0×22+1×21+0×20 +1×2-1+1×2-2=(10.75)10
与(AND)
或(OR)
非(NOT)
A
B
Y
A
B
Y
A
Y
0 0 0
0 1 0
1 0 0
1 1 1
0 0 0
0 1 1
1 0 1
1 1 1
0 1
1 0
1.逻辑真值表
(二)逻辑运算的描述
2.逻辑表达式
3.逻辑符号
*
以上定律可以用真值表证明,也可以用公式证明。例如, 证明加对乘的分配律A+BC=(A+B)(A+C)。 证: (A+B)(A+C)= (A+B)A+ (A+B)C =A·A+A·B+A·C+B·C =A+AB+AC+BC =A(1+B+C)+BC=A+BC 因此有 A+BC=(A+B)(A+C)
A
B
Y
0 0 1
与非
或非
异或
同或
0 1 1
1 0 1
1 1 0
只有输入都是1时,输出才是0
A
B
Y
0 0 1
0 1 0
1 0 0

数电重点、难点及考点

数电重点、难点及考点
第八章脉冲波形的变换与产生
本章重点:
1、施密特触发器、单稳态触发器、多谐振荡器典型电路的工作原理,以及电路参数和性能的定性关系;
2、555定时器的应用;
3、脉冲电路的分析方法;
本章难点:
本章的难点是脉冲电路的分析方法,分析脉冲电路时使用的是分析非线性电路过渡过程的方法,而且在分析电路时必须考虑集成电路在不同工作状态下输入端和输出端的等效电路。
2、A/D转换器的主要类型(并联比较型、逐次渐近型、双积分型),它们的基本工作原理和综合性能的比较;
3、D/A、A/D转换器的转换速度与转换精度及影响它们的主要因素。
在讲授D/A转换器时,以一种电路(例如倒T形D/A转换器)为例,讲清D/A转换的基本原理和输出电压的定量计算,其他各种D/A转换器电路作为一般性了解的内容简单介绍。
数字电子技术课程考点
基础
第1章:二进制代码
第2章:逻辑代数代数化简、卡诺图化简
第3章:各种门电路之间的接口问题
组合逻辑电路
第4章:分析、设计
穿插考查1、2章知识点
触发器
第5章:各类触发器特性
时序逻辑电路
第6章:分析、设计
穿插考查5章知识点
存储器
第7章:基本概念和存储空间的计算
触发器应用:波形变换
第8章:多谐振荡品、单稳态、施密特触发器、555定时器
第七章半导体存储器
本章重点:
1、存储器的基本工作原理、分类和每种类型存储器的特点;
2、扩展存储器容量的方法;
3、用存储器设计组合逻辑电路的原理和方法。
因为存储器几乎都作成LSI器件,所以这一章的重点内容是如何正确使用这些器件。存储器内部的电路结构不是课程的重点。动态存储器和串的知识进行回忆、复习,了解用“三要素”法求解一阶RC电路暂态响应的一般方法;在RC充、放电回路的基础上,利用电路的“三要素”法求得输出脉宽tw以及多谐振荡器T1、T2、T和f的值.。

07级数电试卷沈阳理工大学07级考题!.docx

07级数电试卷沈阳理工大学07级考题!.docx

1、( 37. 75 ) io 转换二进制数为 ___________________ ,转换成8421BCD 码为2、CMOS 漏极开路门可以实现线与,但必须外接 __________ 和电阻,否则电路不能正常工作。

3、 已知 F = ABC + CD,则 A=0, C= __________ , D=1 时,F=0。

4、 在组合电路中,当输入信号改变状态时,输出端可能产生的现象,叫做竞争冒险。

2、利用卡诺图化简法求逻辑函数F 的反函数戸(画出卡诺图)(分) F 血(2,3,4,5,10,11,12,13) 5、四选一数据选择器中,D 0=l , D|=C, D 2=C , D 3=0 ,则选择控制信号A|A ()=01时,输出信号Y 二6、T 触发器的特性方程为 _______________ ,要使0^=0时,贝IJT 二7、数值比较器是用來 _____________________________________ 的电路°8、TTL 门电路屮,与非门多余的输入端应该接使用班级: 信息学院级 ——学年第学期 A A第一大题填空题(每空分共分)第二大题逻辑函数化简题(共分)1、利用公式法将下列函数化简为最简与或表达式(分)1、根据下图写出逻辑函数表达式,列出真值表,并说明该电路功能。

得分 阅卷人第三大题分析题(共分) A B C Y(分)2、分析下而电路图,写出最简逻辑表达式(分别为TTL和CMOS门电路,要求分别列逻辑表达式)(分)1、如下图所示的TTL 电路中,输入信号波形已给出,分析该电路, 列出输岀表达式,并画岀输岀信号Y 的波形。

()得分 阅卷人第四大题画波形(分)2、下图所示电路中,FFo为丁触发器,FFi为厂触发器,它们的起始状态均为0,写出每个触发器的次态输出0⑷的逻辑表达式,并对应画出Q)、Q的波形。

(分)CP AACPFFo FFi1、某实验室用两个灯显示三台设备(A 、B 、C )的故障情况,当一台设 备有故障时黄灯D 亮;当两台设备同时有故障时红灯E 亮;当三台设备 同时故障时黄灯D 、红灯E 同时亮。

数电知识点总结复习

数电知识点总结复习

数电知识点总结复习数字电子技术是现代电子技术中的一个重要分支,它是指利用数字信号和数字逻辑技术进行信息的存储、处理和传输的一种技术。

数字电子技术已经深入到我们的日常生活中,无论是计算机、通信、电子设备还是家用电器,都离不开数字电子技术的支持。

因此,掌握数电知识对于电子工程师来说是非常重要的。

下面,我们就来总结一下数电知识点,帮助大家进行复习。

一、数字逻辑电路1. 布尔代数布尔代数是数字逻辑电路设计的基础。

它是一种处理逻辑关系的代数系统,其中变量的值只有“0”和“1”,运算只有“与”、“或”、“非”三种基本运算。

在数字逻辑电路设计中,可以利用布尔代数进行逻辑函数的化简和设计。

2. 逻辑门逻辑门是数字逻辑电路中最基本的电路组件,常见的逻辑门有与门、或门、非门、异或门等。

它们是按照逻辑运算的功能来设计的,可以实现逻辑运算的功能,如与门可以实现“与”运算,或门可以实现“或”运算。

3. 组合逻辑电路组合逻辑电路是由逻辑门按照一定的逻辑运算关系连接而成的电路。

在组合逻辑电路中,逻辑门的输出只取决于当前的输入信号,不受以前的输入信号和输出信号的影响。

4. 时序逻辑电路时序逻辑电路是在组合逻辑电路的基础上加入了时钟信号控制的逻辑电路。

它的输出不仅依赖于当前的输入信号,还受到时钟信号的控制,因此在时序逻辑电路中,输出信号是有记忆功能的。

5. 计数器计数器是一种能够对输入信号进行计数的时序逻辑电路。

它可以实现二进制或者十进制的计数功能,常见的计数器有同步计数器和异步计数器。

6. 寄存器寄存器是一种能够存储数据的时序逻辑电路。

它可以存储多位的二进制数据,并且能够根据控制信号对数据进行读写操作。

7. 存储器存储器是用于存储大量数据的器件,它有随机存取存储器和只读存储器两种类型。

随机存取存储器可以对数据进行读写操作,而只读存储器只能读取数据,不能进行写操作。

8. 逻辑运算器逻辑运算器是能够进行逻辑运算的电路,常见的逻辑运算器有加法器、减法器、乘法器、除法器等。

数电前四章知识点总结_watermark

数电前四章知识点总结_watermark

第一章信号表述数字信号----时间和数值均离散的电信号模拟信号----时间和数值均连续变化的电信号,如正弦波、三角波等数字信号的描述方法1、二值数字逻辑和逻辑电平(逻辑0和逻辑1)2、数字波形非归零形归零形数制进制下表进位基数数码符号十进制 D 10 0、1、2、3、4、5、6、7、8、9二进制 B 2 0、1八进制O 8 0、1、2、3、4、5、6、7十六进制H 16 0、1、2、3、4、5、6、7、8、9 、A、B、C、D、E、F 十进制一般表达式∞K i∗10i K i∈[0~9](N)10=i=―∞二进制一般表达式∞(N)2=K i∗2i K i∈[0,1]i=―∞进制转换1、二进制数→十进制数将二进制的数按权展成多项式,按十进制求和.2、十进制数→二进制数整数部分转换方法:除2取余,直到商为0。

(短除法)拆分法凑数法小数部分转换方法:乘2取整直到积的小数为零或满足误差要求。

(连乘法)3、十六←→二进制之间转换4、八←→二进制之间转换二进制代码BCD码有权码:8421码、2421码、5421码无权码:余3码、余3循环码格雷码ASCII码逻辑运算逻辑函数的表示方法真值表逻辑函数表达式逻辑图波形图逻辑函数表示方法之间的转换1.真值表到逻辑图的转换(1)根据真值表写出逻辑表达式(2) 化简逻辑表达式(3) 根据与或逻辑表达式画逻辑图2. 逻辑图到真值表的转换根据逻辑图逐级写出表达式;化简变换求最简与或式;将输入变量的所有取值逐一代入表达式得真值表第二章逻辑代数的基本定律和恒等式=A=1=A=1B+AA+(B+C)A∙B+A∙CB=A+B+C+⋯=A+BC=A∙B+A∙C等式证明①.采用代数的方法②.采用真值表的方法逻辑代数的基本规则1. 代入规则:⑴规则:任何一个含有某变量的等式,如果等式中所有出现此变量的位置均代之以一个逻辑函数式,则此等式依然成立。

⑵作用:扩大基本公式的应用范围。

2. 反演规则⑴规则:对于任意一个逻辑函数式F,做如下处理:* 若把式中的运算符“ · ”换成“ + ”,“ + ” 换成“ · ”* 常量“0”换成“1”,“1”换成“0”* 原变量换成反变量,反变量换成原变量* 保持原函数的运算次序不变那么得到的新函数式称为原函数式F的反函数式。

数电第七章答案

数电第七章答案

数电第七章答案7.2解:激励⽅程:211Q Q D ?'=,X Q D +'=22输出⽅程:21'?=Q Q Z 激励/转移表如下:21Q QX0 100 01 10 11 01 10 01 0001 11 01 01)21(21''Q Q D D状态输出表如下:S X Z 0 1A B C DB BCD B B A B0 0 1 0S '⼆者不是对偶关系,因为保存状态的触发器并没有对偶变换,对偶的概念并不适合于状态表。

7.4解:激励⽅程:激励/转移表为:采⽤题中要求的转态命名,状态表为:7.5解:由图形可知1Q =X'3*2*Q Y X Q += '3''*3**Q X Y X Q += 激励/转移表、状态/输出表如下:0 0 0 110 110 011 011 A G G D D 0 0 1 110 110 011 011 B G G D D 0 1 0 110 110 011 011 C G G D D 0 1 1 110 110 011 011 D G G D D 1 0 0 000 100 001 011 E A E B D 1 0 1 000 100 001 011 F A EB D 1 1 0 000 100 001 011 G A E B D 1 1 1 100 100 001 011 H A E B D7.6解:由图⾏可知激励⽅程:1''1*1**Q Y Q Y Q +=2'1''21''2*)**(***Q Q Y X Q Q Y X Q += '2'*Q X Z =激励/转移表、状态/输出表如下:0 0 00,1 01,1 00,0 01,0 A A,1 B,1 A,0 B,0 0 1 01,1 10,1 01,0 00,0 B B,1 C,1 B,0 A,0 1 0 10,0 11,0 10,0 11,0 C C,0 D,0 C,0 D,0 1 1 11,0 00,0 11,0 10,0 D D,0 A,0 D,0 C,07.7 This can be algebraically.If all of the input combinations are covered,the logical sum of the expressions on all the transitions leaving state must be 1.If the sum is not 1,it is 0 for all input combinations that are uncovered.For double-covered input combinations,we look at all possible pairs of transitions leaving a state.The product of a pair of transition equations is 1 for any double-covered input combinations.这部分可以由代数来完成,如果所有的输⼊组合被覆盖,在所有的转换过程中其余的状态的表达式的逻辑和必须为1。

数电重点知识归纳(6,7,9)

数电重点知识归纳(6,7,9)

第六章 脉冲波形的产生和整形1,用CMOS 门构成的施密特电路的分析与计算。

G1、G2为CMOS 反相器 阈值电压:VTH=1/2VDD R1<R2正向阈值电压VT+:vI 上升过程中电路状态发生转换时对应的输入电平。

负向阈值电压VT-:vI 下降过程中电路状态发生转换时对应的输入电平。

2,晶体振荡器的振荡频率等于晶体的固有频率。

3,占空比的定义:脉冲宽度tw 脉冲周期T 4,用门电路组成的微分型单稳态触发器。

CMOS : VTH=1/2VDD VOH ≈VDD VOL ≈0 脉冲宽度:5,用门电路组成的积分型单稳态触发器。

脉冲宽度:输出脉冲幅度:Vm=VOH-VOL分辨时间:td=TTR+tre6,用施密特电路构成的多谐振荡器的分析。

多谐振荡器是一种自激振荡器。

在接通电源以后不需要外加触发信号,便能自动地产生矩形脉冲。

7,555定时器.VCO 悬空时: VR1=2/3 VCC VR2=1/3 VCC VCO 接固定电压时: VR1=VCO VR2=1/2VCO12I T+TH 2R R v V V R +∴==121I T-TH DD22R R Rv V V V R R +∴==-DD w DD THln0.69V t RC RCV V -==-OL OH w OL ()lnO TH V V t R R C V V -∴=+-(35)()re O t R R C '≈+ C v O R 1 vIvIt vO t 0 T2T 1 0 VT +VT-× ×8.555定时器构成的单稳态电路的分析与计算。

脉冲宽度9,555定时器构成的多谐振荡器的分析与计算。

重点掌握:由555定时器构成的脉冲电路:(1)电路形式(2)关键点的波形(3)电路元件(555管脚)作用(4)电路参数vo TD 状态 RD vI1 vI2 截止截止 不变 导通 导通 VOHVOL VOL不变 VOH >2/3 VCC <2/3 VCC <1/3 <2/3VCC >1/3 VCC >2/3 VCC >1/3 VCC1111 0 62 78 4 1 5 3 555 R C +VCC 0.01 F v I + vC – v O W W ()(0)ln ()()C C C C v v t v v t +-=∞-τ∞0ln 23CC CC CC V RC V V -=-ln 3 1.1RC RC==62 7 8 4 15 3 555 R1 C R2 0.01uF +VCCvO CC32V CC 31V vCt VOHvO tVOL1CC CC3122CC CC 3()ln V V R R C V V -=+-112()lnCC T CC T V V T R R C V V -+-=+-12()ln 2R R C =+ROMFlash Memory :同E 2PROM10.用555定时器接成的施密特触发器VT = VT+ – VT – =1/3 VCC第七章 半导体存储器 1、存储器的分类及每种类型的特点掩模ROM :信息出厂时已固化在里面,用户无法更改。

数电07

数电07

40
4 、用555定时器接成的多谐振荡器 定时器接成的多谐振荡器
其构成电路如图所示
vo
0.01µF
41
对应的波形如图所示
电路的振荡周期为 T = ( R 1 + 2 R 2 ) ln 2 = 0 . 69 ( R 1 + 2 R 2 ) C
T 1 = 0 . 69 ( R 1 + R 2 ) C T 2 = 0 . 69 R 2 C
S 0 0 1 1
说明 保持 复位(置 复位 置0) 置位(置 置位 置1) 无效
5
2、基本操作
初始状态

置 位

复 位
6
7
举例: 举例:
8
二、门控锁存器
门控的目的是引入第三个使能输入信号, 门控的目的是引入第三个使能输入信号,从 使能输入信号 而使S 而使S和R输入信号生效
门控锁存器是在基本锁存器的基础上加上与 门构成
1 a
b 10.5.2 CB555
29
各管脚的名称和功能: 各管脚的名称和功能
1-接地端 - 2-低电平触发端 - 3-输出端,输出 -输出端, 电流可达200mA, 电流可达 , 直接驱动继电器、 直接驱动继电器、 发光二极管、 发光二极管、扬 声器、指示灯等, 声器、指示灯等, 输出电压约低于 电源电压1- 。 电源电压 -3V。 4-复位端 -
正沿触发的D触发器真值表: 正沿触发的D触发器真值表:
输入 输出 说明
D
低 高
C
↑ ↑
Q
低 高
Q′
高 低 复位 置位
18
3、边沿触发的D触发器的操作 边沿触发的D
正沿触发的D触发器的操作 正沿触发的D触发器的操作
  1. 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。
22
改变状态
例:
若上图中J 若上图中J、K始终保持高电平,输出波形? 始终保持高电平,输出波形?
23
3、预置与清零输入
同步输入端: 触发沿控制) 同步输入端:D、J、K(触发沿控制)
异步输入端:预置(PRE) 异步输入端:预置(PRE) 清零(CLR) 清零(CLR)
24
预置: 预置:
PRE
清零: 清零: CLR
47
作 业
P199 11、12 、23、27
48
200 KΩ
50 µF
0.01µF
44
例2 两相时钟发生器电路如图 两相时钟发生器电路如图10.5.11所示已知 1= 所示已知R 所示已知 510Ω,R2=10KΩ,C=0.1µF。(1)说明 定时器组成 说明555定时器组成 , , 。 说明 何种电路? 计算周期T和脉冲宽度 。 何种电路?(2) 计算周期 和脉冲宽度tw。
vI 1 VTH
×
2 VCC 3 2 < VCC 3 2 < VCC 3 2 > VCC 3 >
7 6 2
4 RD
DISC TH TR GND
8 VCC
RD 0
vI 2 VTR’
×
1 > VCC 3 1 > VCC 3 1 < VCC 3 1 < VCC 3
vo
TD
CB555 VCO 5
vo 3
1 1 1 1
(1)当vI<VCC/3,Q=1(vo= ) , ( VOH), ′=0;当vI增加时, ),Q 增加时, ; 2VCC/3> vI >VCC/3,Q=1,Q ′=0, , , , 触发器保持原态; 触发器保持原态;当 vI>2VCC/3时, 时 ),Q Q=0 (vo=VOL), ′=1。 。 2) >2V /3时 =0 =1; 减少时, (2)当 vI>2 CC/3时, Q=0 ,Q ′=1;当vI 减少时, 2VCC/3> vI > VCC/3,Q=0,Q ′=1,触发器保持原态; , , ,触发器保持原态; 减少到v ),Q 当vI 减少到 I<VCC/3,Q=1(vo=VOH), ′=0; , ( ; 故其正向阈值电压为V + 故其正向阈值电压为 T+=2VCC/3,负向阈值电压为 , VT-=VCC/3,故电路的回差电压为△VT= VCC/3。若改 回差电压为△ ,故电路的回差电压为 。 - 变回差电压的大小,则可通过5脚外接电压 脚外接电压V 来改变。 变回差电压的大小,则可通过 脚外接电压 CO来改变。
1 a
b 10.5.2 CB555
29
各管脚的名称和功能: 各管脚的名称和功能
1-接地端 - 2-低电平触发端 - 3-输出端,输出 -输出端, 电流可达200mA, 电流可达 , 直接驱动继电器、 直接驱动继电器、 发光二极管、 发光二极管、扬 声器、指示灯等, 声器、指示灯等, 输出电压约低于 电源电压1- 。 电源电压 -3V。 4-复位端 -
40
4 、用555定时器接成的多谐振荡器 定时器接成的多谐振荡器
其构成电路如图所示
vo
0.01µF
41
对应的波形如图所示
电路的振荡周期为 T = ( R 1 + 2 R 2 ) ln 2 = 0 . 69 ( R 1 + 2 R 2 ) C
T 1 = 0 . 69 ( R 1 + R 2 ) C T 2 = 0 . 69 R 2 C
正沿触发的D触发器真值表: 正沿触发的D触发器真值表:
输入 输出 说明
D
低 高
C
↑ ↑
Q
低 高
Q′
高 低 复位 置位
18
3、边沿触发的D触发器的操作 边沿触发的D
正沿触发的D触发器的操作 正沿触发的D触发器的操作
负沿触发的D触发器的操作 负沿触发的 触发器的操作
19
例(上升沿触发): 上升沿触发):
34
35
作 业
36
3 、555定时器的应用 —— 单稳态触发器 定时器的应用
R
vo
vI
0.01µF
37
波形如图所示其工作过程如下
处于高电平时,电路的稳定状态 稳定状态为 当vI处于高电平时,电路的稳定状态为vo=0
38
脉冲下降沿到达时 到达时, = , 当vI脉冲下降沿到达时,Q=1, Q ′=0,此时放电管 , 截止, 通过R给 充电 充电, 增加。 TD截止,VCC通过 给C充电,vC增加。当vC≥2VCC/3时, 时 Q=0 (v0=0 ), Q ′=1, C 通过TD放电。 = , 通过 放电。 变成高电平,此时v 输出均为高电平, vI变成高电平,此时 C1和vC2输出均为高电平,电路保 39 持v0=0 。
按逻辑功能方式: 锁存器 锁存器、 触发器 触发器、 触发器 触发器、 按逻辑功能方式:SR锁存器、JK触发器、D触发器、T 触发器、 ′ 触发器、T′触发器
17
2、边沿触发的D触发器 边沿触发的D
a)正沿触发(上升沿触发) a)正沿触发(上升沿触发) 正沿触发
b)负沿触发(下降沿触发) b)负沿触发(下降沿触发) 负沿触发
{
{
vo
0.01µF
43
R2 q= R1 + R2
2004-11-29
图为由555定时器构成的简易触摸开关,试分析 定时器构成的简易触摸开关, 例: 图为由 定时器构成的简易触摸开关 是什么电路?二极管能亮多长时间? 是什么电路?二极管能亮多长时间? 解:此电路为单稳态触发器 二极管亮的时间为
t w = 1 .1RC = 1 .1 × 200 × 10 3 × 50 × 10 − 6 = 11s
31
2 、555定时器的应用 定时器的应用——施密特触发器 定时器的应用 施密特触发器
电路连接如图所示: 电路连接如图所示
vI
vo
0.01µF
32
其电压传输特性如图示。由图可知, 其电压传输特性如图示。由图可知,这是个典型的 反相输出的施密特触发器。 反相输出的施密特触发器。
33
施密特触发器工作原理: 施密特触发器工作原理:
例:
25


P199
16.17.20
26
六、555定时器 555定时器
555定时器是一种多用途的数字-模拟混合的 定时器是一种多用途的数字- 定时器是一种多用途的数字 集成电路。它可以很方便地构成多谐振荡器、 集成电路。它可以很方便地构成多谐振荡器、单稳 态触发器和施密特触发器。 态触发器和施密特触发器。 555定时器为双极型产品,7555为CMOS型的 555定时器为双极型产品,7555为CMOS型的 定时器为双极型产品 产品,为了实际需求,又出现了双极型556和 产品,为了实际需求,又出现了双极型 和 CMOS型7556.尽管厂家不同,但各种类型的 尽管厂家不同, 型 尽管厂家不同 但各种类型的555定 定 时器的功能及外部引脚排列都是相同的。 时器的功能及外部引脚排列都是相同的。
30
各管脚的名称和功能: 各管脚的名称和功能:
5-电压控制端,此端可外加一电压以改变比较器的参 -电压控制端, 考电压,不用是可悬空或通过0.01µF的电容接地。 的电容接地。 考电压,不用是可悬空或通过 的电容接地 6-高电平触发端 - 7-放电端,当 -放电端, 触发器的Q= 触发器的Q=0 导通, 时,TD导通,外 接电容C 接电容 通过此 管放电。 管放电。 8-电源端,可 -电源端, 在5-18V范围 - 范围 内使用。 内使用。
9
1、门控S-R锁存器 门控S
10
EN 0 1 1 1 1
S
R
Q
Q′
说明 保持 保持 复位 置位 无效
11
× × 0 0 1 1 0 1 0 1
不变 不变 不变 不变 0 1 × 1 0 ×
举 例:
12
2、D锁存器
D锁存器 是S-R锁 存器的 变种, 变种, 这种锁 存器具 有一个D 有一个D 输入和 一个使 能端。 能端。
ቤተ መጻሕፍቲ ባይዱ
27
1 、555定时器的电路结构与功能 定时器的电路结构与功能
组成_ : • 电阻分压器 • 电压比较器 (C1,C2) • 基本 触发 基本RS触发 器、 • 缓冲器 • 放电管 T
28
图10.5.1为国产双极型定时器CB555 10.5.1为国产双极型定时器 为国产双极型定时器CB555
其图形符号和功能表: 其图形符号和功能表
42
振荡频率为 f = 1 =
T
1 0.69( R1 + 2 R2 )C
上式标明,改变 和C就可 上式标明,改变R和 就可 改变振荡频率。 改变振荡频率。用CB555组 组 成的多谐振荡器最高频率为 500KHz,用CB7555组成的 , 组成的 多谐振荡器最高频率可达 1MHz。为了改变占空比, 。为了改变占空比, 可采用图10.5.9所示电路。 所示电路。 可采用图 所示电路
EN 1 1 0
D 0 1 ×
Q 0 1 保持
Q′ 1 0 保持
13
举 例:
14
15
作 业:
P199 13、14
16
三、D 触发器
触发器类似于锁存器,双稳态电路, 触发器类似于锁存器,双稳态电路,具有一个称为 时钟的输入端。 时钟的输入端。
1.触发器分类: 触发器分类: 触发器分类
按触发方式:电平触发器、脉冲触发器、 按触发方式:电平触发器、脉冲触发器、边沿触发器
S 0 0 1 1
说明 保持 复位(置 复位 置0) 置位(置 置位 置1) 无效
5
2、基本操作
初始状态
相关文档
最新文档