基于FPGA的音乐演奏电路
FPGA入门系列实验教程——乐曲自动演奏
艾米电子工作室FPGA入门系列实验教程FPGA入门系列实验教程V1.0前言目前市场销售FPGA开发板的厂商很多，但大多只提供些简单的代码，没有详尽的文档和教程提供给初学者。
经验表明，很多学生在学习FPGA设计技术的过程中，虽然刚开始学习热情很高，但真正坚持下来一直到“学会”的却寥寥无几，除了学生个人毅力的因素外，另外一个更主要的原因就是所选的开发板缺少配套的说明文档和手把手系列的入门教程。
原本FPGA的学习门槛相对于单片机来说就高了不少，再加上缺少手把手系列教程资料，这就给初学者学习FPGA增添了更多的困难，很多初学者因为找不到入门的方法而渐渐失去了学习FPGA的兴趣和信心。
作者从接著到系统学习FPGA有两年多的时间了，学习FPGA的时间不长，期间因为没有专业的老师指导，自己摸索学习FPGA走了很多的弯路。
有过问题迎刃而解的快乐,也有过苦苦寻求结果和答案的痛苦历程，回想起自己学习FPGA的历程，从开始的茫然，到后来的疯狂看书，购买开发板，在开发板上练习各种FPGA实例，到最后能独立完成项目，一路走来，感受颇多。
发觉学习FPGA只要选择正确的方法是有捷径可走的，有很多人学习FPGA很长时间，因为没有找到正确的方法还是停留在入门阶段。
针对现状，作者从初学者的角度出发，结合作者学习FPGA的经验和亲身体会，遵循“宁可啰嗦一点，也不放过细节”的原则编写了详尽的实验教程作为艾米电子工作室开发套件的配套教程使用，主要面向FPGA初学者。
FPGA的学习只有通过大量的操作与实践才能很好并快速的掌握。
为此本实验教程从点亮LED 灯写起，深入浅出，以图文并茂的方式由易到难地列举了很多实例，采用手把手、Step by Step的方式让初学者以最快的方式掌握FPGA技术的开发流程以及Quartus II软件的使用，从而激起初学者学习FPGA的兴趣。
在教程中作者采用“授人以渔”的方式，努力做到不仅讲述怎样进行试验，而且分析为什么这样做，以便初学者深刻理解并快速掌握FPGA的学习方法。
基于FPGA音乐硬件演奏电路设计.
设计报告课程名称任课教师设计题目乐曲硬件演奏电路班级姓名学号日期一. 题目分析1、利用可编程逻辑器件FPGA，设计乐曲硬件演奏电路，其结构框图如下图所示：2、功能要求利用数控分频器设计硬件乐曲电路，由键盘输入控制音响，同时可自动演奏乐曲。
演奏时可选择键盘输入乐曲或者已存入的乐曲，并配以一个扬声器，该设计产生的音乐选自“梁祝” 片段。
二、方案选择与利用微处理器来实现乐曲演奏相比，以纯硬件完成乐曲演奏电路的逻辑要复杂得多，如果不借助功能强大的EDA 工具和硬件描述语言，仅凭传统的数字逻辑技术，即使最简单的演奏电路也难以实现。
三、细化框图（1）音乐硬件演奏电路基本原理硬件电路的发声原理，声音的频谱范围约在几十到几千赫兹，若能利用程序来控制FPGA芯片某个引脚输出一定频率的矩形波，接上扬声器就能发出相应频率的声音。
乐曲中的每一音符对应着一个确定的频率，要想FPGA发出不同音符的音调，实际上只要控制它输出相应音符的频率即可。
乐曲都是由一连串的音符组成，因此按照乐曲的乐谱依次输出这些音符所对应的频，就可以在扬声器上连续地发出各个音符的音调。
而要准确地演奏出一首乐曲，仅仅让扬声器能够发生是不够的，还必须准确地控制乐曲的节奏，即乐曲中每个音符的发生频率及其持续时间是乐曲能够连续演奏的两个关键因素。
（2）音符频率的获得多个不同频率的信号可通过对某个基准频率进行分频器获得。
由于各个音符的频率多为非整数，而分频系数又不能为小数，故必须将计算机得到的分频系数四舍五入取整。
若基准频率过低，则分频系数过小，四舍五入取整后的误差较大。
若基准频率过高，虽然可以减少频率的相对误差，但分频结构将变大。
实际上应该综合考虑这两个方面的因素，在尽量减少误差的前提下，选取合适的基准频率。
本设计中选取750KHz的基准频率。
由于现有的高频时钟脉冲信号的频率为12MH，z 故需先对其进行16 分频，才能获得750KHz的基准频率。
对基准频率分频后的输出信号是一些脉宽极窄的尖脉冲信号（占空比=1/分频系数）。
基于fpga音乐硬件演奏电路设计
目录第1章．系统设计总述 (1)1.1设计要求 (1)1.2系统组成 (1)1.2.1音乐硬件演奏电路基本原理 (1)1.2.2音符频率的获得 (1)1.2.3各模块工作原理 (1)第2章．总体程序设计 (3)2.1总体原理图 (3)2.2顶层电路VHDL程序设计 (3)2.3总体仿真 (4)第3章．单元模块程序设计 (4)3.1音乐ROM文件的定制 (5)3.2音乐节拍和音调发生器模块 (7)3.2.1音乐节拍和音调发生器模块 (7)3.2.2音乐节拍和音调发生器模块VHDL程序设计 (7)3.2.3波形仿真 (8)3.3音乐谱对应分频预置数查表电路模块 (8)3.3.1音乐谱分频预置数模块 (8)3.3.2音乐谱对应分频预置数查表电路VHDL程序设计 (8)3.3.3波形仿真 (10)3.4音乐符数控11分频电路模块 (10)3.4.1音乐符数控11分频电路模块 (10)3.4.2音乐符数控11分频模块电路VHDL程序设计 (11)3.4.3图形仿真 (12)第4章．下载验证及其引脚绑定 (13)4.1模式选择 (13)4.2具体引脚绑定图 (13)第5章心得体会 (14)参考文献 (15)第1章．系统设计总述1.1设计要求（1）顺序播放乐曲功能（2）具有通过按键切换及其复位乐曲的功能1.2系统组成1.2.1音乐硬件演奏电路基本原理硬件电路的发声原理，声音的频谱范围约在几十到几千赫兹，若能利用程序来控制FPGA 芯片某个引脚输出一定频率的矩形波，接上扬声器就能发出相应频率的声音。
乐曲中的每一音符对应着一个确定的频率，要想FPGA发出不同音符的音调，实际上只要控制它输出相应音符的频率即可。
模块U1类似于弹琴人的手指；U2类似于琴键；U3类似于琴弦或音调发生器。
1.2.2音符频率的获得多个不同频率的信号可通过对某个基准频率进行分频器获得。
对照各个音频的频率计算该音频的分频系数。
音频的频率可以四舍五入计算。
基于FPGA的音乐播放器的设计
目录引言 (1)1 VHDL及QUARTUSII软件简介 (2)1.1EDA简介 (2)1.2硬件描述语言VHDL (2)1.3软件介绍 (3)2 简易音乐演奏器设计 (5)2.1硬件电路设计 (5)2.2软件代码设计 (6)2.2.1音符储存单元 (6)2.2.2选择播放模式及手动模块单元 (6)2.2.3分频模块单元 (8)2.2.4预置数模块单元 (9)2.2.5音频发声模块单元 (10)3引脚锁定及下载 (10)3.1引脚锁定 (10)3.2结果分析 (11)4设计总结 (11)参考文献 (116)附录 (16)引言VHDL语言是一种用于电路设计的高级语言。
它在80年代的后期出现。
最初是由美国国防部开发出来供美军用来提高设计的可靠性和缩减开发周期的一种使用范围较小的设计语言。
随着EDA技术的高速发展，电子系统的设计技术和工具发生了深刻的变化，大规模可编程逻辑器件CPLD／FPGA的出现，给设计人员带来了诸多方便。
利用它进行产品开发，不仅成本低、周期短、可靠性高，而且具有完全的知识产权。
突出了其作为硬件描述语言的良好的可读性、可移植性和易读性等优点。
本文基于FPGA开发系统，在QuartusII 7.2软件平台上，完成了简易乐曲演奏器设计和与仿真，并下载到试验箱进行硬件实现。
首先，本文介绍了QuartusII 7.2软件的基本使用方法和VHDL硬件描述语言的特点，采用VHDL 硬件描述语言描述简易信号发生器，完成对电路的功能仿真。
在设计过程中，重点探讨了简易乐曲演奏设计思路和功能模块划分。
然后，初步探讨了电路逻辑综合的原理，该软件对简易乐曲演奏器进行了逻辑综合。
最后，使用EDA实验开发系统进行电路的下载和验证。
验证结果表明设计的简易乐曲演奏器完成了预期的功能。
本设计是采用VHDL来实现的简易乐曲演奏器。
它能实现自动播放和手动播放。
1 VHDL及QuartusII软件简介1.1 EDA简介EDA是电子设计自动化（Electronic Design Automation）的缩写，在20世纪60年代中期从计算机辅助设计（CAD）、计算机辅助制造（CAM）、计算机辅助测试（CAT）和计算机辅助工程（CAE）的概念发展而来的。
基于FPGA的乐曲演奏电路设计_毕业设计论文
毕业设计基于FPGA的乐曲演奏电路设计摘要设计了一种基于FPGA的电子琴，该电子琴由用VHDL硬件描述语言设计的核心部件和适当的外围电路构成，可从琴键上进行演奏也可自动进行乐曲演奏。
基于FPGA(现场可编程门阵列)芯片，利用VHDL语言，介绍了一种通用乐曲演奏电路的设计，可实现多个八度音阶的乐曲演奏，与简谱的对应关系简单，编程方便，占用资源少，通用性好，可作为IP core模块引用，构成复杂的SOPC系统．关键词：电子琴；现场可编程门阵列（FPGA）；智力产权核（IP core）；超高速集成电路硬件描述语言(VHDL)；乐曲AbstractAn electronic piano is designed based on FPGA，which consists of core paris that designed by using VHDL hardware description languages，as well as some periphery circuits.The musical perform ance can be donenot only by keys but also with automatic type in the electronic piano．Based on FPGA，by VHDL language，this paper introduces a universal music circuit design，it can play high，middle and low multiple tonality，simple corresponding relation with simple musical notation，which programs easily using little resource．It can be used universally for IP core in making complicated SOPC system．Key words：electronic piano；Field Programmable Gate Array（FPGA）；Intelligence Property core(IP core) ；Very-High-Speed Integrated Circuit Hardware Description Language(VHDL)；music目录1.简易电子琴与音乐发生器设计的介绍 (4)1.1简易电子琴设计介绍 (4)1.2音乐发生器设计介绍 (4)2.F P G A功能与使用简介 (6)2.1F P G A简介 (6)2.1.1F P G A的产生 (6)2.1.2F P G A的基本结构 (7)2.1. 3 MAX+PLUSII (7)2.2硬件描述语言V H D L (10)2.2.1V H D L语言的优点 (10)2.2.2利用V H D L语言设计数字系统的特点 (11)2.2.3V H D L语言的基本结构 (13)2.2.4V H D L的设计流3.简易电子琴设计及程序 (16)3.1简易电子琴设计总体框图 (16)3.2模块设计 (16)3.2.1模块Q I N设计 (16)3.2.2模块F A N A设计 (17)4.音乐发生器设计及程序 (20)4.1使用的乐谱 (20)4.2音乐发生器设计及程序 (20)4.2.1音乐发生器总框图 (20)4.2.2可变分频器设计 (20)4.2.3到计时模块设计 (31)5.仿真 (3)45.1概述 (34)5.2仿真验证与实5.2.1电子琴电路的仿真 (35)5.2.2音乐发生器仿真 (35)6.结论 (3)77.致谢 (3)88．参考文献 (39)1.简易电子琴与音乐发生器设计的介绍1.1简易电子琴设计介绍电子琴因其操作简单，且能模拟各种传统乐器的音色，而深受消费者喜爱。
基于FPGA的音乐播放控制电路设计
音乐播放器控制电路课程设计报告班级：学号：姓名:指导老师：一、设计目的将《断桥残雪》简谱按照要求进行编码并将其写入只读存储器ROM之中，然后通过设计的电路读出ROM的内容，进行解码后驱动蜂鸣器播放。
二、开发环境采用Altera Quartus II 9.0软件设计环境。
它提供了全面的逻辑设计能力,包括电路图、文本和波形的设计输入以及编译、逻辑综合、仿真和定时分析以及器件编程等诸多功能。
特别是在原理图输入等方面,Altera Quartus II 9.0被公认为是最易使用、人机界面最友好开发软件。
并采用FPGALP-2900开发装置硬件实现，给人们带来极大的方便。
三、设计过程概述1、数字简谱简介数字简谱用不同的点和线段配合8个阿拉伯数字0~7构成音符，记录表示千变万化的音乐曲子及其基本音乐元素。
乐音是由三个要素决定的：频率决定了乐音的音高，频谱决定过了乐音的音色，音形标志着演奏方式。
乐曲的基本元素是：音的高低（音高）、音的长短（时值）、音的力度和音质（音色）。
音的高低和长短不同决定了乐曲的不同，因此构成了音乐的最重要的基础元素。
音乐用1、2、3、4、5、6、7分别表示同一调式7个不同的音高：多、来、米、法、索、拉、西。
这七个数字上、下标注的点表示音调升高8度音程或降低8度音程。
数字0为休止符，表示停止发音。
数字下或数字上的线段表示因的持续时间的长短。
没有线段的数字为4分音符，器时值为音长的基本度量单元，成为一拍。
数字下面标注的线段表示时间减短，没增加一条线段，表示时值减少一半，音符相应的成为8分音、16分音……数字后面的线段称为延长线，表示前一个音符的市场的增加，每条延长线的时值增量为1拍。
音长是一个相对的时间概念，一拍的时间长度没有限制，可以是1s，也可以是2s或是0.5s,。
若将4分音符的时长定为1s，其他音符的时值长度以其为基本参照度量，半拍为0.5s，2拍为2s，以此类推。
2、音高与频率关系20Hz至20KHz的音频脉冲信号控制蜂鸣器，可以使其根据控制信号的频率发出不同的音调。
FPGA设计一个乐曲自动演奏控制器
FPGA设计一个乐曲自动演奏控制器的每个音符的频率值（音调）相对应于状态机的每一个状态。
只要让状态机的状态按顺序转换，就可以自动播放音乐了。
《友谊天长地久》乐谱见下表（注：也一拍；也两拍；N •四拍:N •八拍:N为乐谱。
由于芯片存储容量太小，源程序只加入乐谱的一部分音符）《友谊天长地久》乐谱0 5 | 1・]1 3 | 2. ] 2 3 | 1. ] 3 5 I 6・ © | 5. 』31 I 2・123 11 ・ 6 6 5 I 1 ・ 6 I 5. 3 3 1 I 2・ 1 2 6— -|5・ 3 3 5 I 6. 1 I 5 ・ 3 3 1 I 2 ・ 1 2 3 I 1 ・ 6 6 5I 1. 0 11简谱中的音名与频率的关系二、硬件设计（电路图、原器件清单）实物元件清单：印刷电路板一个；电阻（10KQ的10个，200Q的8个，1KQ的14个，50Q的1个）;三极管3个；发光二极管（红黄绿各三个）；蜂鸣器1个；8段显示器2个；按键4个；4M晶振1个；电容（104的6个，的1个）；电源线1个；芯片底座1个；电路图：功率放大显示部分:核心控制部分:口令L三、软件设计（流程图、源程序）流程图一个完整的EDA设计流程既是自顶向下设计方法的具体实施途径，也是EDA工具软件本身的组成结构。
其大致的设计流程包括：设计输入、综合、适配、时序仿真和功能仿真、编程下载、硬件测试的步骤。
对于目前流行的EDA工具软件，图1-1的设计流程具有一般性图1T 应用FPGA/CPLD的EDA开发设计流程框图各部分源程序及说明module song(clk,beep); 〃模块名称song//I/O 口说明input elk; output beep; 〃系统时钟4MHz 〃蜂鸣器输出端〃内部寄存器reg beep_r;reg[3:0] state;reg[15:0]count,count_end; reg[17:0]countl; 〃寄存器〃乐谱状态机〃参数••分频系数parameter L_5=16'd5102, L_6=16，d4545, M_l=16'd3821, M_2=16'd3405, M_3=16P3033, M_5=16*d2551, M_6=16*d2273, H_l=16 'hl913;parameter TIME=1000000; assign beep= beep_r;〃低音5 〃低音6 〃中音1 〃中音2 〃中音3 〃中音5 〃中音6 〃高音6〃控制每个音的长短(250ms ) 〃输出音乐〃上升沿脉冲计数always @(posedge elk) begincou nt<=count+11 b 1; if(count==count_end) begin countv=16'h0; beep_r<=! beep_r; end end〃上升沿脉冲计数 always @ (posedge elk) beginif(countl<TIME) countl= countl+Lbl;else begin countl=18f d0; if(state==4*dl5) state= 4*d0; else〃计数器加1〃计数器取0〃输出取反state= state+Fbl;case(state)4'dO,4*dl: count_end=L_5;402, 4f d3，4，d4, 4f d5, 4，d6, 4，d7, 4*d8 : count_end=M_l;4*d9, 4dl0: count_end=M_3;4,dll, 4*dl2, 4'dl3, 4*dl4: count_end=M_2;4f dl5:count_end=M_l;default:count_end=16'hffff; endcaseendendEndmodule引脚锁定方法四、设计总结经过我们一组人的共同努力，我们的课程设计完成。
基于FPGA的音乐硬件演奏电路
基于FPGA的音乐硬件演奏电路设计李宁（渭南师范学院物理与电气工程学院电气工程及其自动化2010级3班）摘要：本设计是一种基于FPGA的音乐硬件演奏电路，该乐曲演奏电路是通过数控分频器电路控制FPGA芯片的某个引脚输出音符所对应频率的方波，接上扬声器就能发出各音符的音调，并且准确地控制乐曲中每个音符的持续时间，使乐曲能够完整并且连续的播放出来。
在此基础上加上数码管，将音符通过数码管显示出来。
该设计可用于生活的各个方面，比如手机铃声、mp3等，提高人们的生活质量。
关键词：FPGA；音乐硬件演奏电路；VerilogHDL语言设计；QUARTUS II 9.0；EDA 技术音乐硬件演奏电路已广泛应用于我们生活的各个角落，比如mp3，手机铃声等，为我们的生活带来了乐趣，同时也说明了现在的电子产品越来越发达。
因此根据国家专业教学委员会对教育机构的要求，为了培养适应我国21世纪国民经济发展需要的电子设计人才，同时基于国家教委面向21世纪电工电子课程体系改革和电工电子工科教学基地建设两项教学改革研究成果，要求高等学校学生能够自己动手完成简单数字器件的设计。
这不但反应了我国当前在电子电路的实验教学体系、内容和方法上的改革思路和教学水平的提高，更重要的是在加强以传统电子设计方法为基础的工程设计训练的同时，使学生能够尽快掌握现代电子设计自动化技术的新方法、新工具和新手段，系统的、科学的培养了学生的实际动手能力、工程设计能力、创新能力，提高了学生的学习与设计兴趣。
本次设计在EDA开发平台QUARTUS II9.0上利用verilog HDL语言设计数控分频器电路，采用FPGA驱动小扬声器，利用数控分频的原理设计音乐硬件演奏电路，以“送别”为例，控制输出到扬声器的激励信号的频率的高低和持续的时间，就可以使扬声器发声，同时用数码管实现音符的显示。
1 EDA技术介绍及其发展1.1 EDA技术的介绍EDA是电子设计自动化（Electronic Design Automation）缩写，是90年代初从CAD（计算机辅助设计）、CAM（计算机辅助制造）、CAT（计算机辅助测试）和CAE（计算机辅助工程）的概念发展而来的。
基于FPGA的脉冲型音乐播放器的设计
基于FPGA/CPLD的脉冲信号型乐曲播放器的设计摘要用纯硬件来完成乐曲演奏电路的逻辑非常复杂，仅凭传统的数字逻辑技术，即使最简单的电路也难以实现。
但是借助于功能强大的EDA工具和硬件描述语言，就可以轻松的实现设计。
本设计利用可编程逻辑器件设计一个控制器让不同频率的脉冲信号有序的输出并驱动扬声器发声，最终完成一首乐曲的演奏。
设计以《世上只有妈妈好》为例，分析了硬件电路发声的基本原理，探讨了可以实现设计的方案，利用VHDL语言在QuartusⅡ上编程设计了节拍发生器、分频器、顺序控制、音高控制等模块的功能。
最后，运用原理图编辑器调出已经设计好的各个模块，根据设计的要求进行连线、加输入输出脚，得到了总体设计的仿真实体。
并对总体设计进行了功能仿真和下载。
本设计完成了乐曲《世上只有妈妈好》的32个音符64个节拍的播放，每个节拍0.5秒，整曲播放时长为32秒。
基于FPGA，利用Quartus Ⅱ和VHDL语言完成的脉冲型乐曲播放器，其特点是设计简单、灵活、设计周期短；缺陷是实现播放的乐曲种类单一，播放时间长度较短，若想要实现较长的乐曲播放，则需要很长的源程序。
关键词：FPGA，EDA，VHDL，QuartusⅡ，乐曲播放器The design of the pulse-type music player based on FPGA / CPLDAbstractIt is very complex to complete the music playing logic circuit using pure hardware. Only depend on the traditional digital logic technology, it is difficult to achieve even the simple circuit. However, it is very ease to achieve by using the EDA tools and hardware description language. The design finished a controller that output a series of orderly pulse signal with different frequencies and driven speaker with, by using the programmable logic device ,and finally complete the concert of a music.The music <shi shang zhi you ma ma hao> was used as an example. The basic principal of the hardware circuit sing was analyzed. How could achieve the player’s faction was also discussed. Following functional module was designed in Quartus II by using VHDL language: pulse generator, frequencies divider, sequence control, pitch control and so on. Finally, simulate entity was build in the Block Editor of the Quartus II , using all of the module which has been designed and according to the design’s requirements to connect, and plus input and output pin. Following these, the player’s entity was simulated and downloaded. The <shi shang zhi you ma ma hao>’s note 32 of the 64 players beat was completed in this design. One beat was sat as 0.5 seconds long, and the whole song was played within 32 seconds。
基于fpga的音乐播放器的设计
1引言1.1关于EDA技术随着科学技术的进步，电子器件和电子系统设计方法日新月异，电子设计自动化（Electronics Design Automation，EDA）技术正是适应了现代电子产品设计的要求，吸收了多学科最新成果而形成的一门新技术。
现如今掌握EDA技术是电子信息类专业的学生、工程技术人员所必备的基本能力和技能。
传统电子电路的设计，首先要对系统进行分析，然后按功能对系统进行划分，接下来就要选择特定芯片，焊接成PCB电路板，最后对成品PCB电路板进行调试。
这样的设计没有灵活性可言，搭成的系统需要的芯片种类多且数目大，而且对于电路图的设计和电路板的设计都需要很大的工作量，工作难度也很高。
然而，随着可编程器件和EDA技术的发展，传统设计的劣势被克服，采用可编程逻辑器件基于芯片的设计方法，期间的内部逻辑和引脚可以由设计者自行决定，大大提高了设计的灵活性，提高了工作效率；同时，将系统集成在一个芯片上的设计，使系统具有体积小、功耗低、可靠性高等特点。
EDA技术的发展大致经历了三个阶段：20世纪70年代的CAD（计算机辅助设计）阶段、20世纪80年代的CAE（计算机辅助工程）阶段、20世纪90年代后的EDA（电子设计自动化）阶段。
以下主要介绍第三个阶段。
EDA技术即电子设计自动化技术，它是以可编程逻辑器件(PLD)为载体，以硬件描述语言(HDL)为主要的描述方式，以EDA软件为主要的开发软件的电子设计过程。
它主要采用“自顶向下”的设计方法，设计流程主要包括：设计输入、综合、仿真、适配、下载。
EDA技术主要有以下特征：(1)高层综合的理论和方法取得进展，从而将EDA设计层次由RT级提高到了系统级，并推出了相应的系统级综合优化工具，大大缩短了复杂ASIC的设计周期。
(2)采用硬件描述语言来描述10万门以上的设计，并形成了VHDL和Verilog-HDL两种标准硬件描述语言。
(3)采用平面规划技术对逻辑综合和物理版图设计联合管理，做到在逻辑设计综合早期阶段就考虑到物理设计信息的影响。
基于FPGA的乐曲自动演奏器的设计
方 向： 信号与信息处理 。
３ ５期
吴定允 ： 于 Ｆ Ｇ 基 Ｐ Ａ的乐 曲 自动演奏器 的设计
玛 ０１ ｓ ｍ
１ １ ＇ Ｖａ １ ｌ ０
６ ４
ｍ５
９ ３ ｍｓ ０８
，
９ ６
ｍｓ
１２ ８ ｓ ０ ｍ
而不 同节 拍 的 控 制 可 以通 过 对 某 一 时钟 信 号
进行 不 同的延 时而得到 。
通过上 面 关 于 一 个 音 符 音 调 和 节 拍 的确 定 方 法， 我们 就 可 以用 Ｆ Ｇ 来 演 奏音 乐 了。具 体 的实 ＰＡ 现方 法为 ： 乐谱 中的 每个 音 符 的音 调 及 节 拍 变换 将 成相 应 的音 调参数 和节 拍 参 数 ， 他 们 做 成 数据 表 将 格 ， 放在存 储 器 中 ， 过 程 序 取 出 一 个 音 符 的相 存 通 关 参数 ， 播放该 音 符 ， 音符 唱完 后 ， 着取 出下 一 该 接
然后 由计 算机 自动 地 完成 逻 辑 编译 、 简 、 割 、 化 分 综
合、 优化 、 局 、 线 和 仿 真 ， 至 对 于 特 定 目标 芯 布 布 直 片的 适 配 编 译 、 辑 映 射 和 编 程 下 载 等 工 作 Ｊ 逻 。
Ｅ Ａ技术 的 出现 ， 大地 提高 了 电路设 计 的效 率 和 Ｄ 极
魅 ０
ｃ ｋ １
１
１ ３
囡 ｔｎ ｏ ｔＢ ０ 】 ｏ ， ｕ １ ０
Ｅ ｓ ｐ 』
ｌ ０１ １ ０１ ０ ０ ０ｉ １
］］ ］ 厂ｎ厂ｎ几几几ｎ几ｎｎｎ几几 ｎ几几几几厂ｎ几几厂几几ｎｎ广ｎｎｎ几 ｎ几几几厂门ｎ几ｎ几几ｎｎ ］ ］ ］ ］ 图 ４ 音 调 产 生 模 块 仿 真 图
基于FPGA简易乐器演奏器设计
目录1 引言 (1)2 EDA及QUARTUSII软件简介 (2)2.1EDA简介 (2)2.2硬件描述语言VHDL (2)2.3VHDL的设计流程 (2)2.4软件介绍 (3)3总体设计 (4)3.1乐曲演奏电路原理 (4)3.2整体设计思想 (4)3.3乐曲演奏电路模块 (4)3.3.1 乐曲选择模块 (4)3.3.2数码显示模块 (5)3.3.3 模式选择模块 (6)3.3.4 手动输入电路模块 (7)3.3.5 蜂鸣器模块 (7)3.4顶层文件 (8)3.5硬件下载 (9)4总结 (10)参考文献 (11)附录 (12)1 引言VHDL语言是一种用于电路设计的高级语言。
它在80年代的后期出现。
最初是由美国国防部开发出来供美军用来提高设计的可靠性和缩减开发周期的一种使用范围较小的设计语言。
VHDL主要用于描述数字系统的结构，行为，功能和接口。
除了含有许多具有硬件特征的语句外，VHDL的语言形式和描述风格与句法是十分类似于一般的计算机高级语言。
VHDL的程序结构特点是将一项工程设计，或称设计实体（可以是一个元件，一个电路模块或一个系统）分成外部（或称可视部分,及端口)和内部（或称不可视部分），既涉及实体的内部功能和算法完成部分。
在对一个设计实体定义了外部界面后，一旦其内部开发完成后，其他的设计就可以直接调用这个实体。
这种将设计实体分成内外部分的概念是VHDL系统设计的基本点。
本文基于FPGA开发系统，在QuartusII 9.0软件平台上，完成了简易乐曲演奏器电路的设计和与仿真，并下载到试验箱进行硬件实现。
首先，本文介绍了QuartusII 9.0软件的基本使用方法和VHDL硬件描述语言的特点，采用VHDL 硬件描述语言描述简易信号发生器，完成对电路的功能仿真。
在设计过程中，重点探讨了简易信号发生器设计思路和功能模块划分。
然后，初步探讨了电路逻辑综合的原理，该软件对简易多功能信号发生器电路进行了逻辑综合。
FPGA设计一个乐曲自动演奏控制器
FPGA设计一个乐曲自动演奏控制器乐曲自动演奏器一、功能介绍使用FPGA设计一个乐曲自动演奏控制器，将源程序下载至FPGA 器件中，实现乐曲自动演奏。
（本设计的乐曲是《友谊天长地久》的部分音乐）乐曲演奏的原理是：由于组成乐曲的每个音符的频率值（音调）及其持续时间（音长）是乐曲演奏的2个基本数据，因此需要控制输出到扬声器的激励信号的频率高低和该频率信号持续的时间。
频率的高低决定了音调的高低，而乐曲的简谱与各音名的频率之间也有固定的对应关系。
所有不同频率的信号都是从同一基准频率分频而得来的，由于音阶频率多为非整数，而分频系数又不能为小数，故必须将计算的到的分频数进行四舍五入取整，基准频率和分频系数应综合考虑加以选择，从而保证音乐不会走调。
如在4MHz时钟下，中音1（对应的频率值为523.3Hz）的分频系数应该为：4000000/(2*523.3)=0xd3821，这样只需对系统时钟进行3821次分频即可得到所要的中音1。
至于其他音符，同样可求出对应的分频系数，这样利用程序可以很轻松地得到对应的乐声。
此外，在程序中设置了一个状态机，每250ms改变一个状态（即一个节拍），组成乐曲的每个音符的频率值（音调）相对应于状态机的每一个状态。
只要让状态机的状态按顺序转换，就可以自动播放音乐了。
《友谊天长地久》乐谱见下表（注：N一拍；N两拍；N﹒四拍；N﹒八拍；N为乐谱。
由于芯片存储容量太小，源程序只加入乐谱的一部分音符)《友谊天长地久》乐谱0 5． | 1. 1 1 3 | 2. 1 2 3 | 1. 1 3 5 | 6. 6 | 5. 3 31 | 2. 123 | 1. 6． 6 5．． | 1. 6 | 5. 3 3 1 | 2. 1 2 6| 5 . 3 3 5 | 6. 1 | 5. 3 3 1 | 2. 1 2 3 | 1. 6． 6 5．．| 1. 0 ¶简谱中的音名与频率的关系二、硬件设计（电路图、原器件清单）实物元件清单：印刷电路板一个；电阻（10KΩ的10个，200Ω的8个，1KΩ的14个，50Ω的1个）；三极管3个；发光二极管（红黄绿各三个）；蜂鸣器1个；8段显示器2个；按键4个；4M晶振1个；电容（104的6个，10μ的1个）；电源线1个；芯片底座1个；电路图：功率放大显示部分：核心控制部分：三、软件设计（流程图、源程序）流程图一个完整的EDA设计流程既是自顶向下设计方法的具体实施途径，也是EDA工具软件本身的组成结构。
基于FPGA的音乐硬件演奏电路设计
信息工程学院2014 / 2015学年第二学期课程设计报告题目：基于FPGA的音乐硬件演奏电路设计课程名称FPGA系统开发班级学号23/15/16学生姓名指导教师2015年7月3日课程设计报告任务书课程设计报告成绩摘要数据采集系统是信号与信息处理系统中不可缺少的重要组成部分，同时也是软件无线电系统中的核心模块，在现代雷达系统以及无线基站系统中的应用越来越广泛。
其中FPGA作为本系统的控制核心和传输桥梁，发挥了极其重要的作用。
通过FPGA不仅完成了系统中全部数字电路部分的设计，并且使系统具有了较高的可适应性、可扩展性和可调试性。
FPGA是近年来广泛应用的超大规模、超高速的可编程逻辑器件，由于其具有高集成度、高速、可编程等优点，大大推动了数字系统设计的单片化、自动化，缩短了单片数字系统的设计周期、提高了设计的灵活性和可靠性，在超高速信号处理和实时测控方面有非常广泛的应用。
本文对FPGA的数据采集与处理技术进行研究，基于FPGA在数据采样控制和信号处理方面的高性能和单片系统发展的新热点，把FPGA作为整个数据采集与处理系统的控制核心。
关键词：FPGA，采集和控制，单片机，电路板，VHDL目录第一章绪论 (1)1.1引言 (1)1.2EDA简介 (1)1.3FPGA简介 (1)1.4 VHDL语言简介 (2)1.5 Quartus II简介 (3)1.6 数据采集技术简介 (4)第二章总体设计 (5)2.1 硬件设计 (5)2.1.1 线性电源模块 (5)2.1.2 数据采集模块 (5)2.1.3 数据输出模块 (8)2.1.4 按键控制模块 (11)2.2 软件设计 (12)2.2.1 ADCINT设计 (12)2.2.2 CNT10B设计 (12)2.2.3 RAM8设计 (13)2.2.4时钟控制设计 (13)2.2.5系统顶层设计 (14)第三章系统软硬件调试 (15)结论 (17)致谢 (18)参考文献 (19)附录 (20)第一章绪论1.1引言随着计算机技术的飞速发展和普及，数据采集系统也迅速地得到应用。
FPGA入门系列实验教程——乐曲自动演奏
FPGA入门系列实验教程——乐曲自动演奏1.实验任务在开发板上实现《梁祝》乐曲的演奏，通过这个实验，掌握利用蜂鸣器和状态机设计硬件乐曲自动演奏电路的方法。
2.实验环境硬件实验环境为艾米电子工作室型号EP2C8Q208C8增强版开发套件。
软件实验环境为Quartus II8.1开发软件。
3.实验原理乐曲自动演奏电路和上节实验硬件电子琴的的原理相同。
它是在程序中设置了一个状态机，每250ms改变一个状态（即一个节拍），组成乐曲的每个频率值（音调）相对于状态机的每一个状态。
只要让状态机的状态按顺序转换，就可以自动播放音乐了！4.实验程序由于试验程序较长，为了节省篇幅，实验程序在本实验的工程中提供。
5.实验步骤（1）建立新工程项目：打开Quartus II软件，进入集成开发环境，点击File→New project wizard建立一个工程项目song。
（2）建立文本编辑文件：点击File→New..在该项目下新建Verilog HDL源程序文件song.v，输入试验程序中的源程序代码保存后选择工具栏中的（3）选择器件型号及引脚的其他设置：选择所用的FPGA器件----EP2C8Q208C8，以及进行一些配置。
选择配置器件EPCS4，设置不需要使用的IO功能为As inputs，tri-stated。
点击两次ok，回到主界面。
（4）配置FPGA引脚：在Quartus II软件主页面下，选择Assignments→Assignment Editor或选择工具栏上按钮启动编译，直到出现“Full Compilation Report”对话框，点击OK即可。
（6）波形仿真：由于本次试验比较简单，波形仿真将在后面实验详细讲解。
（7）下载设计程序.sof文件到目标FPGA，下载采用JTAG方式（由于配置芯片擦写次数有限，实验均采用JTAG下载方式）。
6.实验现象实验板上的蜂鸣器播放出梁祝乐曲的声音，乐曲声音和梁祝原乐曲还有点相似，大家可以找其他乐谱，试着自己编写程序，实现乐曲自动演奏。
第9章--基于FPGA的简单音乐电路设计-《EDA技术》PPT-教学课件
值击灵活改变时，可使用LPM_ROM来存储对应于不同计数值的音符
序号。 • 3. VHDL输入设计法和原理图输入设计法的选择
在本任务中，底层模块采用VHDL输入设计法较简单，而顶层模块
采用VHDL输入设计法或原理图输入设计法都可以。
上一页
下一页
§9.2 完成工作任务的引导
四、实施
下面以用于演奏“梁祝”乐曲的音乐电路为例，对音乐电路各模块
的实施进行进一步的分析。
(一)控制电路模块 控制电路模块包含节拍产生模块和音符产生模块两个子模块，可合 写成一个文件。
1.节拍产生模块设计分析
根据以上分析，此模块为一计数器，现在击进一步决定计数器的模 及其输入时钟频率。
根据乐曲“梁祝”的谱，此乐曲以四分音符为一拍，四拍为一节，
所
上一页 下一页
§9.2 完成工作任务的引导
率的取值将在下面介绍实施的部分做分析。
三、决策
本音乐电路设计重点在于可控分频模块和控制电路模块的设计，
故只讨论这两个模块以及顶层模块的设计方案的选择。
• 1.可控分频模块设计方案的选择 (1)等占空比和非等占空比方案选择 可控分频电路按输出时钟的占空比来分，有等占空比和非等占
上一页 下一页
§9.2 完成工作任务的引导
•
2.控制电路模块设计方案的选择
控制电路模块的核心部分一一节拍产生模块是一个计数器，可采用
通常的方法设计。
音符产生模块的输入信号是节拍产生模块输出的计数值，输出信号
是表示音符的音符序号。
上一页
下一页
§9.2 完成工作任务的引导
在节拍产生模块输出的计数值变化范围不大并目音符产生模块的 输出数值不击灵活改变时，可用VHDL语句直接来描述音符产生模块。 在节拍产生模块输出的计数值变化范围较大或音符产生模块的输出数
基于FPGA的简易乐谱演奏其设计
目录1 引言........................................................................................ 错误！未定义书签。
2 课程简介................................................................................ 错误！未定义书签。
2.1EDA介绍....................................................................... 错误！未定义书签。
2.2VHDL介绍 .................................................................... 错误！未定义书签。
2.3QUARTUSII介绍........................................................... 错误！未定义书签。
3 FPGA简介 ............................................................................. 错误！未定义书签。
4 设计原理与分析.................................................................... 错误！未定义书签。
4.1设计题目........................................................................ 错误！未定义书签。
4.2设计分析........................................................................ 错误！未定义书签。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
基于FPGA的音乐演奏电路设计一．设计要求 (1)二．系统概述及工作原理 (1)2.1 系统概述 (1)2.2 工作原理 (1)2.2.1 音调的获取 (1)2.2.2 节奏的控制 (3)2.3 音乐演奏电路的总体流程 (3)三．设计的具体实现 (3)3.1．单元电路设计、仿真与分析 (3)3.1.1.十分频器 (3)3.1.2.数控分频器 (4)3.1.3.分频数预置器 (6)3.1.4.LPM_ROM (8)3.1.5.LPM_COUNTER (9)3.2.系统总体工作原理 (11)3.3. 结果分析与扩展 (12)四．心得体会及建议 (12)4.1.个人心得......................................................................... 错误！未定义书签。
4.2.建议................................................................................. 错误！未定义书签。
基于FPGA的音乐演奏电路设计一．设计要求借助于EDA工具Quartus II与硬件描述语言VHDL来完成音乐演奏电路的设计，设计应满足以下要求：1.1该乐曲演奏电路可以通过数字逻辑电路控制蜂鸣器演奏指定的乐曲。
1.2使用数字电路实验板上的FPGA器件（EP1C3T144C8）作为硬件平台，使用板载的交流蜂鸣器作为发声单元。
1.3在Quartus II环境下，将各单元电路按各自对应关系相互连接，构成乐曲演奏电路，进行编译及仿真。
1.4将设计下载到实验板上演真乐曲演奏的效果。
二．系统概述及工作原理2.1 系统概述乐器的频谱范围一般在几十到几千赫兹，若是能利用程序来控制FPGA芯片的某个引脚输出一定频率的矩形波，接上喇叭就能发出响应频率的声音。
乐曲中的每个音符都对应着一个确定的频率，要想FPGA发出不同音符的音调，实际上只要控制它输出相应音符的频率即可。
乐曲都是由一连串的音符组成，因此按照乐曲的乐谱依次输出这些音符所对应的频率，就可以在喇叭上连续地发出各个音符的音调。
而要准确的演奏一首乐曲，仅仅让喇叭发声也是不够的，还必须要准确的控制乐曲的节奏，既是乐曲中每个音符的发生频率及其持续的时间，这是乐曲演奏中的两个关键因素。
2.2 工作原理2.2.1 音调的获取频率的高低决定了音调的高低（如表2-1），而音符的频率是由数控分频器来获得，将较高频率的信号输入数控分频器，数控分频器在与相应音符对应的分频预置数的控制下，就能够产生所对应音符的信号频率，所以所有不同的频率都是在同一个基准频率的基础上分频而来的。
由于音阶频率多为非整数，而分频系数又不能为小数，因此必须将计算得到的分频系数四舍五入取整。
若基准频率较低，则由于分频比较小，四舍五入取整之后误差较大；若采用基准频率过高，虽然误差较小，但是分频数将变大。
实际的设计过程应该综合考虑这两方面的因素，在尽量减小频率误差的情况下取合适的基准频率。
综合各种因素，本设计实际上选取的是1MHz 的基准信号，使用11位数控分频器就能够满足要求。
以低音1为例计算频率，分频预置数选取为135，将其带入2612/1)1352047/(1016=⨯-⨯，这恰好符合低音1的频率。
算是中的2/1⨯是因为数控分频器产生的是窄脉冲，需要对其进行二分频，获得占空比为50%的脉冲信号，以更好的驱动喇叭。
由此表2-1：音符与频率表2-2：音符与预置数2.2.2 节奏的控制音符的持续时间必须要根据乐曲的速度以及每个音符的节拍数来确定。
因此，想控制音符的音长，就必须知道乐曲的速度和每个音符所对应的节拍数，在这个设计中所演奏的乐曲最长的音符是四分音符，如果设全音符的持续时间为1s，那么一拍所对应的持续时间应该是0.25s，则只需要提供一个4Hz的时钟频率即可产生四分音符的时长。
对于其他占用较长时间的节拍，只需要重复输出该音符就行。
地址计数器时钟信号的作为输出音符快慢的控制信号，时钟快，输出的节拍速度自然也就快，演奏的速度也快；时钟慢，输出节拍的速度自然也就慢，演奏的速度也慢。
2.3 音乐演奏电路的总体流程当一个4Hz的时钟脉冲到来时，地址计数器模块就输出一个地址数据给音符数据模块，音符数据模块就发送一个音符数据给分频数预置模块，将相应的预置数给数控分频器模块，当数控分频器的时钟到来时，数控分频器就可以根据分频系数输出相应的频率（即此音符所对应的发生频率）给喇叭，喇叭里面就可以发出根据对应音符的声音。
连续的4Hz的时钟脉冲就将音符数据表中的所存的音符数据一个接一个的送给了分频系数模块，再经过数控分频模块，最后喇叭就一个接一个的发出预置的音符所对应的声音了，乐曲也就连贯了。
三．设计的具体实现3.1．单元电路设计、仿真与分析3.1.1.十分频器十分频器是将FPGA开发板上的10MHz的脉冲转化成为数控分频器的输入信号，即是用于产生各种音调的1MHz的基准信号。
十分频器的模块如下图所示：图3-1：十分频器十分频器的VHDL的实现：LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY Freq_1MHz ISPORT(CLK_10M :IN STD_LOGIC;clk_1MHz :OUT STD_LOGIC);END Freq_1MHz;ARCHITECTURE Behv of Freq_1MHz ISBEGINDIvideCLK:PROCESS(Clk_10M)V ARIABLE Count:INTEGER RANGE 0 TO 10;BEGINIF Clk_10M'EVENT AND Clk_10M='1' THENIF Count < 10 THENclk_1MHz <='0';Count := Count + 1;ELSEclk_1MHz <='1';Count := 0;END IF;END IF;END PROCESS DivideCLK;END Behv;十分频器的波形仿真如下图3-2所示：图3-2：十分频器的波形仿真3.1.2.数控分频器数控分频器是通过1MHz基准信号与预置分频数从而嫩在喇叭中播放出不同的音调。
预置分频数为11为（Tone[0..10]），模值为2047（预置数与音符的对应关系如表2-2：音符与预置数）。
数控分频器的模块图如下：图3-3：数控分频器数控分频器的VHDL实现：LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY DigFreq ISPORT(Clk_1MHz :IN STD_LOGIC;Tone :IN STD_LOGIC_VECTOR(10 DOWNTO 0);Spks :buffer STD_LOGIC);END DigFreq;ARCHITECTURE Behv OF DigFreq ISBEGINGenSpks:PROCESS(Clk_1MHz,Tone)V ARIABLE SetCount:STD_LOGIC_VECTOR(10 DOWNTO 0);BEGINIF Clk_1MHz'EVENT AND Clk_1MHz='1' THENIF SetCount = 16#7FF# THENSetCount := Tone;Spks <= '1';ELSESetCount := SetCount + 1;Spks <= '0';END IF;END IF;END PROCESS GenSpks;END Behv;3.1.3.分频数预置器不同音调的发出是建立在基准信号1MHz的基础上，再与预置数进行一系列运算之后产生的。
分频预置数的功能就是由分频预置器来实现，每当一个音符到来时，分频预置器就通过内部的逻辑关系将其转化为对应的预置数传给数控分频表3-1：音符与预置数的对应关系分频数预置器的模块图如下图3-4所示：图3-4：分频数预置器分频预置器的VHDL实现：LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY Tonetab ISPORT(Index :IN STD_LOGIC_VECTOR(4 DOWNTO 0);Tone :OUT INTEGER RANGE 0 TO 2047);END ENTITY Tonetab;ARCHITECTURE Behv of ToneTab ISBEGINPROCESS(Index)BEGINCASE Index ISWHEN "00000"=> Tone<=2047;WHEN "00001"=> Tone<=135; --低音1WHEN "00010"=> Tone<=343; --低音2WHEN "00011"=> Tone<=530; --低音3WHEN "00100"=> Tone<=614; --低音4WHEN "00101"=> Tone<=771; --低音5WHEN "00110"=> Tone<=911; --低音6WHEN "00111"=> Tone<=1045;--低音7WHEN "01000"=> Tone<=1091;--中音1WHEN "01001"=> Tone<=1195;--中音2WHEN "01010"=> Tone<=1288;--中音3WHEN "01011"=> Tone<=1331;--中音4WHEN "01100"=> Tone<=1409;--中音5WHEN "01101"=> Tone<=1479;--中音6WHEN "01110"=> Tone<=1546;--中音7WHEN "10001"=> Tone<=1569;--高音1WHEN "10010"=> Tone<=1621;--高音2WHEN "10011"=> Tone<=1668;--高音3WHEN "10100"=> Tone<=1689;--高音4WHEN "10101"=> Tone<=1728;--高音5WHEN "10110"=> Tone<=1763;--高音6WHEN "10111"=> Tone<=1797;--高音7WHEN OTHERS=> Tone<=2047;END CASE;END PROCESS;END Behv;3.1.4.LPM_ROM为了实现乐曲的连续播放，首先要讲曲谱定制在音符数据ROM里面，然后表3-2：ROM中的十进制数与音调的对应lpm_rom的器件定义如下：COMPONENT lpm_romGENERIC (LPM_WIDTH : POSITIVE;LPM_WIDTHAD : POSITIVE;LPM_NUMWORDS : NATURAL := 0;LPM_ADDRESS_CONTROL : STRING := "REGISTERED";LPM_OUTDA TA : STRING := "REGISTERED";LPM_FILE : STRING;LPM_TYPE : STRING := "LPM_ROM";LPM_HINT : STRING := "UNUSED" );PORT (address : IN STD_LOGIC_VECTOR(LPM_WIDTHAD-1 DOWNTO 0);inclock, outclock : IN STD_LOGIC := '0';memenab : IN STD_LOGIC := '1';q : OUT STD_LOGIC_VECTOR(LPM_WIDTH-1 DOWNTO 0) ); END COMPONENT;lpm_rom的模块图如下图3-5所示：图3-5：lpm_rom模块要播放的乐曲《生日快乐》的简谱中总共有46个音符，所以选择时需要选择的存数容量的大小应该是64个字；因为我们共需要5位二进制数才能表示完全的21个音符（7个低音+7个中音+7个高音），所以输出应是5位，对应的输出接在预置数查表模块的输入端，实现对数控分频器的置数。