等精度数字频率计

等精度数字频率计测量方法：
一、测频原理
所谓“频率”，就是周期性信号在单位时间变化的次数。

电子计数器是严格按照f＝N/T的定义进行测频，其对应的测频原理方框图和工作时间波形如图1 所示。

从图中可以看出测量过程：输入待测信号经过脉冲形成电路形成计数的窄脉冲，时基信号发生器产生计数闸门信号，待测信号通过闸门进入计数器计数，即可得到其频率。

若闸门开启时间为T、待测信号频率为fx，在闸门时间Ｔ内计数器计数值为N，则待测频率为：
fx = N/T
若假设闸门时间为1s，计数器的值为1000，则待测信号频率应为1000Hz或1.000kHz，此时，测频分辨力为1Hz。

图1 测频原理框图和时间波形
二、方案设计
2.1总体方案设计
等频率计测频范围1Hz~100MHz，测频全域相对误差恒为百万分之一，故由此系统设计提供100MHz作为标准信号输入，被测信号从tclk端输入，由闸门控制模块进行自动调节测试频率的大小所需要的闸门时间，这样可以精确的测试到被测的频率，不会因闸门开启的时间快慢与被测频率信号变化快慢而影响被测频率信号导致误差过大，被测信号输入闸门控制模块后，在闸门控制模块开始工作时使encnt端口输出有效电平，encnt有效电平作用下使能标准计数模块（cnt模块）和被测计数模块（cnt模块），计数模块开始计数，直到encnt 重新回到无效电平，计数模块就将所计的数据送到下一级寄存模块，在总控制模块的作用下，将数据进行load（锁存），然后寄存器里的数据会自动将数据送到下一模块进行数据处理，最后送到数码管或者液晶显示屏（1602）进行被测信号的数据显示。

闸门、计数、寄存的总控制模块
2.2理论分析
采用等精度测量法，其测量原理时序如图1所示
从图1中可以得到闸门时间不是固定的值，而是被测信号的整周期的倍数，即与被测信号同步，因而，不存在对被测信号计数的±1 误差，可得到：
变形后可得：
对上式进行微分，可得：
由于 dn=± 1 ,因而可推出：
从式（5）可以看出：测量误差与被测信号频率无关，从而实现了被测频带的等精度测量；增大T或提高fs可以提高测量精度；标准频率误差为dfs/fs,因为晶体的稳定度很高，再加上FPGA核心芯片里集成有PLL锁相环可对频率进一步的稳定，标准频率的误差可以进行校准，校准后的标准误差便可以忽略。

2. 3 系统设计方案论证
1)频率测量方案
方案一：采用周期法。

需要有标准倍的频率，在待测信号的一个周期内，记录标准频率的周期数，这种方法的计数值会产生±1个脉冲误差，并且测试精度与计数器中的记录的数值有关，为了保证测试精度，测周期法仅适用于低频信号的测量。

方案二：采用测频法。

测频法就是在确定的闸门时间内，记录被测信号的脉冲个数。

这种方法的计数值也会产生±1个脉冲误差，并且测试精度与计数器中的记录的数值有关，不便于高频信号的测量。

方案三：采用等精度频率测量法，其精确门限由被测信号和预置门共同控制，测量精度与被测信号的频率无关，只与基准信号的频率和稳压度有关，因此可以保证在整个测量频段内测量精度不变，因此选用第三种方案。

2) 显示部分设计方案
方案一：采用八位共阴极LED数码管进行显示，利用单片机串行口的移位寄存器工作方式，外接MAX7219串行输入共阴极显示驱动器，每片可驱动8个LED数码管。

方案二：采用点阵字符型LCD液晶显示，可以显示数字与阿拉伯字母等字符，随着半导体技术的发展，LCD的液晶显示越来越广泛的应用于各种显示场合。

比较这两种方案，数码管显示驱动简朴，但显示信息量少，功耗大；利用液晶显示可以工作在低电压、低功耗下，显示界面友好、内容丰富，综合考虑，选用LCD来实现显示功能。

二系统实现
2.1硬件设计
2.1.1系统框图
图2 数字频率计的原理框图
设计实现包括等精度频率计测频模块（FSINCLKKK）、运算模块，显示模块三大模块。

下面分别介绍三个模块的结构和实现方法。

2.1.1 等精度频率计测频模块
为克服低频段测量的不正确问题，采用门控信号和被测信号对计数器的使能信号进行双重控制，大大提高了准确度。

当门控信号为1时，使能信号并不为1，只有被测信号的上升沿到来时，使能端才开始发送有效信号，计数器开始对两路信号同时计数。

当门控信号变为0时，使能信号并不是立刻改变，而是当被测信号的下一个上升沿到来时才变为0，计数器
停止计数。

因此测量的误差最多为一个标准时钟周期。

当采用100MHz 的信号作为标准信号时，误差最大为0.01μs 。

如图3 图3 测频电路
闸门、计数、寄存的总控制模块
计数器停止的过程中，总控制模块（control 模块）会根据返回的信号来处理对计数器（cnt
模块）所计数得到数据进行下一步的处理，即进行数据的寄存处理，最后送到运算模块进行数据处理。

2.1.2数据运算模块
运算模块是由乘法器和除法器组成的，把计数器计得结果进行运算，就得到精度较高频率和周期。

100M 除法运算模块
2.1.3 显示部分
显示主要是将运算模块数据处理后送进来的数据，用数据二进制数转ascii码处理模块进行数据的转换后，送到液晶显示控制模块，最后送到液晶显示屏上显示。

占空比测量方法：
此测试方法在等精度频率计设计基础上所加的功能，其测试方法需要在等精度频率计模块的频率测试模块，加以修改便可完成占空比及脉宽的测试；占空比计算公式为d=t/T,其中d表示占空比，t为频率信号占信号周期的高电平所需的时间，T为信号周期，根据这个公式便可想到实现测试的方法，即只需将被测信号的一个周期内占高电平的时间和周期计出来；为此可设计测量的模块为：如下图所示
其后的数据运算处理，数据显示跟等精度所用的模块是同一模块，在这做了技术处理便可完成，在这不再详说。

相位测量方法：
系统设计方案论证：
1、相位测量方案
方案一：将被测的两路正弦波信号经比较器整形成方波信号，利用异或门电路进行鉴相处理，将得到的脉冲序列经过RC平滑滤波取出其直流分量，该直流电平的幅值与两路信号的相位差成正比，将此信号送入A/D转换器由单片机进行运算处理从而计算出相位差值。

方案二：采用脉冲填充计数法，将正弦波信号整成方波信号，其前后沿分别对应于正弦波的正相过零点与负相过零点，对两路方波信号进行异或操作之后输出脉冲序列的脉宽可以反映两列信号的相位差，以输入信号所整成的方波信号作为基频，经锁相环倍频得到的高频脉冲作为闸门电路的计数脉冲，由单片机对获取的计数值进行处理得到两路信号的相位差。

方案三：将被测的两路正弦波信号经比较器整形成方波信号，再将两路被整形过的信号送入到FPGA里面进行相位差的处理及相位差的计算等。

对以上三种方案进行比较，方案一在低频段时，RC滤波电路的输出波动很大，难以达到要求的相位精度，而方案二在所测频率较高时，受锁相环工作频率等参数的影响会造成相位差测量的误差，极大地影响测量的精度，采用方案三用FPGA进行信号整理后处理，可以满足系统高精度、高稳定度的要求。

1、相位测量原理
利用FPGA直接实现相位差测量，其工作原理是：：两路同频的正弦信号——输入基准信号 F R和输入待测信号 F V，分别通过整形电
路后，形成方波，如图 1 、图 2所示．
图1 总体原理框图
图2 测量波形图
设相位差脉冲宽度为τ，与被测相位成正比，即：。

( T为待测信号
的周期)被测信号和基准信号由FPGA测得频率，设被测信号的频率为Fx ，基准时钟的频率为F.被测信号鉴相后，由得到的相位差脉冲宽度τ控制计数器计数，其计数值设为
Nx,则被测信号的相位差为：将所测的Nx、Fx数据送到运算模块进行浮点运算，得到两路信号相位差。

2、相位检测：
整形后的两路信号送到相位检测模块进行处理，其模块运用逻辑门的运算最后得到相位差的结果，其实现的硬件电路如下图所示：
3、相位差的运算
相位差的运算由相位差运算公式可知，只需将Nx、Fx这两个数据计算出来便可以算出相位差的值，最后达到测出两路信号的相位差，其计算的设计模块也在等精度频率计的基础上加以更进完成的；要计算出Nx、Fx两个值，其实就是计算被测频率的周期与相位差所占的时间便可实现，其设计模块与测占空比设计模块一样，不同的计算只是占空比是乘以100，而相位差乘以360。

在此不再详述。