发射极耦合逻辑(ECL)门资料
ECL,什么是ECL,射极耦合逻辑是什么意思？.
ECL,什么是ECL,射极耦合逻辑是什么意思？ECL,什么是ECL,射极耦合逻辑是什么意思？ECL的定义ECL(Emitter Coup Logic)，中文译名“射极耦合逻辑”，是一种适合于高性能高速设计的数字逻辑，其工艺如下图，由一个恒流源式差放图 1 ECL工艺原理图【注意】图中的下拉ECL逻辑的分类ECL器件有两个供电电压VCC和VEE。
当VEE接地时，VCC接正电压，这时的逻辑称为PECL(Positive ECL)；当VCC接地时，VEE接负电压，这时的逻辑称为NECL(Negative ECL)，一般狭义的ECL指的就是NECL。
起初的PECL器件是将VCC接+5V，后来为了直接利用广泛使用的3.3V和2.5V电压,出现了VCC=3.3V的LVPECL(Low Voltage PECL)和VCC=2.5V的2.5VPECL，有时把VCC=3.3V和2.5V的情况统称为LVPECL。
NECL也有同样的情况。
下面给出ONSEMI对ECL的电压分类的表：表 1根据电压供应对ECL的分类需要指出的是，PECL和ECL并不是指两种不同的ECL器件，而是同一个ECL器件在不同电压供应下的表现。
也就是说，一个ECL器件，当你给它的电压供应是VCC=5V，VEE=0V时，它就称为PECL，当你给它的电压供应是VCC=0V，VEE=-5V时，它就称为NECL，如此而已。
1.3 ECL逻辑适合高速设计的特点相对于传统的CMOS和TTL工艺，ECL具有以下适合高速电路的特点：1． ECL的低输出阻抗(6～8ohm)和高输入阻抗(可以看作无穷大)使之可以适合于ECL逻辑的直流特性ECL逻辑的高低电平之差一般为800mV，其中心参考电平VBB根据VCC变化，一般为VCC-1.3V。
因此， ECL的电平随VCC的不同而不同。
如：PECL，VBB=5V-1.3V=3.7V，VOH=4.1V，VOL=.3V；LVPECL，VBB=3.3V-1.3V=2V，VOH=2.4V，VOL=1.6V；对于所有的NECL（VEE=-5V、-3.3V、-2.5V），均是VBB=0V-1.3V= -1.3V，VOH= -0.9V，VOL=-1.7V。
ECL逻辑门的特点和使用场合
ECL逻辑门的特点和使用场合逻辑门电路是数字电路中最基本的逻辑元件，逻辑门可以组合使用实现更为复杂的逻辑运算。
常见的逻辑门有TTL逻辑门电路、COMS逻辑门电路和TTl逻辑门电路。
ECL(Emitter Coupled Logic)即发射极耦合逻辑电路，也称电流开关型逻辑电路。
它以多个晶体管的发射极相互耦合加上射极跟随器组成的电路,简称ECL 电路。
其基本单元电路由提供“或”、“或非”逻辑功能的电流开关和完成电平位移与级联的射极跟随器两部分组成。
逻辑功能的灵活性。
使用ECL电路的互补输入输出,同相集电极的“点与”,跟随器输出的“线或”，以及多层逻辑门的“串联与”等，可以扩充电路的逻辑功能，节省电路功耗和元件数，为电路的逻辑设计和逻辑运用带来灵活性和方便性。
ECL 电路的缺点是电路功耗大、电平阈值电压随温度而漂移等。
一、ECL门电路的主要特点：（1）速度快。
ECL 门电路工作速度快的主要原因：①开关管导通时工作在非饱和状态，消除了存储电荷的影响；②逻辑摆幅小，仅为 0.8V。
同时集电极负载电阻也很小，因而缩短了寄生电容的充放电时间。
（2）带负载能力强。
由于 ECL 门电路的射极耦合电阻较集电极电阻大得多，因而输入阻抗高；输出电路是工作在放大状态的射极跟随器，其输出阻抗很低，因而 ECL 门电路带负载能力强。
（3）逻辑功能强。
ECL 门电路具有互补输出的特点，它能同时实现或/或非功能，因而使用灵活。
（4）功耗大。
ECL 门电路的功耗包括电流开关、参考电源和射极跟随器输出三部分，因此功耗较大。
（5）抗干扰能力差。
因为 ECL 门电路的逻辑摆幅小，噪声容限低（约 0.3V），所以抗干扰能力较低。
二、ECL门电路的逻辑关系：ECL 门电路属于双极型数字集成电路。
TTL 门电路中，三极管工作于饱和、截止状态。
三极管导通时工作在饱和状态，管内的存储电荷限制了电路的工作速度，尽管采取了一系列改进措施，但都不是提高工作速度的根本办法。
ecl半导体发展历史
ecl半导体发展历史ECL半导体发展历史ECL（Emitter-Coupled Logic，发射极耦合逻辑）是一种高速、高性能的数字逻辑电路技术，广泛应用于计算机、通信和测量等领域。
本文将回顾ECL半导体的发展历史，探讨其演进过程和应用领域的变化。
ECL半导体技术的起源可以追溯到20世纪50年代末期。
当时，人们开始意识到传统的晶体管逻辑电路在高速运算和大规模集成电路方面存在一些局限性。
为了克服这些限制，研究人员开始寻找新的逻辑电路技术。
1961年，ECL逻辑电路由IBM的物理学家D.H. Rhodes首次提出，并在随后的几十年里得到了广泛的研究和应用。
ECL逻辑电路的核心思想是利用发射极耦合技术实现高速运算。
与传统的基于电压的CMOS（互补金属氧化物半导体）逻辑电路不同，ECL使用电流作为信号传输的基本单位，具有更高的开关速度和更低的功耗。
ECL的工作原理是通过两个发射极耦合晶体管的基极间接触来实现逻辑门的功能。
这种结构使得ECL电路能够在纳秒级别的时间尺度内完成运算，适用于高频率和高速度的应用。
在20世纪60年代和70年代，ECL半导体技术逐渐成熟，并在计算机领域得到了广泛应用。
当时，计算机的主要应用领域是科学计算和军事系统，对高性能和高可靠性的要求很高。
ECL逻辑电路以其出色的性能和可靠性成为首选技术，被用于构建超级计算机和军事雷达等系统。
然而，ECL的高功耗和高成本限制了它在通信和消费电子领域的应用。
随着时间的推移，随着CMOS技术的发展，ECL逻辑电路的地位开始受到挑战。
CMOS逻辑电路通过改善功耗和集成度，逐渐成为主流技术。
然而，ECL在一些特殊领域仍然具有优势。
例如，在高速通信和网络设备中，ECL仍然是一种重要的选择，因为它能够提供更高的工作频率和更低的时延。
近年来，随着物联网和人工智能的兴起，对高速、高性能处理器的需求越来越迫切。
ECL半导体技术在这些领域重新获得了关注。
研究人员和工程师们通过改进电路设计和制造工艺，进一步提升了ECL的性能和集成度。
LVPECL详细讲解
LVPECL详细讲解LVPECL即Low Voltage Positiv e Emitter-CoupleLogic，也就是低压正发射极耦合逻辑，使用3.3V或2.5V电源，LVPECL是由PECL演变而来的，PECL即 Positiv e Emitter-CoupleLogic，也就是正发射极耦合逻辑的意思，使用 5.0V电源，而PECL是由E CL演变而来的，ECL即Emi tter-CoupleLogic，也就是发射极耦合逻辑，ECL有两个供电电压VCC和VEE。
当VEE接地时，VCC接正电压时，这时的逻辑称为P ECL；当当VCC接地时，VEE接负电压时，这时的逻辑成为N EC L，VEE一般接-5.2V电源；一般狭义的EC L就是指NE CL。
ECL分类：ECL/PECL/LVPECL逻辑的优点：1. 输出阻抗低(6~8ohm)，输出阻抗高(可以看作无穷大)，所以驱动能力特别强，它可以驱动50~130ohm特征阻抗的传输线而交流特性并没有明显的改变。
由于驱动能力强，所以支持更远距离的传输，所以背板走线或长线缆传输基本上都使用E C L逻辑。
2. ECL器件对电压和温度的变化不如TTL和CMOS器件敏感，ECL时钟驱动器产生的各路时钟的并发性更好，skew更小。
3. 相对于同为差分信号的LVDS，ECL支持的速率更高，受工艺的限制，L VDS的逻辑很少有高于1.5GHz的应用，而ECL可以应用高于10G H z的场合，可以说，高于5GHz的场合，基本上是ECL和CML的天下。
在所有的数字电路中，ECL的工作速度最高，其延时小于1n s，在中小规模集成电路，高速，超高速数字系统和设备中应用。
4. 对传输线阻抗的适应范围更宽。
L VDS属于电流型驱动，其终端的100ohm匹配电阻兼有产生电压的功能。
高速电路(PECL、LVECL、CML、LVDS)
2. 电路内工作时电压摆幅小（单端最大850mV，速率越高摆幅更 小，最小500mV左右），要求晶体管工作点稳定性好。
3. 输入和输出端的共模电压都是Vcc-1.3V，在电源电压相同时， 可以把PECL电路的输入端和输出端直接相连，有利于简化电 路，减少芯片外围元件。
PECL由ECL标准发展而来，采用+5V供电，可以 和系统内其他电路共用一个正电源供电。PECL信 号的摆幅相对ECL要略小些。
PECL电路接口输出结构
PECL电路接口输入结构
PECL输入和输出规格
在+5.0V和+3.3V供电系统中，PECL接口均适用， +3.3V供电系统的PECL即LVPECL。
逻辑功能强 扇出能力强
输入阻抗高（>10KΩ），输出阻抗低（约3～7 Ω ），因此它的 直流扇出负载数可以高达92。 噪声低 差分电路两臂交替工作，电源总电流基本恒定，电流尖峰很小； 电压摆幅小，并且采用差分对或传输线传输信号，对外串扰和受 外界干扰都减小了。 便于数据传输
ECL电路的缺点
6. 功耗大，为此输出射随器的负载电阻只得外接。
ECL电路的优点
速度快 晶体管工作时不进入饱和状态，只工作在线性区和截止区，没有 少数载流子的存储现象，开关时间大为缩短；集电结电容大大减 小，RC时间常数也相应减小，电路的传输延迟时间就很短；电 路的逻辑电平摆幅小（单端小于850mV），在动态转换过程中各 个结上的电压变化对结电容（包括寄生电容）的充放电时间很短。
本讲座主要介绍高速通信系统中PECL、 LVPECL、 CML 和LVDS的输入输出电路结 构，它们的接口要求。
第五章发射极耦合逻辑（ECL）电路
第五章发射极耦合逻辑(ECL)电路TTL没能完全摆脱饱和这状态.没能完全摆脱”饱和”这一状态1962年美国摩托罗拉公司制第一个电流型逻辑电路----发射极耦合逻辑(ECL)集成电路.工作状态:这种电路工作时晶体管只在放大和截止两个状态间转换,并不进入饱和区.好处:(1)根除了TTL晶体管由饱和到截止状态(即由”开”转”关”)转换时所需释放的超量存储电荷的”存储时间”.(2)各点变化幅度小,没有采用SBD钳位而带来的附加寄生电容.缺点:ECL开关速度的提高以牺牲功耗换取,但工艺上可改进,以使延迟时间在亚纳秒数量级的单元电路功耗可降至几毫瓦的使时在纳秒数级单路功耗降几数量级.第1节ECL 电路的工作原理ECL 电路的基本门:或/或非门构成三部分: 电流开关----ECL 的核心,由它来完成或/或非逻辑功能.参考电压源----提供定偏晶体管基极的偏置电压.射极输电路的输极解决输与输电的2Q 射极输出器----电路的输出极. 解决输入与输出电平的匹配问题.43,Q Q一.射极耦合电流开关射极耦合电流开关电路基于差分放大的原因,可以真正防止晶体管进入饱和状态.射极耦合电流开关电路基于差分放大的原因，可以真正防止晶体管进入饱和状态．图中，ＣＣＥ为恒流源元件，它可以是个晶体管或者个高阻可以是一个晶体管或者一个高阻值的电阻．１.实质：一边为固定输入BBV （管基极），另一边为大信号多输入端（的基极）的射极耦合差分电路．2QB A Q Q 11,２．工作原理：设计中要求．工作原理：设计中要求所以电路具有很强的负反馈，这使得ＥＣＬ21,C C E R R R 电路的输入阻抗很高，而且使晶体管能可靠地工作在线性放大区，从而获得稳定的性能．二.射极输出器（也叫射极跟随器）电流开关虽然能完成“或/或非”逻辑功能，但电流开关的输出高，低电平比输入高，低电平约高0.8V ，所以电流开关的输出如果直接作为下一级电路的输入会引起逻辑错误ECL 电路的输入，会引起逻辑错误。
各种电平标准的讨论(TTL,ECL,PECL,LVDS、CMOS、CML, GTL, HSTL, SSTL.......)
各种电平标准的讨论（TTL，ECL，PECL，LVDS、CMOS、CML, GTL,HSTL, SSTL.......）ECL电路是射极耦合逻辑（Emitter Couple Logic）集成电路的简称与TTL电路不同，ECL电路的最大特点是其基本门电路工作在非饱和状态所以，ECL电路的最大优点是具有相当高的速度这种电路的平均延迟时间可达几个毫微秒甚至亚毫微秒数量级,这使得ECL集成电路在高速和超高速数字系统中充当无以匹敌的角色。
ECL电路的逻辑摆幅较小（仅约 0.8V ，而 TTL 的逻辑摆幅约为2.0V ），当电路从一种状态过渡到另一种状态时，对寄生电容的充放电时间将减少，这也是 ECL电路具有高开关速度的重要原因。
但逻辑摆幅小，对抗干扰能力不利。
由于单元门的开关管对是轮流导通的，对整个电路来讲没有“截止”状态，所以单元电路的功耗较大。
从电路的逻辑功能来看， ECL 集成电路具有互补的输出，这意味着同时可以获得两种逻辑电平输出，这将大大简化逻辑系统的设计。
ECL集成电路的开关管对的发射极具有很大的反馈电阻，又是射极跟随器输出，故这种电路具有很高的输入阻抗和低的输出阻抗。
射极跟随器输出同时还具有对逻辑信号的缓冲作用。
在通用的电子器件设备中，TTL和CMOS电路的应用非常广泛。
但是面对现在系统日益复杂，传输的数据量越来越大，实时性要求越来越高，传输距离越来越长的发展趋势，掌握高速数据传输的逻辑电平知识和设计能力就显得更加迫切了。
1. 几种常用高速逻辑电平1.1LVDS电平LVDS（Low Voltage Differential Signal）即低电压差分信号，LVDS 接口又称RS644总线接口，是20世纪90年代才出现的一种数据传输和接口技术。
LVDS的典型工作原理如图1所示。
最基本的LVDS器件就是LVDS驱动器和接收器。
LVDS的驱动器由驱动差分线对的电流源组成，电流通常为3.5 mA。
各种电平标准的讨论(TTL,ECL,PECL,LVDS,CMOS,CML)
ECL电路是射极耦合逻辑（Emitter Couple Logic）集成电路的简称与TTL电路不同，ECL电路的最大特点是其基本门电路工作在非饱和状态所以，ECL电路的最大优点是具有相当高的速度这种电路的平均延迟时间可达几个毫微秒甚至亚毫微秒数量级,这使得ECL集成电路在高速和超高速数字系统中充当无以匹敌的角色。
ECL电路的逻辑摆幅较小（仅约 0.8V ，而 TTL 的逻辑摆幅约为 2.0V ），当电路从一种状态过渡到另一种状态时，对寄生电容的充放电时间将减少，这也是ECL电路具有高开关速度的重要原因。
但逻辑摆幅小，对抗干扰能力不利。
由于单元门的开关管对是轮流导通的，对整个电路来讲没有“截止”状态，所以单元电路的功耗较大。
从电路的逻辑功能来看， ECL 集成电路具有互补的输出，这意味着同时可以获得两种逻辑电平输出，这将大大简化逻辑系统的设计。
ECL集成电路的开关管对的发射极具有很大的反馈电阻，又是射极跟随器输出，故这种电路具有很高的输入阻抗和低的输出阻抗。
射极跟随器输出同时还具有对逻辑信号的缓冲作用。
在通用的电子器件设备中，TTL和CMOS电路的应用非常广泛。
但是面对现在系统日益复杂，传输的数据量越来越大，实时性要求越来越高，传输距离越来越长的发展趋势，掌握高速数据传输的逻辑电平知识和设计能力就显得更加迫切了。
1 几种常用高速逻辑电平1.1LVDS电平LVDS（Low Voltage Differential Signal）即低电压差分信号，LVDS接口又称RS644总线接口，是20世纪90年代才出现的一种数据传输和接口技术。
LVDS的典型工作原理如图1所示。
最基本的LVDS器件就是LVDS驱动器和接收器。
LVDS 的驱动器由驱动差分线对的电流源组成，电流通常为3.5 mA。
LVDS接收器具有很高的输入阻抗，因此驱动器输出的大部分电流都流过100 Ω的匹配电阻，并在接收器的输入端产生大约350 mV的电压。
第5章 发射极耦合逻辑(ECL)电路
三、参考电压源
参考电压源虽不是ECL电路 的主要部分，但却决定着电 路逻辑电平的位置、阈值电 压和抗干扰能力，特别在电 路工作于超高速的情况下， 这些问题尤为突出。
由差放的分析可知，定偏管的基极电位VBB值确定以后，电路 的输入高、低电平值分别为VIH-VBB>4Vt，VIL-VBB<- 4Vt，电 路的输出电平及逻辑电平值也就确定了。如果由于某种原因造成 参考电压值发生变化，那么，虽然有同样的逻辑电平输入，输出 电平却将发生相应的变化。例如当0电平输入时，输入管截止而 定偏管导通。如果因某种原因VBB变低(但高于0电平)，此时流经 定偏管的射极电流将随之变小，使VC2升高，结果造成“或”端 输出的0电平变高，如果所增高的电压值过大，甚至可使下一级 电路出现错误动作。因此，如何从参考电源中取得合适、稳定的 参考电压，对于抗干扰能力较低的ECL电路来说，是一个很路
概述
5.1 ECL门电路的工作原理 5.2 ECL电路的逻辑扩展
作业
5.3 ECL电路的版图设计特点
TTL电路采用多发射极晶体管作为输入级，借助它对 电流的反抽作用，加速晶体管基区和集电区存储电荷的 释放，从而大大提高了电路的开关速度；STTL和 ASTTL电路采用肖特基箝位晶体管和新工艺，抑制了 晶体管的过饱和及寄生电容，使开关速度进一步提高， 但它们仍没能完全摆脱“饱和”这一状态。
电流流通的情况是：当Vi由0变为1时，输入管导通， Q2管截止，电流IE全部流经输入管。当Vi由1变为0时， Q2管导通，输入管截止，电流IE全部流经Q2管。两种 情况下电流IE差别不大，相当于一个恒流源。
此电路的作用相当于一个电流开关，时而把电流拨给 输入管，时而又把电流拨给Q2管。这就是所谓电流型 开关逻辑电路的由来。但它们的输出高、低电平比输入 高、低电平约高0.8V。
ECL电路
什么是ECL？ECL电路是射极耦合逻辑（Emitter Couple Logic）集成电路的简称与TTL电路不同，ECL电路的最大特点是其基本门电路工作在非饱和状态所以，ECL电路的最大优点是具有相当高的速度这种电路的平均延迟时间可达几个毫微秒甚至亚毫微秒数量级这使得ECL集成电路在高速和超高速数字系统中充当无以匹敌的角色ECL的全称是发射极耦合逻辑集成电路（Emitter Coupled Logic IC）。
这是一种使晶体管工作在非饱和状态的电流开关电路，亦称电流型数字电路。
其主要特点是速度极快（延迟时间仅1ns左右），工作频率很高（几百兆赫至1.5GHz），输出能力强、噪声低，可广泛用于数字通信、雷达等领域。
ECL电路的缺点是功耗高、噪声容限低，价格昂贵。
ECL的正电源电压为UCC，负电源电压是UEE。
为提高抗干扰能力，将UCC接地，采用负电源供电。
标准ECL电路的UCC＝0V，UEE＝－5.2V。
ECL电路是射极耦合逻辑（Emitter Couple Logic）集成电路的简称与TTL电路不同，ECL 电路的最大优点是具有相当高的速度，这种电路的平均延迟时间可达几个毫微秒甚至亚毫微秒数量级，这使得ECL集成电路在高速和超高速数字系统中充当无以匹敌的角色。
电路结构及工作原理电路结构及工作原理与其它数字集成电路一样，ECL集成电路的逻辑功能也可以归结为基本门电路的工作过程。
ECL集成电路的基本门为一差分管对，其电路形式如图所示：图中第I部分为基本门电路，完成“或/或非”功能；第II部分为射级跟随器，完成输出及隔离功能；第III部分为基准源电路具有温度补偿功能。
你看出来了吗？ECL集成电路的特点ECL集成电路的特点：在正常工作状态下，ECL电路中的晶体管是工作于线性区或截止区的。
因此，ECL集成电路被称为非饱和型。
ECL电路的逻辑摆幅较小（仅约0.8V，而TTL的逻辑摆幅约为2.0V），当电路从一种状态过渡到另一种状态时，对寄生电容的充放电时间将减少，这也是ECL电路具有高开关速度的重要原因。
第五章 ECL电路
ECL核心部分：Q1A,Q1B,Q2,RC1,RC2,RE组成的射极耦合 电流开关： 1）仅对信号起传递作用，由于RE很大，所以负反馈很强， 使输入阻抗很高，且使晶体管稳定的工作在放大区。 2）使用负电源VEE＝-5.2V，VCC＝0V，电路速度快， 交流性能好，且以地做参考电平较稳定 3）工作过程：。。。
第五章 发射极耦合逻辑（ECL）电路
ECL电路工作时晶体管工作在放大区或截止区，不进 入饱和区，也没有STTL电路因采用SBD箝位晶体管带来 的附加电容，因而ECL电路速度很高。
但其速度的提高是以牺牲功耗换取的。 ECL空载每门平均功耗25mW左右 TTL约10mW
5.1.1 ECL电路的工作原理
N1 N2
为什么O1,O2点与，而N1,N2线或？ O1,O2有一点为0，O输出0 N1,N2线或（N=N1+N2）原因： N1,N2有一点为1，N输出1
下级ECL输入端
5.3 ECL电路的版图设计特点
1.划分隔离区 2.元器件的设计 3.布局布线
定偏管：Q2 Q5,D1,D2,R1,R2构成参考电压源 Q3,Q4为射极开路的射极输出器： 作用：（1）保持输出相位不变，逻辑关系不变
（2）进行电平移位 ECL电路的输出高/低电平比输入高/低电平高约0.8V
Vi
Байду номын сангаас
低 -1.75V
高 -0.924V
Vo
-0.98V
0V
ECL电路的电平移位示意图：
－0.98V或0V
－0.98-0.8＝－1.78V 0－0.8＝－0.8V
5.1.2 ECL电路分析
ECL电路具有很强的逻辑灵活性，通过增加射 极跟随器，可以使ECL电路具有多个“或/或非” 输出 :
第五章 发射极耦合逻辑(ECL)电路
VOH Vbe 4
VOL I E1 RC1 Vbe3
实际要求 电路设计要求
ECL电路的逻辑摆幅
同一块电路的“或”和“或非”两个输 出端的输出高电平及低电平数值对应相 等
前级门的输出高电平 加到后级门的A输入端
VOH Vbe
与TTL电路相比，ECL电路具有很大的逻 辑灵活性。 ECL电路的基本门同时具有或／或非输出， 使ECL门电路的逻辑功能较强，而且通过增 加输出射极跟随器，可以使ECL电路同时具 有几个“或”和“或非”端输出。 把两个ECL基本门的定偏管内部集电极“点 与”，而把“或非”端输出射随器的发射 极“线或”，可得或与非/或与门电路。
结论：
当输入端A或B有一个是高电平时， 则相应的输入管导通，定偏晶体管截 止
输出高电平
输出低电平
VOL VC1 I C1 RC1
VOH VC 2 0
射极耦合电流开关工作原理
假定：
A端和B端都为输入低电平VOL（VOL<VBB ） 输入管截止，定偏管导通 输出低电平 输出高电平
结论：
输入管集电极电位比基极 低，输入管饱和，使电路 失去了高速的优点
I E1 RC1
实用的电流开关必须加射 极跟随器，以解决前后级 互相耦合的问题
加上射极跟随器后，“或非”和“或”输 出端分别为Q3、Q4管的发射极，此时输 出高、低电平都位移了一个be结压降Vbe
或非端：
VOH Vbe3
或端：
电流开关 参考电压源 射极输出器
一、射极耦合电流开关
实质：
一边为固定输入Vbb
另一边为大信号多输入端的射 极耦合差分级
第5章 发射极耦合逻辑(ECL)电路
时流经Q2的射极电流IE2将随之变小，使VC2升高， 结果造成“或”端输出的低电平变高，如果增加 值过大，就会使下一级电流出现错误动作。因此 ，如何从参考电压源中取得合适、稳定的参考电 压，对于抗干扰能力较低的ECL电路是一个很重 要的问题。 ECL电路所取的参考电压与逻辑电平具有如 图5.2所示的关系： 输出高电平： VOH=-VBE 输出低电平： VOL=-2VBE 逻 辑 摆幅： VL=VOH-VOL=VBE 固定参考电压 VBB=VOH-VBE/2=-3VBE/2
CH5 发射极耦合逻辑(ECL)电路 21
值要求较高，因而采用胖型结构，且排列去向一 致，以减小光刻套刻误差，提高其比值和精度。 (2)R1,R2,R3,R4 这些电阻的阻值都较大，所以采用瘦型结构， 其中R1,R2 的比值会影响参考电压的大小，故将其 设计成宽度相同、排列反向相同的长条型结构。 (3)RB 阻值较大，但对精度要求不高，故采用基区 沟道电阻形式。考虑到基区宽度较窄和工艺上的 分散性，在电路工作时可能会出现基区夹断现象 ，使其阻值发生明显变化，所以通常制作基区沟 道电阻时增加一次硼扩散，以防止沟道夹断，如 图5.6所示。
CH5 发射极耦合逻辑(ECL)电路 4
Vcc1 Rc1 220Ω Rc2 245Ω R1 907Ω
Vcc2
Q4
IR1
Q3
A
Q1A
B
Q1B
Q2
VBB
Q5
VE
IR3
R3 6.1KΩ
R2 D1
VNOR=A+B VOR=A+B
Rp 50KΩ
IE Rp 50KΩ RE 779Ω
D2
电流开关
-VEE
lvpecl原理
LVPECL（Low V oltage Positive Emitter Coupled Logic）是一种低压正射极耦合逻辑，它源自发射极耦合逻辑（ECL）。
LVPECL采用正电源，输入是具有高输入阻抗的电流开关差分对，输出由差分对放大器组成，驱动一对射极跟随器。
LVPECL信号是一种差分信号，由一个正极性的发射器和一个负极性的接收器组成。
发射器将输入信号转换为差分信号，并通过差分线路传输到接收器。
LVPECL信号的工作原理是基于发射器和接收器之间的差分电压。
发射器将输入信号转换为差分电压信号，并通过差分线路传输到接收器。
接收器通过比较差分电压的大小来恢复原始信号。
由于LVPECL信号采用了差分传输机制，其抗干扰能力较强，可以在高噪声环境下稳定传输数据。
LVPECL的优点包括高速性能和能够实现很高的数据传输速率，这得益于其差分传输机制可以有效抵消噪声和串扰。
缺点是功耗相对较高，有时需要提供单独的终接电压轨技术能实现超过10Gbps的高数据率。
以上信息仅供参考，如需了解更多信息，建议查阅与LVPECL相关的专业文献或咨询专业人士。
mecl电平
"MECL"这个术语通常指的是"Emitter-Coupled Logic"（发射极耦合逻辑），这是一种用于数字集成电路的逻辑族，特别是在高速、低功耗应用中。
MECL系统以其快速的切换速度和稳定的性能而著称，常被应用于高性能计算机、通信设备和其他需要快速数字处理的技术中。
MECL电平在讨论"MECL电平"时，我们通常关注的是该逻辑系列中逻辑"1"和逻辑"0"所对应的电压水平。
MECL电路使用负电源电压，这意味着它的电压水平与传统的TTL（晶体管-晶体管逻辑）或CMOS（互补金属氧化物半导体）电路有所不同。
MECL电路的特点是它们的电压水平较低，通常在负电压范围内操作。
例如，在某些MECL标准中，逻辑"0"可能被定义为-1.8伏特左右，而逻辑"1"可能是-0.9伏特左右。
这些具体电平会根据不同的MECL版本（如MECL 10K、MECL 100K等）而有所变化。
MECL的优点1.高速性：MECL电路可以实现非常高的切换速度，这使得它们适用于高速数据传输和处理应用。
2.低功耗：相对于其他高速逻辑族，MECL在保持高速操作的同时，还能维持较低的功耗水平。
3.稳定性：MECL电路的设计减少了电压摆动，提供了良好的噪声容限和稳定的逻辑电平。
应用领域由于其高速和低功耗的特性，MECL被广泛应用于：•高速数据通信•计算机系统•军事和航空航天领域的电子设备•任何需要快速且可靠的数字逻辑处理的场合结论MECL电平是指在发射极耦合逻辑（MECL）系统中使用的特定电压水平，这些电平代表逻辑状态。
MECL因其高速和低功耗特性而在高性能电子系统中得到广泛应用。
理解MECL电平对于设计和维护这些高速电子系统至关重要。
发射极耦合逻辑集成电路(Emitter Coupled Logic IC)
ECL电路:ECL的全称是发射极耦合逻辑集成电路（Emitter Coupled Logic IC）。
这是一种使晶体管工作在非饱和状态的电流开关电路，亦称电流型数字电路。
其主要特点是速度极快（延迟时间仅1ns左右），工作频率很高（几百兆赫至1.5GHz），输出能力强、噪声低，可广泛用于数字通信、雷达等领域。
ECL电路的缺点是功耗高、噪声容限低，价格昂贵。
ECL的正电源电压为UCC，负电源电压是UEE。
为提高抗干扰能力，将UCC接地，采用负电源供电。
标准ECL电路的UCC＝0V，UEE＝－5.2V。
ECL电路是射极耦合逻辑（Emitter Couple Logic）集成电路的简称与TTL电路不同，ECL电路的最大优点是具有相当高的速度，这种电路的平均延迟时间可达几个毫微秒甚至亚毫微秒数量级，这使得ECL集成电路在高速和超高速数字系统中充当无以匹敌的角色。
电路结构及工作原理：电路结构及工作原理与其它数字集成电路一样，ECL集成电路的逻辑功能也可以归结为基本门电路的工作过程。
ECL 集成电路的基本门为一差分管对，其电路形式如图所示：图中第I部分为基本门电路，完成“或/或非”功能；第II部分为射级跟随器，完成输出及隔离功能；第III部分为基准源电路具有温度补偿功能。
ECL集成电路的特点：在正常工作状态下，ECL电路中的晶体管是工作于线性区或截止区的。
因此，ECL 集成电路被称为非饱和型。
ECL电路的逻辑摆幅较小（仅约0.8V，而TTL的逻辑摆幅约为2.0V），当电路从一种状态过渡到另一种状态时，对寄生电容的充放电时间将减少，这也是ECL电路具有高开关速度的重要原因。
但逻辑摆幅小，对抗干扰能力不利。
由于单元门的开关管对是轮流导通的，对整个电路来讲没有“截止”状态，所以单元电路的功耗较大。
从电路的逻辑功能来看，ECL集成电路具有互补的输出，这意味着同时可以获得两种逻辑电平输出，这将大大简化逻辑系统的设计。
LVPECL详细讲解
LVPECL详细讲解LVPECL即Low Voltage Positive Emitter-Couple Logic，也就是低压正发射极耦合逻辑，使用或电源，LVPECL是由PECL演变而来的，PECL即Positive Emitter-Couple Logic，也就是正发射极耦合逻辑的意思，使用电源，而PECL是由ECL演变而来的，ECL即Emitter-Couple Logic，也就是发射极耦合逻辑，ECL有两个供电电压VCC和VEE。
当VEE接地时，VCC接正电压时，这时的逻辑称为PECL；当当VCC接地时，VEE接负电压时，这时的逻辑成为NEC L，VEE一般接电源；一般狭义的ECL就是指NECL。
ECL分类：ECL/PECL/LVPECL逻辑的优点：1. 输出阻抗低(6~8ohm)，输出阻抗高(可以看作无穷大)，所以驱动能力特别强，它可以驱动50~130ohm特征阻抗的传输线而交流特性并没有明显的改变。
由于驱动能力强，所以支持更远距离的传输，所以背板走线或长线缆传输根本上都使用ECL逻辑。
2. ECL器件对电压和温度的变化不如TTL和CMOS器件敏感，ECL时钟驱动器产生的各路时钟的并发性更好，skew更小。
3. 相对于同为差分信号的LVDS，ECL支持的速率更高，受工艺的限制，LVDS的逻辑很少有高于的应用，而ECL可以应用高于10GHz的场合，可以说，高于5GHz的场合，根本上是ECL 和CML的天下。
在所有的数字电路中，ECL的工作速度最高，其延时小于1ns，在中小规模集成电路，高速，超高速数字系统和设备中应用。
4. 对传输线阻抗的适应范围更宽。
LVDS属于电流型驱动，其终端的100ohm匹配电阻兼有产生电压的功能。
因此，为了不改变信号的摆幅，终端电阻的阻值必须取100ohm，为了保证较好的信号完整性，LVDS的传输线阻抗也必须精确控制在50ohm，否那么容易产生反射等SI问题。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
E/E MOS 反相器的特点：
• 单一电源，结构简单。 • TL始终饱和，速度慢，功耗大。 • 高电平不为VDD，有所损失。 • 输出高低电平，取决于两管跨导之比。负载管跨导小， 电阻大，影响工作速度。 CMOS 反相器与之相比，更有优越性。
TL是负载管，栅极接漏极，同 为VDD，该管恒导通，且处于 饱和区，因为： VGS — VGS（th）〈 VDS
当输入VI 为低电平时，因小 于开启电压，T0不导通，则 V0 = VDD — VGS（th） 高 当输入VI为高电平时，T0 也导通，输出与两管跨导比有关： gmL V0= ———（VDD —VGS（th） ） 2 gmo =0 因为 gmo gmL
四、 MOS逻辑门 MOS型电路是另一种常用电路，MOS意为金属—氧 化物半导体（Metal-Oxide Semiconductor） （一）、MOS晶体管 晶体三极管有： E发射极 B基极 C集电极 机理是：基极电流IB 控制集电极电流IC。 结构有： NPN PNP
MOS三极管有： S源极 G栅极 D漏极 机理是： 栅极电压VG控制漏极电流ID 结构有： N沟道 P沟道
5、直流导通电阻RON 直流导通电阻是指MOS管导通时，漏源电压和漏源 电流的比值： RON= VDS / IDS （二）、MOS 反相器 MOS反相器有四种形式，我们只简单讲一下E/E型， 在下一节重点讲CMOS反相器。 E/E MOS 反相器有两个增强型MOS 管组成，一个作 为输入管，一个作为负载管，两个管子的特性（如跨导） 完全不同。 由N沟道管构成的反相器叫NMOS反相器。 见图：
MOS管的标准符号
和简化符号都要会。
MOS管除分N沟道、P沟道外，还分增强型和耗尽型。 增型栅压为0无沟道，耗尽型栅压为0也有沟道。 1、MOS管的基本结构 以N沟道增强型为例 源、漏极结构对称，可以互换使用
P衬
P型衬底，N型沟道
2、 N沟道增强型MOS管的工作特点为： • 栅极电压VGS小于开启电压VGS（th）时，无沟道形 成，漏极电流ID为0。VDS爱多大多大！（截止区） • 栅极电压VGS大于等于开启电压VGS（th）时，沟道形 成，有ID形成，分两种情况： a、VDS较大，大于 VGS — VGS（th），ID随VGS的 增加而增加。VDS 已使 ID 饱和，没什么影响了。 （饱和区） b、VDS较小，小于VGS — VGS（th），ID随VGS的 增加也增加，但与VDS的大小密切相关。 或者 也可以这样说：对某一VGS，ID随VDS线性增加， 且VGS越大，斜率越大，等效电阻越小。 （非饱和区 or 可调电阻区）
用输出特性曲线说明三个区的情况：
3、转移特性和跨导gm
VGS 和 IDS的关系 通常用跨导表示： I DS gm= ———— VGS VDS=常数 它代表VGS对 IDS的 控制能力。gm与沟道宽 度和长度有关。 沟道宽 度越宽、长度越短，g m 越大，控制能力越强。
4、MOS 管的输入电阻和输入电容 MOS管的输入阻抗指栅极到源极（或漏极）的电阻， 由于有SiO2绝缘层的阻隔，电阻极大，通常在1012欧姆以 上。作为静态负载对前级几乎没有什么影响。 MOS管的栅极、源极之间有很小的寄生电容，称为 输入电容，虽然很小（几P或更小），但由于输入阻抗 极高，漏电流很小，所以可用来暂时存储信息（如动态 RAM）。 另外，由于输入阻抗极高，很少的电量便可能感应 出很强的电场，造成氧化层击穿，所以没有良好保护的 MOS器件比较容易因静电而损坏。
三、 发射极耦合逻辑（ECL）门 了解基本原理 主要特点： • ECL 门的优点是速度快，因为它不用饱和态。 另一优点是工作电流平稳，没有动态尖峰。 • ECL 门的缺点是高、低电平太接近（约0.8V） 抗干扰能力差。另一个缺点是功耗较大。
附：集成注入逻辑（I2L）
也叫合并型晶体管逻辑（MTL），其优 点是以恒流源供电的非门为基本单元，电路 结构简单，集成度高、功耗较低，延迟小， 速度快。 缺点是高低电平摆幅较小，约0.6V，抗 干扰能力差。