西安电子科技大学微机原理第7章
合集下载
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
22
2015-7-23
2．I/O端口与内存单元独立编址
00000H 0000H 存储器 FFFFH FFFFFH
图7-4 I/O端口与内存单元独立编址
2015-7-23 23
I/O
独立编址方式特点
存储器地址空间不受I/O端口地址空间的影响，专 用的输入/输出指令与访问存储器指令有明显区别， 便于理解和检查 专用I/O指令增加了指令系统复杂性 I/O指令类型少，程序设计灵活性较差 要求CPU提供专门的控制信号以区分对存储器和 I/O端口的操作，增加了控制逻辑的复杂性
io端口与内存单元统一编址和io端口与内存单元独立编址2120176241io端口与内存单元统一编址图73io端口与内存单元统一编址222017624统一编址方式特点?cpu对ioห้องสมุดไป่ตู้口的输入输出操作如同对存储单元的读写操作一样无需专门的io指令简化了指令系统的设计?对存储器的各种寻址方式也同样适用于对io端口的访问给使用者提供了很大的方便?不足之处在于io端口地址占用了一部分存储器空间?访问指令长度一般比专用的io指令长从而取指周期较长又多占了指令字节2320176242io端口与内存单元独立编址图74io端口与内存单元独立编址242017624独立编址方式特点?存储器地址空间不受io端口地址空间的影响专用的输入输出指令与访问存储器指令有明显区别便于理解和检查?专用io指令增加了指令系统复杂性?io指令类型少程序设计灵活性较差?要求cpu提供专门的控制信号以区分对存储器和io端口的操作增加了控制逻辑的复杂性25201762480868088的独立编址方式2620176243io端口的地址译码?pc系统常用的io接口电路一般都被设计成通用的io接口芯片一个接口芯片内部可以有若干可寻址的端口?所有接口芯片都有片选信号线和用于片内端口寻址的地址线2720176248位接口与16位数据总线d0d7的连接方法图758位接口与16位数据总线d0d7的连接方法2820176248位接口与16位数据总线的连接方法图768位接口与16位数据总线的连接方法292017624举例例41在8086cpu工作在最小方式组成的系统中扩充设计一个数据输入输出端口分配输出端口地址为8620h输入端口的地址为8621h
2015-7-23
8
2. 状态信息
状态信息作为CPU与外设之间交换数据时 的联络信息，反映了当前外设所处的工作 状态，是外设通过接口送往CPU的 状态信息能够保障CPU与外设正确地进行 数据交换
2015-7-23
9
3．控制信息
控制信息是CPU通过接口传送给外设的， CPU通过发送控制信息设置外设（包括接 口）的工作模式、控制外设的工作
（1）8086系统总线以及与输入/输 出设备的连接图
+5V 74LS244 D15 ~D8
A15 A14 A13 A12 A11 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 BHE RD M/ IO
10K ×8 K0
Q0
D0 D7 1G 2G K7
IOW
~
Q7
IOR
D0 ~ D7
2015-7-23 27
8位接口与16位数据总线的连接方法
2# D15～ D8 8 8286 D0 D7 T OE 1 D7～ D0 8
#
A 8 D0 D7 A 接 口 电 路
8286 D0 D7 T OE
1 IORC BHE 1 A9 ～ A0
RD ≥1 ≥1
地址 译码器 A0 A1
CS A0 A1
38
2015-7-23
（3）存储器读/写和I/O读/写需要的信号线 ALE，输出的“地址锁存”控制信号 I/OCHRDY，外部输入信号。它向CPU提 供是否“准备好”信息。实现CPU操作与 低速外设操作在时间上的同步
2015-7-23
39
（4）中断请求信号线
IRQ2～IRQ7，2～7级的中断请求信号输入 端 允许有6个外部的中断信号源 这6级中，级2优先级最高，级7优先级最低 级0和级1被主机板上定时中断和键盘中断 占用
2015-7-23
40
（5）DMA操作请求和响应信号线
DRQ1～DRQ3，方向为输入，高电平信号有效。 3 个通道的DMA传送请求信号端。DRQ1的级别最 高，DRQ3的级别最低。DRQ0在主机板内部，用 于控制动态存储器的刷新 DACK ～ DACK ，方向为输出，低电平有效。是 CPU对DMA请求的回答（允许）信号，它们分别 对应DRQ0、DRQ1～DRQ3 T/C，方向为输出，来自于DMA控制器，当某个 通道计数到终值（0）时，该端输出高电平信号
2015-7-23
34
1）地址总线
A0～A19，方向为输出，是系统存储器和I/O 端口公用的地址总线 存储器地址选择时，20位地址总线全部采 用 I/O端口地址译码只用其中的A0～A9共10条 线
2015-7-23
35
2）数据总线
D0～D7，数据总线，双向
2015-7-23
36
3）控制总线 （1）扩充板上存储器操作需要的控制信号线
19
2015-7-23
7.1.4 I/O端口的编址
I/O端口实际上指那些在接口电路中完成信息的传 送，并可由编程人员寻址进行读/写的寄存器。若 干个口加上相应的控制电路而构成接口 一个接口往往含有几个端口 CPU可通过输入/输出指令向这些端口取或存信息 PC系统中I/O端口编址方式有两种：I/O端口与内 存单元统一编址和 I/O端口与内存单元独立编址
MEMR ，方向为输出，存储器读控制信号，
低电平有效 MEMW，方向为输出，存储器写控制信号， 低电平有效
2015-7-23
37
（2）I/O读/写操作需要的控制信号线
IOR ，方向为输出，I/O端口读操作控制信号，低
电平有效 IOW ，方向为输出，I/O端口写操作控制信号，低 电平有效 AEN，方向为输出，控制信号。在DMA操作时为 高；执行IN和OUT I / OCHCK ，外部输入信号，低电平有效。在扩充 板上的存储器或I/O端口上。如果校验有错产生低 电平加入，将引起NMI中断
2015-7-23
10
7.1.3 I/O接口的功能和基本结构 1.接口的功能
实现主机和外设的通信联络控制 进行地址译码和设备选择 实现数据缓冲 数据格式的变换 传递控制命令和状态信息
2015-7-23
11
2.接口的基本结构
DB AB CB 控制端口 数据端口 I/O 译码 状态端口 接口
（6）按应用来分类
运行辅助接口。该接口是计算机日常工作所必需 的接口器件，包括：数据总线、地址总线和控制 总线的驱动器和接收器、时钟电路、磁盘接口和 磁带接口。 用户交互接口。这类接口包括：计算机终端接口、 键盘接口、图形显示器接口及语音识别与合成接 口等。 传感接口。如温度传感接口、压力传感接口和流 量传感接口等。 控制接口。这类接口用于计算机控制系统。
2015-7-23
4
主机与外设的连接
数据 CPU 控制信号 状态信号 接口 数据 控制信号 状态信号 外设
图7-1 主机与外设的连接
2015-7-23
5
I/O接口的作用
外部设备不能直接和CPU数据总线相连， 要借助于接口电路使外设与总线隔离，起 缓冲、暂存数据的作用，并协调主机和外 设间数据传送速度不配的矛盾； 接口电路为主机提供有关外设的工作状态 信息及传送主机送给外设的控制命令； 借助于接口电路对信息的传输形式进行变 换。
2015-7-23
29
分析
解：由于为8086系统为16位数据线，且端口地 址8620H为偶地址，使用低8位数据线D7～ D0，且在I/O端口地址译码中，A0=0要参加译 码。8621H为奇地址，使用高8位数据线 D15～D8，且在I/O端口地址译码中，BHE =0 要参加译码。
2015-7-23
30
CPU
图7-2 一个典型的I/O接口
12
2015-7-23
注意
输入/输出操作所用到的地址总是对端口而 言，而不是对接口而言的 接口和端口是两个不同的概念，若干个端 口加上相应的控制电路才构成接口
2015-7-23
13
3.接口的类型 （1）按数据传送方式分类
并行接口。外设和I/O接口间的传送宽度是 一个字节（或字）的所有位，具有一次传 输信息量大，数据线数目隧传送数据宽度 增加而增加的特点； 串行接口。外设和I/O接口间的传送数据是 一位一位串行传输的，具有一次传输信息 量小，数据线只需一条的特点。
图 7-6 8位接口与16位数据总线的连接方法
2015-7-23
28
举例
【例4-1】 在8086 CPU工作在最小方式组成的系统中，扩充 设计一个数据输入/输出端口，分配输出端口地址为8620H， 输入端口的地址为8621H。输入端口芯片用缓冲器 74LS244，输入设备为8个乒乓开关。输出端口芯片用锁 存器74LS373，输出设备为8个发光二极管。 （1）画出此输入/输出端口与8086系统总线以及与输入/输出 设备的连接图。 （2）编写程序检测K0～K7开关。若K0～K7断开，发光二 极管不发光；若K0～K7闭合，发光二极管发光。
2015-7-23
33
1.IBM PC/XT机的系统总线
IMB PC/XT系统总线的微处理器是8088 CPU，总线的地址为20位，数据线为8位， 称其为8位总线 80286 CPU组成的IBM PC/AT系统级总线 称为ISA（Industry Standard Architecture） 总线，又称PC/AT总线
2015-7-23
24
8086/8088的独立编址方式
AB DB
M/IO RD WR 8086 最小方式 系统总线
1 1 1 1
IOR IOW
20 16
MEMR
端口 存 储 端口
MEMW
器 I/O 接口
2015-7-23
25
3．I/O端口的地址译码
PC系统常用的I/O接口电路一般都被设计成 通用的I/O接口芯片，一个接口芯片内部可 以有若干可寻址的端口 所有接口芯片都有片选信号线和用于片内 端口寻址的地址线
2015-7-23
16
（4）按通用性分类
有通用接口。可供多种外设使用的标准接 口，通用性强 专用接口。是为某类外设或某种用途专门 设计的
2015-7-23
17
（5）按输入输出的信号分类
数字接口。输入输出全为数字信号 模拟接口。模数转换器和数模转换器属于 模拟接口
2015-7-23
18
第7章 输入/输出系统
2015-7-23
1
第7章 输入/输出系统
7.1 I/O接口技术概述 7.2 CPU与外设之间数据传送的方式 7.3 中断系统 7.4 8086/8088中断系统 7.5 可编程中断控制器Intel8259A 7.6 DMA传送和DMA控制器8237
2
2015-7-23
2015-7-23
20
1．I/O端口与内存单元统一编址
0000H 存储器 XXXXH (XXXX+1)H FFFFH
图7-3 I/O端口与内存单元统一编址
2015-7-23 21
I/O ???ú I/O端口
整个 地址 空间
统一编址方式特点
CPU对I/O端口的输入/输出操作如同对存储单元 的读/写操作一样无需专门的I/O指令，简化了指令 系统的设计 对存储器的各种寻址方式也同样适用于对I/O端口 的访问，给使用者提供了很大的方便 不足之处在于I/O端口地址占用了一部分存储器空 间 访问指令长度一般比专用的I/O指令长，从而取指 周期较长，又多占了指令字节
7.1 I/O接口技术概述
主机与外界交换信息称为输入/输出（I/O） 主机与外界的信息交换是通过输入/输出设 备进行的
2015-7-23
3
7.1.1 I/O接口
对于主机，I/O接口提供了外部设备的工作 状态及数据 对于外部设备，I/O接口记忆了主机送给外 设的一切命令和数据 使主机与外设之间协调一致地工作
2015-7-23 6
7.1.2 CPU与外设交换的信息
PC机与I/O设备之间交换的信息可分为数据 信息、状态信息和控制信息三类 在接口中，这三种信息是在不同的寄存器 中分别存放的
2015-7-23
7
1．数据信息
数据信息可以通过输入设备送到计算机的 输入数据，也可以是经过计算机运算处理 和加工后，送到输出设备的结果数据 传送可以是并行的，也可以是串行的
14
2015-7-23
（2）按主机访问I/O设备的控制方 式分类
分为程序查询式接口、程序中断接口和 DMA接口等
2015-7-23
15
（3）按功能选择的灵活性分类
可编程接口。功能及操作方式是由程序来 改变或选择的 不可编程接口。不可编程接口则不能由编 程来改变其功能，只能用硬连线逻辑来实 现不同的功能
2015-7-23
26
8位接口与16位数据总线D0～D7的连接方法
IORC IOWC 系统低 8 位 数据线 D0 ～D7 地址 译码器 8 D7 A 0～A 9 A0 A1 A2 A0 A1 & 1 CS RD WR D0 接 口 电 路
图 7-5 8位接口与16位数据总线D0～D7的连接方法
~
74LS373 D0 Q0 Q1
~
D7 CP
~
Q7
31
2015-7-23
WR A0
程序段
MOV DX，8621H IN AL，DX NOT AL DEC DX OUT DX，AL ……
2015-7-23
32
8.1.5 I/O端口读/写技术
IBM PC/XT I/O地址线有16条，对应的I/O端口地址空间为 64KB IBM公司当初设计PC机主板及规划接口卡时，其端口地址 译码采用的是部分译码方式，即只考虑了低10位地址线 A0～A9 其I/O端口地址范围是0000H～03FFH，总共只有1024个 端口 前512个端口（A9=0）分配给了系统板 后512个端口（A9=1）分配给了扩展槽上的常规I/O设备， 即0200H～03FFH地址范围作为扩展插槽用的端口地址， 用户接口一般在此范围进行地址译码
2015-7-23
2．I/O端口与内存单元独立编址
00000H 0000H 存储器 FFFFH FFFFFH
图7-4 I/O端口与内存单元独立编址
2015-7-23 23
I/O
独立编址方式特点
存储器地址空间不受I/O端口地址空间的影响，专 用的输入/输出指令与访问存储器指令有明显区别， 便于理解和检查 专用I/O指令增加了指令系统复杂性 I/O指令类型少，程序设计灵活性较差 要求CPU提供专门的控制信号以区分对存储器和 I/O端口的操作，增加了控制逻辑的复杂性
io端口与内存单元统一编址和io端口与内存单元独立编址2120176241io端口与内存单元统一编址图73io端口与内存单元统一编址222017624统一编址方式特点?cpu对ioห้องสมุดไป่ตู้口的输入输出操作如同对存储单元的读写操作一样无需专门的io指令简化了指令系统的设计?对存储器的各种寻址方式也同样适用于对io端口的访问给使用者提供了很大的方便?不足之处在于io端口地址占用了一部分存储器空间?访问指令长度一般比专用的io指令长从而取指周期较长又多占了指令字节2320176242io端口与内存单元独立编址图74io端口与内存单元独立编址242017624独立编址方式特点?存储器地址空间不受io端口地址空间的影响专用的输入输出指令与访问存储器指令有明显区别便于理解和检查?专用io指令增加了指令系统复杂性?io指令类型少程序设计灵活性较差?要求cpu提供专门的控制信号以区分对存储器和io端口的操作增加了控制逻辑的复杂性25201762480868088的独立编址方式2620176243io端口的地址译码?pc系统常用的io接口电路一般都被设计成通用的io接口芯片一个接口芯片内部可以有若干可寻址的端口?所有接口芯片都有片选信号线和用于片内端口寻址的地址线2720176248位接口与16位数据总线d0d7的连接方法图758位接口与16位数据总线d0d7的连接方法2820176248位接口与16位数据总线的连接方法图768位接口与16位数据总线的连接方法292017624举例例41在8086cpu工作在最小方式组成的系统中扩充设计一个数据输入输出端口分配输出端口地址为8620h输入端口的地址为8621h
2015-7-23
8
2. 状态信息
状态信息作为CPU与外设之间交换数据时 的联络信息，反映了当前外设所处的工作 状态，是外设通过接口送往CPU的 状态信息能够保障CPU与外设正确地进行 数据交换
2015-7-23
9
3．控制信息
控制信息是CPU通过接口传送给外设的， CPU通过发送控制信息设置外设（包括接 口）的工作模式、控制外设的工作
（1）8086系统总线以及与输入/输 出设备的连接图
+5V 74LS244 D15 ~D8
A15 A14 A13 A12 A11 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 BHE RD M/ IO
10K ×8 K0
Q0
D0 D7 1G 2G K7
IOW
~
Q7
IOR
D0 ~ D7
2015-7-23 27
8位接口与16位数据总线的连接方法
2# D15～ D8 8 8286 D0 D7 T OE 1 D7～ D0 8
#
A 8 D0 D7 A 接 口 电 路
8286 D0 D7 T OE
1 IORC BHE 1 A9 ～ A0
RD ≥1 ≥1
地址 译码器 A0 A1
CS A0 A1
38
2015-7-23
（3）存储器读/写和I/O读/写需要的信号线 ALE，输出的“地址锁存”控制信号 I/OCHRDY，外部输入信号。它向CPU提 供是否“准备好”信息。实现CPU操作与 低速外设操作在时间上的同步
2015-7-23
39
（4）中断请求信号线
IRQ2～IRQ7，2～7级的中断请求信号输入 端 允许有6个外部的中断信号源 这6级中，级2优先级最高，级7优先级最低 级0和级1被主机板上定时中断和键盘中断 占用
2015-7-23
40
（5）DMA操作请求和响应信号线
DRQ1～DRQ3，方向为输入，高电平信号有效。 3 个通道的DMA传送请求信号端。DRQ1的级别最 高，DRQ3的级别最低。DRQ0在主机板内部，用 于控制动态存储器的刷新 DACK ～ DACK ，方向为输出，低电平有效。是 CPU对DMA请求的回答（允许）信号，它们分别 对应DRQ0、DRQ1～DRQ3 T/C，方向为输出，来自于DMA控制器，当某个 通道计数到终值（0）时，该端输出高电平信号
2015-7-23
34
1）地址总线
A0～A19，方向为输出，是系统存储器和I/O 端口公用的地址总线 存储器地址选择时，20位地址总线全部采 用 I/O端口地址译码只用其中的A0～A9共10条 线
2015-7-23
35
2）数据总线
D0～D7，数据总线，双向
2015-7-23
36
3）控制总线 （1）扩充板上存储器操作需要的控制信号线
19
2015-7-23
7.1.4 I/O端口的编址
I/O端口实际上指那些在接口电路中完成信息的传 送，并可由编程人员寻址进行读/写的寄存器。若 干个口加上相应的控制电路而构成接口 一个接口往往含有几个端口 CPU可通过输入/输出指令向这些端口取或存信息 PC系统中I/O端口编址方式有两种：I/O端口与内 存单元统一编址和 I/O端口与内存单元独立编址
MEMR ，方向为输出，存储器读控制信号，
低电平有效 MEMW，方向为输出，存储器写控制信号， 低电平有效
2015-7-23
37
（2）I/O读/写操作需要的控制信号线
IOR ，方向为输出，I/O端口读操作控制信号，低
电平有效 IOW ，方向为输出，I/O端口写操作控制信号，低 电平有效 AEN，方向为输出，控制信号。在DMA操作时为 高；执行IN和OUT I / OCHCK ，外部输入信号，低电平有效。在扩充 板上的存储器或I/O端口上。如果校验有错产生低 电平加入，将引起NMI中断
2015-7-23
10
7.1.3 I/O接口的功能和基本结构 1.接口的功能
实现主机和外设的通信联络控制 进行地址译码和设备选择 实现数据缓冲 数据格式的变换 传递控制命令和状态信息
2015-7-23
11
2.接口的基本结构
DB AB CB 控制端口 数据端口 I/O 译码 状态端口 接口
（6）按应用来分类
运行辅助接口。该接口是计算机日常工作所必需 的接口器件，包括：数据总线、地址总线和控制 总线的驱动器和接收器、时钟电路、磁盘接口和 磁带接口。 用户交互接口。这类接口包括：计算机终端接口、 键盘接口、图形显示器接口及语音识别与合成接 口等。 传感接口。如温度传感接口、压力传感接口和流 量传感接口等。 控制接口。这类接口用于计算机控制系统。
2015-7-23
4
主机与外设的连接
数据 CPU 控制信号 状态信号 接口 数据 控制信号 状态信号 外设
图7-1 主机与外设的连接
2015-7-23
5
I/O接口的作用
外部设备不能直接和CPU数据总线相连， 要借助于接口电路使外设与总线隔离，起 缓冲、暂存数据的作用，并协调主机和外 设间数据传送速度不配的矛盾； 接口电路为主机提供有关外设的工作状态 信息及传送主机送给外设的控制命令； 借助于接口电路对信息的传输形式进行变 换。
2015-7-23
29
分析
解：由于为8086系统为16位数据线，且端口地 址8620H为偶地址，使用低8位数据线D7～ D0，且在I/O端口地址译码中，A0=0要参加译 码。8621H为奇地址，使用高8位数据线 D15～D8，且在I/O端口地址译码中，BHE =0 要参加译码。
2015-7-23
30
CPU
图7-2 一个典型的I/O接口
12
2015-7-23
注意
输入/输出操作所用到的地址总是对端口而 言，而不是对接口而言的 接口和端口是两个不同的概念，若干个端 口加上相应的控制电路才构成接口
2015-7-23
13
3.接口的类型 （1）按数据传送方式分类
并行接口。外设和I/O接口间的传送宽度是 一个字节（或字）的所有位，具有一次传 输信息量大，数据线数目隧传送数据宽度 增加而增加的特点； 串行接口。外设和I/O接口间的传送数据是 一位一位串行传输的，具有一次传输信息 量小，数据线只需一条的特点。
图 7-6 8位接口与16位数据总线的连接方法
2015-7-23
28
举例
【例4-1】 在8086 CPU工作在最小方式组成的系统中，扩充 设计一个数据输入/输出端口，分配输出端口地址为8620H， 输入端口的地址为8621H。输入端口芯片用缓冲器 74LS244，输入设备为8个乒乓开关。输出端口芯片用锁 存器74LS373，输出设备为8个发光二极管。 （1）画出此输入/输出端口与8086系统总线以及与输入/输出 设备的连接图。 （2）编写程序检测K0～K7开关。若K0～K7断开，发光二 极管不发光；若K0～K7闭合，发光二极管发光。
2015-7-23
33
1.IBM PC/XT机的系统总线
IMB PC/XT系统总线的微处理器是8088 CPU，总线的地址为20位，数据线为8位， 称其为8位总线 80286 CPU组成的IBM PC/AT系统级总线 称为ISA（Industry Standard Architecture） 总线，又称PC/AT总线
2015-7-23
24
8086/8088的独立编址方式
AB DB
M/IO RD WR 8086 最小方式 系统总线
1 1 1 1
IOR IOW
20 16
MEMR
端口 存 储 端口
MEMW
器 I/O 接口
2015-7-23
25
3．I/O端口的地址译码
PC系统常用的I/O接口电路一般都被设计成 通用的I/O接口芯片，一个接口芯片内部可 以有若干可寻址的端口 所有接口芯片都有片选信号线和用于片内 端口寻址的地址线
2015-7-23
16
（4）按通用性分类
有通用接口。可供多种外设使用的标准接 口，通用性强 专用接口。是为某类外设或某种用途专门 设计的
2015-7-23
17
（5）按输入输出的信号分类
数字接口。输入输出全为数字信号 模拟接口。模数转换器和数模转换器属于 模拟接口
2015-7-23
18
第7章 输入/输出系统
2015-7-23
1
第7章 输入/输出系统
7.1 I/O接口技术概述 7.2 CPU与外设之间数据传送的方式 7.3 中断系统 7.4 8086/8088中断系统 7.5 可编程中断控制器Intel8259A 7.6 DMA传送和DMA控制器8237
2
2015-7-23
2015-7-23
20
1．I/O端口与内存单元统一编址
0000H 存储器 XXXXH (XXXX+1)H FFFFH
图7-3 I/O端口与内存单元统一编址
2015-7-23 21
I/O ???ú I/O端口
整个 地址 空间
统一编址方式特点
CPU对I/O端口的输入/输出操作如同对存储单元 的读/写操作一样无需专门的I/O指令，简化了指令 系统的设计 对存储器的各种寻址方式也同样适用于对I/O端口 的访问，给使用者提供了很大的方便 不足之处在于I/O端口地址占用了一部分存储器空 间 访问指令长度一般比专用的I/O指令长，从而取指 周期较长，又多占了指令字节
7.1 I/O接口技术概述
主机与外界交换信息称为输入/输出（I/O） 主机与外界的信息交换是通过输入/输出设 备进行的
2015-7-23
3
7.1.1 I/O接口
对于主机，I/O接口提供了外部设备的工作 状态及数据 对于外部设备，I/O接口记忆了主机送给外 设的一切命令和数据 使主机与外设之间协调一致地工作
2015-7-23 6
7.1.2 CPU与外设交换的信息
PC机与I/O设备之间交换的信息可分为数据 信息、状态信息和控制信息三类 在接口中，这三种信息是在不同的寄存器 中分别存放的
2015-7-23
7
1．数据信息
数据信息可以通过输入设备送到计算机的 输入数据，也可以是经过计算机运算处理 和加工后，送到输出设备的结果数据 传送可以是并行的，也可以是串行的
14
2015-7-23
（2）按主机访问I/O设备的控制方 式分类
分为程序查询式接口、程序中断接口和 DMA接口等
2015-7-23
15
（3）按功能选择的灵活性分类
可编程接口。功能及操作方式是由程序来 改变或选择的 不可编程接口。不可编程接口则不能由编 程来改变其功能，只能用硬连线逻辑来实 现不同的功能
2015-7-23
26
8位接口与16位数据总线D0～D7的连接方法
IORC IOWC 系统低 8 位 数据线 D0 ～D7 地址 译码器 8 D7 A 0～A 9 A0 A1 A2 A0 A1 & 1 CS RD WR D0 接 口 电 路
图 7-5 8位接口与16位数据总线D0～D7的连接方法
~
74LS373 D0 Q0 Q1
~
D7 CP
~
Q7
31
2015-7-23
WR A0
程序段
MOV DX，8621H IN AL，DX NOT AL DEC DX OUT DX，AL ……
2015-7-23
32
8.1.5 I/O端口读/写技术
IBM PC/XT I/O地址线有16条，对应的I/O端口地址空间为 64KB IBM公司当初设计PC机主板及规划接口卡时，其端口地址 译码采用的是部分译码方式，即只考虑了低10位地址线 A0～A9 其I/O端口地址范围是0000H～03FFH，总共只有1024个 端口 前512个端口（A9=0）分配给了系统板 后512个端口（A9=1）分配给了扩展槽上的常规I/O设备， 即0200H～03FFH地址范围作为扩展插槽用的端口地址， 用户接口一般在此范围进行地址译码