拔河游戏机设计

目 录

1 引言 (1)

1.1FPGA简介 (1)

1.2VHDL简介 (1)

2 拔河游戏机的设计 (3)

2.1课程设计目的 (3)

2.2系统设计要求 (3)

2.3设计思路 (3)

2.4拔河游戏机工作流程图 (4)

3 拔河游戏机的实现 (5)

3.1拔河游戏机的顶层原理图 (5)

3.2拔河游戏机的总体设计过程 (5)

3.3系统各功能模块的实现 (6)

3.3.1 模块jishu的设计 (6)

3.3.2 模块bijiao的设计 (6)

3.3.3 模块xiaodou的设计 (7)

3.3.4 模块clkfen的设计 (8)

3.3.5 模块shuma的设计 (8)

4 拔河游戏机仿真及分析 (9)

4.1顶层实体的仿真波形 (9)

4.2比较模块的仿真波形 (9)

4.3消抖模块的仿真波形 (10)

4.4管脚锁定 (10)

4.5编译下载 (11)

4.6试验箱验证 (11)

5 总结 (12)

参考文献 (14)

附录 (15)

JISHU.VHD (15)

BIJIAO.VHD (15)

XIAODOU1.VHD (16)

CLKFEN.VHD (17)

SHUMA.VHD (18)

1 引言

1.1 FPGA简介

以硬件描述语言（Verilog或VHDL）所完成的电路设计，可以经过简单的综合与布局，快速的烧录至 FPGA 上进行测试，是现代 IC设计验证的技术主流。这些可编辑元件可以被用来实现一些基本的逻辑门电路（比如AND、OR、XOR、NOT）或者更复杂一些的组合功能比如解码器或数学方程式。在大多数的FPGA里面，这些可编辑的元件里也包含记忆元件例如触发器（Flip－flop）或者其他更加完整的记忆块。

系统设计师可以根据需要通过可编辑的连接把FPGA内部的逻辑块连接起来，就好像一个电路试验板被放在了一个芯片里。一个出厂后的成品FPGA的逻辑块和连接可以按照设计者而改变，所以FPGA可以完成所需要的逻辑功能。

FPGA一般来说比ASIC（专用集成电路）的速度要慢，无法完成复杂的设计，但是功耗较低。但是他们也有很多的优点比如可以快速成品，可以被修改来改正程序中的错误和更便宜的造价。厂商也可能会提供便宜的但是编辑能力差的FPGA。因为这些芯片有比较差的可编辑能力，所以这些设计的开发是在普通的FPGA上完成的，然后将设计转移到一个类似于ASIC的芯片上。另外一种方法是用CPLD（Complex Programmable Logic Device，复杂可编程逻辑器件)。

1.2 VHDL简介

硬件描述语言已经有几十年的发展历史，并且在系统的仿真、验证和设计、综合等方面得到成功的应用。目前常用的硬件描述语言有VHDL、 Verilog HDL 、ABEL等[2][3][4]。VHDL 则起源于20世纪70年代末和80年代初，美国国防部提出的VHSIC计划，目标是为下一代集成电路的生产、实践阶段性的工艺极限和完成10万门级以上的电路设计而建立一种新的描述方法[5]。VHDL的英文全称为Very-High-Speed Integrated Circuit Hardware Description Language,是IEEE标准化的硬件描述语言，并且已经成为系统描述的国际公认标准，得到众多EDA公司的支持。

VHDL具有很多的优点使它能够被大多数人认可，被广泛应用在逻辑电路的设计方面，

并且成为了标准化的硬件描述语言，其优点如下：

(1)功能强大和设计灵活。一个简洁的使用VHDL语言编写的程序就可以描述一个复杂的逻辑电路，因为VHDL拥有强大的语言结构[6]。VHDL多层次的设计描述功能可以有效地控制设计的实现，支持设计库和可重复使用的元件生成，还支持多种设计方式，如层次化设计、模块化设计和同步、异步和随机电路设计。

(2)与具体器件无关。用VHDL设计硬件电路时不用先确定设计要用到哪种器件，也不用特别熟悉器件的内部结构，这样可以使设计人员专注于进行系统设计。设计完成后，可以根据消耗的资源选择合适的器件，而不造成资源的浪费。

(3)很强的移植能力。VHDL由很多不同的工具支持，同一个设计的程序可以在包括综合工具、仿真工具、系统平台等工具中使用。

(4)强大的硬件描述能力。VHDL可以描述系统级电路和门级电路，而且描述方式多样，可以采用行为描述、寄存器传输描述或者结构描述，也可以用其混合描述方式。同时，VHDL 可以准确地建立硬件电路模型，因为它支持惯性延迟和传输延迟。VHDL的数据类型很丰富，支持标准定义的数据类型，当标准定义的数据类型不能满足用户的需求时，用户可以自己定义的所需要的数据类型，增加了设计的自由度。

(5)语法规范，易于共享。当把用VHDL编写的代码文件看作是程序时，它可以作为设计人员之间的交流内容；当把它看作是文档时，可以作为签约双方的合同文本。VHDL易于共享的特点，使得大规模的协作开发容易实现。同时，这些特点也促进了VHDL的发展和完善。

综上所述，VHDL有很多其他的硬件描述语言所不具备的优点。但是，VHDL仍然存在一些缺点，主要是3个方面。

(1)要求设计者对硬件电路知识甚至是芯片结构方面的知识了解较多。应该摆脱一般的高级语言程序设计思路，因为在电路世界里的事件很多是并行发生的，并且硬件电路系统内部的模块可以是互相独立的，也可以是互为因果的，所以，在用VHDL设计硬件电路时应摆脱一般的高级语言程序设计思路。在设计电路时，应先构思电路，然后才能描述。

(2)不能进行太抽象的系统描述。因为EDA工具无法综合抽象性太强的系统,故用VHDL 描述系统电路时不能太抽象。目前的VHDL很难综合实际的硬件电路，只能适用于系统建模。

(3)不能描述模拟电路。对于模拟电路而言，VHDL并不是一种理想的硬件描述语言。但可以预见，未来硬件描述语言的发展方向是模拟电路和数模混合电路的描述方式。