接口技术6
微机接口技术：第六章8237A
8237A的引脚功能（3）
处理器接口信号 A0~A3：内部寄存器选择 DB0~DB7：写入命令字和读出状态信息 IOR、IOW：输入，CPU读写8237A RESET：置位屏蔽寄存器，清除其他寄存器 CS CLK
8237A的工作时序（1）
空闲周期SI：检测DREQ并发送HRQ，CPU可对 其编程或读取状态
基地址寄存器、当前地址寄存器共用一个口地址， 基字节寄存器、当前字节数寄存器共用一个口地 址。
4个方式寄存器共用一个口地址，通过控制字分别 写入相应通道。
8237A的寄存器（各通道共用）
控制寄存器：存储器到存储器方式的设置，扩展 写信号（提前通知I/O）
请求寄存器：存储器到存储器时通道0必须用软件 请求，不可屏蔽，且不能自动初始化
请求：DREQ无效时暂时中止传送，外设可 据此控制过程和速率。
级联：主DMA设置。
传送类型
DMA读：从存储器到外设。 DMA写：从外设到存储器。 DMA校验：空操作，像读写一样产生时序
和地址信号，但存储器和外设控制线无效。 只有存储器才需要地址。
存储器到存储器的传送
固定使用通道0和通道1，通道0指向源区， 通道1指向目的区。
初始化编程
编程前应禁止工作或屏蔽相应通道
往DMA+0DH写任意数据即可复位，复位即可屏 蔽所有通道并清先/后触发器
基地址和基字节的写入应分两次：低8位/高8位； 如先前无复位，则写基值之前应往DMA+0CH端 口写任意数据即可复位先/后触发器。基字节数应 减1
不要忘记送出页面地址
送出方式控制字，解除相应屏蔽
DMA方式
中断方式不适用于高速大量数据的传送 当处于DMA方式时，DMAC控制总线和传
《微机原理及接口技术》第六章
2、CPU对中断的响应
关中断：CPU响应中断后，发中断响应（INTA）信号的同时，内部自动实现关中断 保留断点：封锁IP+1，入栈保存CS：IP。 保护现场：由中断服务程序先将有关REG入栈保存。
给出中断入口、转相应的中断服务程序：中断服务程序起始地址，执行中断服务。
恢复现场：将中断服务程序入栈保存的REG内容弹出，恢复现场。 开中断与返回：中断服务的最后一条指令，出栈恢复CS：IP，恢复主程序运行，使IF自动恢
第十章
J X G
微型计算机开发应用
1/27
J X G
微机原理及接口技术 第六章、中断控制系统
本章要点：
J X G
中断的基本概念 中断处理过程 可编程中断控制器8259A的结构、功能 可编程中断控制器8259A的应用
2/27
J X G
微机原理及接口技术 6.1
一、中断的基本概念
中断系统
J X G
微机原理及接口技术
三、外部中断
8086芯片设置有两条中断请求信号输入引脚：NMI和INTR引脚，用于外部中断 源产生的中断请求，可分为以下两种： 1、可屏蔽中断 INTR （18脚） INTR线上的请求信号是电平触发的。当IF=0，CPU中断不响应，这种情况称为 可屏蔽中断。可屏蔽中断通过指令设置IF中断标志位，达到控制的目的。 STI CLI ；IF←1，开中断，CPU才能响应INTR线上的中断请求。 ；IF←0，关中断，CPU不响应INTR线上的中断请求。
对于系统专用中断，系统将自动提供0～4中断类型号，保证系统自动转到处理程序。
J X G
对于可屏蔽中断INTR，外接口电路产生中断类型号。目前8259A产生。
单片机原理及其接口技术--第6章 MCS-51单片机定时器计数器
单片机原理及其接口技术
T/C方式2的逻辑结构图
1
TH1/TH0
T8
T7
T6
T5
T4
T3
T2
T1
寄存器 计数器
束
TL1/TL0
T8
T7
T6
T5
T4
T3
T2
T1
主目录
上一页
下一页
结
单片机原理及其接口技术
4、方式3 M1M0=11 T0和T1有不同的工作方式
C/T0：
TH0和TL0被拆成2个独立的8位计数器。
28)，向CPU申请中断，标志位TF1自动置位，若中
断是开放的，则CPU响应定时器中断。当CPU响应
中断转向中断服务程序时，由硬件自动将该位清0。
&
加1计数器 & 1
主目录
上一页
下一页
结
束
EA
ET1
单片机原理及其接口技术
2个模拟的位开关，前者决定了T/C的工作状态：当1单片机有2个特殊功能寄存器TCON和TMOD: TCON：用于控制定时器的启动与停止，中断标志。 TMOD：用于设置T/C的工作方式。
主目录
上一页
下一页
结
束
单片机原理及其接口技术
1.定时器控制寄存器TCON
88H TCON
位地址
D7
D6
D5
D4
D3
D2
D1
D0
TF1 TR1 TF0 TR0 IE1 IT1 IE0 IT0 8F 8E 8D 8C 8B 8A 89 88
过实时计算求得对应的转速。
主目录 上一页 下一页 结 束
单片机原理及其接口技术 对于定时/计数器来说，不管是独立的定时器芯片还是单
微机原理与接口技术_第6章 IO接口
三、I/O端口编址 （续） 2.I/O独立编址(续)
缺点： 专用I/O指令增加指令系统复杂性，且I/O指 令类型少，程序设计灵活性较差； 要求处理器提供MEMR#/MEMW#和IOR#/IOW#两 组控制信号，增加了控制逻辑的复杂性。
三、I/O端口编址 （续）
PC系列微机I/O端口访问 1.I/O端口地址空间
程序控制方式
程序控制方式是指CPU与外设之间的数据传送由程序 控制完成。 程序控制方式又分为无条件传送和条件传送两种 1.无条件传送方式（同步传送） 特点：输入时假设外设已准备好，输出时假设外设 空闲。 要求：输入接口加缓冲器，输出接口加锁存器。 应用：对简单外设的操作。
1. 无条件传送方式（同步传送） 输入接口的设计要求:
寻 址 确定输入端口地址 AB、M/ IO、ALE、DT/R 等待数据输入 等待数据输入 输入缓冲器 读入数据 输入缓冲器 DB CPU
一、 I/O 接口的功能 （续）
3. I/O接口应具有的功能（解决的方案）
1） 设置数据缓冲器以解决两者速度差异所带来的 不协调问题； 输出时： CPU DB 锁存器 输出设备数据线
以上三类信息分别通过各自的寄存器和相应的控制逻辑 来完成信息的传送。通常将这类寄存器和相应的控制逻辑称 为I/O端口。CPU与一个外设之间通常有三个端口。数据端口 (输入/输出)；状态端口；控制端口。
二、I/O接口的一般结构 （续） I/O接口组成：接口由接口硬件和接口软件组成。 1.接口硬件
接口
这类接口面对总线，因此要使用三态输出器件； 对于输入信号有记忆功能的一般使用三态门； 对于输入信号无记忆功能的一般还要增加锁存功能；
1. 无条件传送方式（同步传送）
《微机原理与接口技术》教学课件 第6章
6.2 随机存取存储器
2 动态RAM 2164的工作过程
① 将要读出单元的行地 址送到地址线A0～A7上， RAS 信号有效时，在下 降沿将地址锁存在行地 址锁存器中。
② 将要读出单元的列地 址 送 到 地 址 线 A0 ～ A7 上 ， CAS 信号有效时，在下降 沿将地址锁存在列地址 锁存器中。
目录 CONTENTS
存储器入门 随机存取存储器
只读存储器 高速缓冲存储器
外部存储器
3
引子
计算机之所以能自动、连续地工作，是因为采用了存储程序的原理。计算机中的所有程序和数 据都存放在存储器中，存储器是计算机必不可少的组成部件之一。存储器的性能对整个计算机 系统的性能起着至关重要的作用。本章主要介绍存储器的分类、结构和主要性能指标，并通过 典型的存储器芯片来介绍存储器的工作原理及与CPU的连接方法。
6.1 存储器入门
连续两次读写操作之间所需的最短时间间隔称为存储周期。存储器每秒钟可读写的 数据量称为存储器带宽或数据传输速率，单位为bps（或bit/s）。存取周期和存储器带宽 也常作为存储器的性能指标。
提示
6.2 随机存取存储器
随机存取存储器（Random Access Memory，RAM）也称随机读/写存储器或随机存储器，它既可以直接 从任何一个指定的存储单元中读出数据，也可以将数据写入任何一个指定的存储单元中。
6.1.2 存储器的性能指标
存储器容量：存储器中所包含存储单元的总数，单位是字节（B）。存储 器容量越大，存储的信息越多，计算机的性能也就越强。
01
02
存取时间：存储器完成一次读写操作所需的时间，单位为ns（纳秒，
1 ns＝10-9 sБайду номын сангаас。
接口技术06定时器计数器8253-5
0
0
0
1
1
0
传送方式
写入计数器0的初始值 写入计数器1的初始值 写入计数器2的初始值 写入控制寄存器控制字
读自计数器0的OL 读自计数器1的OL 读自计数器2的OL
五、8253 的控制字格式：
D7
D6
D5
D4
D3
D2
D1 D0
SC1 SC0 RW1 RW0 M2
M1
M0 BCD
计数器选 择
工作方式
计数初值开始工作，见图6.5所示③。21组1
CLK
WR ① GATE
OUT
n=4
43
0 21
②
GATE OUT
0
4
4321
WR ③
n=3
GATE
OUT2 工作在1方式，进行8位二进制计数， 并设计 数 初值的低8位为BYTEL。
其初始化程序段为
MOV DX，307H
计数器：
在时钟信号作用下，进行减“1”计数，计数次数到 （减“1”计数回零），从输出端输出一个脉冲信号。
计数举例： •①对零件和产品的计数； •②对大桥和高速公路上车流量的统计，等等。
Intel8253在微机系统中可用作定时器和计数 器。定时时间与计数次数是由用户事 先设定。
2、 8253 定时与计数器与CPU的关系 8253 定时与计数操作过程与CPU相互独立，
计数器 2
GATE2 OUT2
定时器/计数器的内部结构：
①数据总线缓冲器。它是一个三态、双向 8位寄存器，用于将8253与系统数据总线 D0～D7 相连。 ②读/写逻辑。 ③控制命令寄存器。它接受CPU送来的控 制字。 ④计数器。8253有3个独立的计数器（计 数通道），其内部结构完全相同，
单片机原理及接口技术第6章习题答案
第6章习题答案1、定时器模式2有什么特点？适用于什么场合？答：（1） 模式2把TL0(或TL1)配置成一个可以自动重装载的8位定时器/计数器。
TL0计数溢出时不仅使溢出中断标志位TF0置1，而且还自动把TH0中的内容重新装载到TL0中。
TL0用作8位计数器，TH0用以保存初值。
（2） 用于定时工作方式时间（TF0溢出周期）为()82T H 012T =-⨯⨯初值振荡周期，用于计数工作方式时，最大计数长度（TH0初值=0）为28=256个外部脉冲。
这种工作方式可省去用户软件重装初值的语句，并可产生相当精确定时时间，特别适于作串行波特率发生器。
2、单片机内部定时方式产生频率为100KH Z 等宽矩形波，假定单片机的晶振频率为12MH Z ，请编程实现。
答：5100,110(00)Z f KH t T -==⨯采用定时器选择工作模式50.510-⨯=⨯⨯136（2-X ）12/(1210)13(2)5X -=81871111111111011X ==T0低5位:1BHT0高8位：FFHMOV TMOD,#00H ;设置定时器T0工作于模式0MOV TL0,#1BH ；设置5ms 定时初值MOV TH0,#0FFHSETB TR0 ；启动T0LOOP:JBC TF0,L1 ；查询到定时时间到？时间到转L1SJMP LOOP ；时间未到转LOOP ，继续查询L1：MOV TL0,#1BH ;重新置入定时初值MOV TH0,#0FFHCPL P1.0 ;输出取反，形成等宽矩形波SJMP LOOP ；重复循环3、89C51定时器有哪几种工作模式？有何区别？答：有四种工作模式：模式0，模式1，模式2，模式3（1） 模式0：选择定时器的高8位和低5位组成一个13位定时器/计数器。
TL 低5位溢出时向TH 进位，TH 溢出时向中断标志位TF 进位，并申请中断。
定时时间t=(213-初值)×振荡周期×12；计数长度位213=8192个外部脉冲（2） 模式1：与模式0的唯一差别是寄存器TH 和TL 以全部16位参与操作。
微机原理与接口技术(楼顺天第二版)第六章习题解答
微机原理与接口技术(楼顺天第二版)第六章习题解答微机原理与接口技术（楼顺天第二版）习题解答第6章总线及其形成6.1答：内存储器按其工作方式的不同，可以分为随机存取存储器（简称随机存储器或RAM）和只读存储器（简称ROM）。
随机存储器。
随机存储器允许随机的按任意指定地址向内存单元存入或从该单元取出信息，对任一地址的存取时间都是相同的。
由于信息是通过电信号写入存储器的，所以断电时RAM中的信息就会消失。
计算机工作时使用的程序和数据等都存储在RAM中，如果对程序或数据进行了修改之后，应该将它存储到外存储器中，否则关机后信息将丢失。
通常所说的内存大小就是指RAM 的大小，一般以KB或MB为单位。
只读存储器。
只读存储器是只能读出而不能随意写入信息的存储器。
ROM中的内容是由厂家制造时用特殊方法写入的，或者要利用特殊的写入器才能写入。
当计算机断电后，ROM中的信息不会丢失。
当计算机重新被加电后，其中的信息保持原来的不变，仍可被读出。
ROM适宜存放计算机启动的引导程序、启动后的检测程序、系统最基本的输入输出程序、时钟控制程序以及计算机的系统配置和磁盘参数等重要信息。
6.2 答：存储器的主要技术指标有：存储容量、读写速度、非易失性、可靠性等。
6.3答：在选择存储器芯片时应注意是否与微处理器的总线周期时序匹配。
作为一种保守的估计，在存储器芯片的手册中可以查得最小读出周(R)(Read Cycle Time)和最小写周期期tcyct(W)(Write Cycle Time)。
如果根据计算，微cyc处理器对存储器的读写周期都比存储器芯片手册中的最小读写周期大，那么我们认为该存储器芯片是符合要求的，否则要另选速度更高的存储器芯片。
8086CPU对存储器的读写周期需要4个时钟周期(一个基本的总线周期)。
因此，作为一种保守的工程估计，存储器芯片的最小读出时间应满足如下表达式：t cyc(R)＜4T－t da－t D－T其中：T为8086微处理器的时钟周期；t da 为8086微处理器的地址总线延时时间；t D为各种因素引起的总线附加延时。
微型计算机原理与接口技术(何宏)章 (6)
第6章 输入/输出接口技术
2．端口编址方式 既然端口可被微处理器访问，如同存储单元，那么每个端口 也存在着编址的方式问题。在当今流行的各类微机中，对I/O接口 的端口编址有两种办法，即端口统一编址和端口独立编址。用 Motorola公司的微处理器，如6800、68000系列构成的微型机采用 前一种方法；而用Zilog和Intel 公司的微处理器，如Z-80、Z800、8086/8088、80286、80386、80486、Pentium等系列构成的 微型机都采用后一种方法。
期(WR为低电平时)呈现在数据总线上，这样短的时间用于向低速 外围设备传送是不可能的，因此，要在接口电路中设置数据锁存 器，将CPU输出的信息先放在锁存器中锁存，再由外设进行处理， 以解决双方的速度匹配问题。
第6章 输入/输出接口技术
2．缓冲隔离功能 CPU与外设的信息交换是通过CPU的数据总线完成的，系统不 允许外设长期占用数据总线，而仅允许被选中的设备在读周期(或 写周期)占用数据总线。通过接口电路，就可以实现外围设备信息 在CPU允许期内传递到CPU数据总线上，其他时间对CPU总线呈高阻 状态，这样，设备之间可互不干扰。一般在接口电路中设置输入 三态缓冲器满足上述要求。 3．转换功能 通过接口电路，可以实现模拟量与数字量之间的转换。若外 设电平幅度不符合CPU要求，则通过接口电路进行电平匹配，也可 以实现串行数据与并行数据的转换。
息、状态信息和控制信息3种类型。 1．数据信息 CPU和外围设备交换的基本信息就是数据，数据通常为8位或
16位。数据信息大致分为以下3种类型。 (1) 数字量。数字量是指由键盘、磁盘、扫描仪等输入设备
读入的信息，或者主机发送给打印机、磁盘、显示器、绘图仪等 输出设备的信息，它们是二进制形式的数据或是以ASCII码表示的 数据及字符，通常为8位。
微机原理与接口技术(6)_并行IO接口与串行IO接口
D7 D6 D5 D4
D7 D6 D5 D4 D3 D2 D1 D0 G1 2A 2B C B A
PA7 PA6 PA5 PA4
+5V
系 统 总 线
D3 D2 D1 D0 A8 A7 A6 A5 A4 A3 A2 A1
PA3 PA2 PA1 PA0
R×8
CS 2
A1 A0
A
8255A基本工作方式 3, 8255A基本工作方式 8255A有三种工作方式,用户可以通过编程来设置. 8255A有 用户可以通过编程来设置. 可编程并行接口8255A有三种基本的工作方式 有三种基本的工作方式 可编程并行接口 1)方式 基本输入输出方式; )方式0——基本输入输出方式; 基本输入输出方式 三个端口的每一个都可由程序选定作为输入或输出 2)方式 选通输入/输出方式 )方式1——选通输入 输出方式; 选通输入 输出方式; 端口A或端口 仍作为数据的输入/输出口 或端口B仍作为数据的输入 输出口, 端口 或端口 仍作为数据的输入 输出口,但同时规 定端口C的某些位作为控制或状态信息 的某些位作为控制或状态信息. 定端口 的某些位作为控制或状态信息. 3)方式 )方式2——双向传送方式 双向传送方式 方式2只用于端口 只用于端口A, 方式 只用于端口 , 既能发送数据也能接收数据 双向总线I/O) 工作时可用程序查询方式, ( 双向总线 ) . 工作时可用程序查询方式 , 也可以 工作在中断方式
8255引脚排列图 引脚排列图
③8255A的内部结构 8255A的内部结构
A组控制 组控制 A组 组 A口 口 (8位) 位 A组 组 C口高位 口高位 (4位) 位 B组 组 C口低位 口低位 (4位) 位 B组 组 B口 口 (8位) 位 8255A内部框图 8255A内部框图
第六章_基本输入输出接口技术
20
6.3 CPU与外设之间的数据传送方式
[例] 设状态端口地址为086H，数据端口地址为084H，外 设忙碌D7=1，请用查询方式写出CPU从存储器缓冲区 Buffer送出1KB的数据给外设的程序段。 LEA SI , Buffer ；取Buffer的有效地址送SI MOV CX , 1000 ；循环次数 W1: MOV DX, 086H ；状态端口地址送DX W2: IN AL , DX ；从状态端口读入状态信息 AND AL，80H ； BUSY=0? JNZ W2 ； BUSY=1，返回继续查询 MOV AL,[SI] ； BUSY=0，取数据 MOV DX, 084H ；数据端口地址送DX OUT DX,AL ；数据输出到数据端口 INC SI ；SI指向下一个字节数据 LOOP W1 ；CX-1送CX≠0，循环 HLT ；CX=0，传送结束
FFFFF
内存 空间 I/O 空间
10
§6-2 I/O端口的编址与访问
二、 I/O端口地址的译码方法：
I/O端口地址译码的一般原则是：把CPU用于I/O端口寻址 的地址线分为高位地址线和低位地址线两部分：
将低位地址线直接连到I/O接口芯片的相应地址引脚， 实现片内寻址，即选中片内的端口。 将高位地址线与CPU的控制信号组合，经地址译码电 路产生I/O接口芯片的片选信号。 常见的译码器： 2/4线译码器74LS139 3/8线译码器74LS138
返回断点
6.3 CPU与外设之间的数据传送方式
关于中断的几点说明：
采用中断的数据传送方式时，外设处于主动申请地 位，CPU配合进行数据传送；CPU不必反复去查询 外设的状态，而是可以与外设“并行工作”，因此 提高了CPU的工作效率，并且更具有实时性。
微型计算机原理与接口技术第六章课后答案pdf
第六章1. CPU与外设交换数据时，为什么要通过I/O接口进行？I/O接口电路有哪些主要功能？答：CPU和外设之间的信息交换存在以下一些问题：速度不匹配；信号电平不匹配；信号格式不匹配；时序不匹配。
I/O接口电路是专门为解决CPU与外设之间的不匹配、不能协调工作而设置的，处于总线和外设之间，一般应具有以下基本功能：⑴设置数据缓冲以解决两者速度差异所带来的不协调问题；⑵设置信号电平转换电路，来实现电平转换。
⑶设置信息转换逻辑，如模拟量必须经 A/D变换成数字量后，才能送到计算机去处理，而计算机送出的数字信号也必须经D/A变成模拟信号后，才能驱动某些外设工作。
⑷设置时序控制电路；⑸提供地址译码电路。
2. 在微机系统中，缓冲器和锁存器各起什么作用？答：缓冲器多用在总线上，可提高总线驱动能力、隔离前后级起到缓冲作用，缓冲器多半有三态输出功能。
锁存器具有暂存数据的能力，能在数据传输过程中将数据锁住，然后在此后的任何时刻，在输出控制信号的作用下将数据传送出去。
3. 什么叫I/O端口？一般的接口电路中可以设置哪些端口？计算机对I/O端口编址时采用哪两种方法？在8086/8088CPU中一般采用哪些编址方法？答：在CPU与外设通信时，传送的信息主要包括数据信息、状态信息和控制信息。
在接口电路中，这些信息分别进入不同的寄存器，通常将这些寄存器和它们的控制逻辑统称为I/O 端口。
一般的接口电路中可以设置数据端口、状态端口和命令端口。
计算机对I/O端口编址时采用两种方法：存储器映像寻址方式、I/O单独编址方式。
在8086/8088CPU中一般采用I/O单独编址方式。
4. CPU与外设间传送数据主要有哪几种方式？答：CPU与外设间的数据传送方式主要有：程序控制方式、中断方式、DMA方式。
程序控制传送方式：CPU与外设之间的数据传送是在程序控制下完成的。
⑴无条件传送方式：也称为同步传送方式，主要用于对简单外设进行操作，或者外设的定时是固定的或已知的场合。
《16位微机原理及接口技术》课件第6章
器。 PC/XT使用一片8237A， PC/AT使用两片8237A， 在高档微 机中常使用多功能芯片取代8237A，但多功能芯片中的DMA控 制器与8237A的功能基本相同。
1. 8237A的内部结构和引脚功能
8237A 是 具 有 4 个 独 立 DMA 通 道 的 可 编 程 DMA 控 制 器 （DMAC），它使用单一的+5 V电源、单相时钟和40引脚双列 直插式封装。在实际应用中，8237A必须与一片8位锁存器一起 使用，才能形成一个完整的4 通道DMA控制器。8237A经初始化 后， 可以控制每一个通道在存储器和I/O口之间以最高1.6 M波 特的速率传送最多达64 KB的数据块， 而不需要CPU的介入。
Hale Waihona Puke （2）读/写逻辑。当CPU对8237A初始化或对8237A寄存器进 行读操作时，8237A就像I/O端口一样被操作，读/写逻辑接收 IOR或IOW信号。当IOR为低电平时，CPU可以读取8237A内部 寄存器的值；当IOW为低电平时，CPU可以将数据写入8237A的 内部寄存器中。
在DMA传送期间，系统由8237A控制总线。此时，8237A分 两次向地址总线上送出要访问的内存单元20位物理地址中的低 16位，8237A输出必要的读/写信号，这些信号分别为I/O读信号 IOR,I/O 写 信 号 IOW ， 存 储 器 读 信 号 MEMR 和 存 储 器 写 信 号 MEMW。
《微机原理与接口技术》课件第6章
6.1 概述 6.2 随机存储器(RAM) 6.3 只读存储器(ROM) 6.4 CPU与存储器的连接 6.5 现代RAM 6.6 存储器的扩展及其控制 习题6
6.1 概 述
6.1.1 存储器的一般概念和分类 按存取速度和用途可把存储器分为两大类，内部存储器和
外部存储器。把具有一定容量，存取速度快的存储器称为内部 存储器，简称内存。内存是计算机的重要组成部分，CPU可对 它进行访问。目前应用在微型计算机的主内存容量已达256 MB～1 GB，高速缓存器(Cache)的存储容量已达128～512 KB。 把存储容量大而速度较慢的存储器称为外部存储器，简称外存。 在微型计算机中常见的外存有软磁盘、硬磁盘、盒式磁带等， 近年来，由于多媒体计算机的发展，普遍采用了光盘存储器。 光盘存储器的外存容量很大，如CD-ROM光盘容量可达650 MB， 硬盘已达几十个GB乃至几百个GB，而且容量还在增加，故也称 外存为海量存储器。不过，要配备专门的设备才能完成对外存 的读写。例如，软盘和硬盘要配有驱动器，磁带要有磁带机。 通常，将外存归入到计算机外部设备一类，它所存放的信息调 入内存后CPU才能使用。
新的数据。对所存的内容读出时，仍需地址译码器的某一输出
线送出高电平到V5、V6管栅极，即此存储单元被选中，此时V5、 V6导通。于是，V1、V2管的状态被分别送至I/O线、 I/O线，这 样就读取了所保存的信息。显然，存储的信息被读出后，存储
的内容并不改变，除非重写一个数据。
由于SRAM存储电路中，MOS管数目多，故集成度较低， 而V1、V2管组成的双稳态触发器必有一个是导通的，功耗也比 DRAM大，这是SRAM的两大缺点。其优点是不需要刷新电路， 从而简化了外部电路。
如Intel 2114芯片容量为1 K×4位/片，Intel 6264为8 K×8位/片。
微机原理与接口技术第6章_IO接口和总线
6.1、 I/O接口
查询式输入代码片段
6.1、 I/O接口
查询式输出
6.1、 I/O接口
查询式输出时，状态寄存器的状态指示输出设备是否空 闲。
外设
数据线
状态线
6.1、 I/O接口
查询式输出工作过程
当输出设备将数据输出后，会发出一个ACK信号，使D触 发器翻转为0。
CPU查询到这个状态信息后，便知道外设空闲，可以执行 输出指令，将新的输出数据发送到数据总线上，同时 把数据口地址发送到地址总线上。
由地址译码器产生的译码信号和WR相“与”后，发出选 通信号，将输出数据送至8位锁存器。同时，将D触发 器置为1，并通知外设进行数据输出操作。
6.1、 I/O接口 查询式输出流程图
6.1、 I/O接口
常用的状态线有empty，busy 功能： 1、输出设备空闲，BUSY无效； 2、CPU写数据端口，输出设备输出数据，
缓冲器74LS244和74LS245 锁存器74LS373
6.1、 I/O接口 二、简单的输入输出接口芯片 1. 缓冲器74LS244和74LS245
连接在总线上的缓冲器都具有三态输出能力。 在CPU或I/O接口电路需要输入输出数据时，在它 的使能控制端EN（或G）作用一个低电平脉冲，使它的 内部的各缓冲单元接通，即处在输出0或1的透明状态。 数据被送上总线。 当使能脉冲撤除后，它处于高阻态。这时，各缓冲单元 像一个断开的开关，等于将它所连接的电路从总线脱开。 74LS244和74LS245就是最常用的数据缓冲。除缓冲作用 外，它们还能提高总线的驱动能力。
微机原理与接口技术第六章_8259A练习题与答案
中断技术和中断控制器8259A练习题及答案一、填空题1.8088微处理器最多能处理256种不同类型的中断。
2.8088系统的中断向量表位于从内存地址 00000H 开始,占1K字节存储单元。
3.8088CPU响应INTR中断时,将PSW(或标志寄存器内容）和断点(或CS:IP)进堆栈保存。
4.8259A可管理8级优先级中断源,通过级联,最多可管理 64 级优先级中断源。
5.若8259A的IRR(中断请求寄存器)的内容为10H,说明IR4请求中断。
二、选择题6.8088CPU的标志寄存器中IF=1时,表示允许CPU响应______中断。
CA.内部中断B.外部中断C.可屏蔽中断D.不可屏蔽中断7.CPU在响应中断时,保存断点是指______。
DA.将用户设置的程序指令地址入栈保存B.将中断服务程序的入口地址入栈保存C.将程序状态字PSW入栈保存D.将返回地址即程序计数器PC（CS：IP）的内容入栈保存8.8088的中断向量表用于存放______。
BA.中断类型号B.中断服务程序的入口地址C.中断服务程序的返回地址D.断点地址三、判断题9.8086的可屏蔽中断的优先级高于不可屏蔽中断。
[ ] ×10.通常8259A芯片中的IR0优先级最低,IR7的优先级最高。
[ ]×11.在8088系统中,所谓中断向量就是中断服务程序入口地址。
[ ] √四、简答题12.CPU响应INTR中断的条件是什么?答：(1)INTR信号为有效电平(2)当前指令执行完毕(3)CPU开中断(IF=1)(4)没有更高级的请求（RESET , HOLD ,NMI)13.一般CPU响应中断时自动做哪些工作? 8088CPU呢?答：一般CPU在响应中断时，关中断，保存断点，识别中断源，找到中断服务程序入口地址，转入中断服务程序。
8080CPU在响应中断时，首先把PSW（或标志寄存器内容）入栈保存，其余同一般CPU.14.8088CPU在执行中断返回指令IRET时,执行什么操作?答：(1)弹出断点送CS:IP(2)弹出PSW送标志寄存器15.中断控制器8259A中下列寄存器的作用是什么?(1) IRR (中断请求寄存器) :保存中断源的中断请求(2) IMR (中断屏蔽寄存器) :屏蔽/允许中断源请求中断，由程序写入，1为屏蔽，0为允许(3) ISR (中断服务寄存器): 记录CPU正在为哪些中断源服务(4) IVR (中断向量寄存器): 保存中断向量号16、初使化时设置为非自动结束方式,那么在中断服务程序将结束时必须设置什么操作命令?如果不设置这种命令会发生什么现象?答案：当中断服务程序将结束时,必须发0CW2=20H为中断结束命令,执行此命令即撤消正在服务的中断请求和服务标志;否则,即使返回主程序但未退出此中断,造成中断响应的混乱。
第6章(304)
第6章 输入/输出接口技术
(3) 开关量。开关量可表示两个状态，如开关的闭合和断开、 电机的运转和停止、阀门的打开和关闭等，这样的量只要用一 位二进制数表示就可以了。
以上数据信息一般是由外设通过接口芯片输入给系统的。 在输入过程中，数据信息由外设经过外设和接口之间的数据线 进入接口，再经过系统的数据总线送给CPU。在输出过程中， 数据信息从CPU经过数据总线进入接口，再通过接口和外设之 间的数据线送到外设。
第6章 输入/输出接口技术
6.1.6 简单的I/O接口图6-2 三态门电路 不同的I/O设备，所需采用的I/O接口电路复杂程度可能相
差甚远，但分解到最基本的功能，接口中应用最多的是三态缓 冲器和数据锁存器。
1．三态缓冲器 所谓三态，是指电路输出端具有三种稳态，即1态(高电平 状态)，0态(低电平状态)和第三态(高阻态或称浮空态)。三态门 电路的逻辑符号如图6-2所示。
6.1.5 端口及编址方式 1．端口 所谓端口，是指I/O接口(包括芯片和控制卡)中供CPU直接
存取访问的那些寄存器或某些硬件特定电路。一个I/O接口总要 包括若干个端口，除常见的数据端口、命令端口和状态端口外， 还有特殊用途的端口，如方式控制端口、操作结果端口和地址 索引端口等。端口的多少及相应的功能完全取决于与I/O接口所 关联的I/O设备。但需要指出的是，一个端口可设定为只读(一 般为状态和结果信息)、读写(一般为数据或命令信息)或只写(读 出无意义，如方式控制、命令参数信息)。这些属性是在设计 I/O接口功能时决定的，用户不能改变。
信息、状态信息和控制信息3种类型。 1．数据信息 CPU和外围设备交换的基本信息就是数据，数据通常为8位
或16位。数据信息大致分为以下3种类型。 (1) 数字量。数字量是指由键盘、磁盘、扫描仪等输入设备
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
机电一体化技术
引脚定义
CS——片选信号 ILE——输入寄存器锁存允许信号 CS、WR1为低、ILE为高电平时，才能将CPU送来的数 字量D0~D7锁存到8位寄存器中。 XFER——转换控制信号 WR2、XFER为低时，将输入量寄存器数字量再传送到8 位DAC寄存器中，同时，D/A转换器开始转换。 IOUT1、IOUT2——输出电流 AGND、DGND——模拟地和数字地
ui
3 8
2 4
1 6 5
uo
A/D
LF398
CH
10pF
10kΩ CON
接口技术
概
y(t)
述
y(kT) 数字信号
1000 1110 1111 1011 0000
机电一体化技术 u(t) 离散模拟信号
模拟信号
y(t)
采样 保持器
y(t)
A/D 转换器
y(kT)
数字 调节器 u(kT)
u(kT)
D/A 转换器
u(t)
保持器
u(t)
y(t)
u(t)
1001 1010 0110 0100
例如，送入方式选择控制字95H（10010101B），可将8255A
编程为端口A方式0输入，端口B方式1输出，端口C高4位（PC7 ～ PC4）输出，端口C低4位（PC3~PC0）输入。 控制字AAH（10101010B）表示8255A编程为端口A方式1输出， 端口B方式0输入，端口C高4位（PC7~PC4 ）输入，端口C低4位 (PC3~PC0)输出。
ui
S
R
uo C
开关 控制
采样/保持器由存储电容C、模拟 开关S等组成。当S接通时，输出信号 跟踪输入信号，称采样阶段；当S断开 时，电容C两端一直保持断开的电压， 称保持阶段。由此构成一个简单的采 样/保持器。
接口技术
采样/保持器
机电一体化技术
集成采样/保持器
用于一般目的的AD582、AD583、 LF198 、 LF298 、 LF398系列 用于高速场合的HTS-0025、HTS-0010、HTC-0300 用于高分辨场合的SHA1141等 24kΩ 1kΩ ＋U
…
DAC0832
接口技术
数/模（D/A）转换
机电一体化技术
DAC0832与CPU的连接
＋5V VCC VREF 1kΩ Rf 1MΩ ＋15V IOUT1
DB
ILE
DAC0832
IOW
A0 WR1 CS WR2 XFER AGND DGND
…
－ ＋
－15V
A9
OUT
IOUT2
地址译码
接口技术
接口技术
并行输入输出接口
机电一体化技术
控制字寄存器
方式 0
A、B、C三个口中的任何一个都可提供简单的输入和 输出操作，不需要应答或联络信号，数据只是简单地写入 指定的端口，或从端口读出。当数据输出时，可被锁存； 当数据输入时不能锁存。
方式1
借助于选通或应答式联络信号，把I/O数据发送给指定 的端口或从该端口接受I/O数据的工作方式。在这种方式中， 端口A和端口B的输入数据和输出数据都被锁存。
8 I/O
4 I/O
4 I/O
8
I/O
PB7~PB0 PC3~PC0 PC7~PC4 PA7~PA0
接口技术
并行输入输出接口
机电一体化技术
8255A端口操作状态
A 1 A2 0 0 0 0 RD 0 1 WR CS 1 0 0 0 所选端口 A口 A口 操作状态 A口数据数据总线 数据总线A口
机 电 一 体 化 技 术
接口技术
概 述 多路开关 并行输入输出接口 数模（D/A）转换 模数（A/D）转换
采样保持器
接口技术
概 述
机电一体化技术
计算机控制系统的典型结构
计算机
给定量 （输入）
生产过程
被控量 （输出）节器
＋ －
反馈量
执行机构
被控对象
接口技术
多路开关
TG1 Ui1 Ui2 Ui3 TG2 TG3 机电一体化技术
多路选择开关在多通道数据切换中的应用
Uin 公共零 信号线
…
EN1 EN2 EN3
译码、驱动器
地址寄存器 从计算机来的采样通道地址信号
…
TGn Uo
…
A
ENn
接口技术
并行输入输出接口
机电一体化技术
8255A可编程并行接口芯片
VREF——参考电压，－10～＋10V
VCC——电源，＋5～＋15V
接口技术
模/数（A/D）转换
机电一体化技术
ADC0809
IN0
模拟量（电压）
SC CLK 8路 模拟量 开关 A 3 A B C ALE 地址 8 位 A/D 转 换 器
数字量（二进制码）
EOC D0 三态
IN7
…
…
输出 8 寄存器
在信号处理和信息理论的相关领域中，通过研究信号在经过一段距离后如 何衰减以及一个给定信号能加载多少数据后得到了一个著名的公式，叫做香农 （Shannon）定理，它以比特每秒（bps）的形式给出一个链路速度的上限，表 示为链路信噪比的一个函数，链路信噪比用分贝（dB）衡量。香农定理的公式： C=Blog2（1＋S/N）。 其中，C是可得到的链路速度，B是链路的带宽，S是平 均信号功率，N是平均噪声功率。
接口技术
多路开关
多路选择开关
VCC
机电一体化技术 在自动检测系统中常采用多路CMOS模拟开关集成电路，如 CD4051、CD4052等，前者是八选一开关，后者是双四选一开关。 VEE VCC
GND
VEE
GND
I/O0 I/O1 I/O2 I/O3 I/O4 I/O5 I/O7 I/O8
X0 Y0 X1 Y1 X2 Y2 X3 Y3 CD4052 ENB ENA Y X I/O TG O/I
OE——输出允许信号
与CPU读信号RD相连。
接口技术
模/数（A/D）转换
机电一体化技术
中断和查询
中断请求
当外设任务完成后， 产生准备好或完成等信息 作为中断请求信号，计算 机响应后，立即接收外设
查
询
计 算 机 查询 输 入 输 出
设备的某种标志，如准备 好、完成等信息，以便决 定是否进行数据传输。
输出的数据。
接口技术
采样/保持器
机电一体化技术
采样/保持器原理
在 模 拟 量输 入 通 道 ， 对 模拟信号进行模数变换时， 从启动变换到变换结束的数 字量输出，需要一定的时间， 必须在A/D转换开始时将电平 信号保持住，而在A/D转换后 又能跟踪输入信号的变化。 能完成这种功能的器件称采 样/保持器。 在模拟量输出通道，为使 输出得到一个平滑的模拟信 号，也采用采样/保持器。
接口技术
模/数（A/D）转换
机电一体化技术
引脚定义
IN0~IN7——8路模拟量分时输入
由A、B、C选通。如ABC=000时，选通IN0 通道；ABC=101时， 选通IN5通道；ABC=111时，选通IN7通道。
VR(＋)、VR(－)——基准参考电压 输入模拟量的量程由VR(＋)、VR(－)决定，若VR(＋)接＋5V， VR(－)接GND，则IN0~IN7各通道模拟量的量程为0～5V。 SC——启动转换信号 控制启动A/D转换，与CPU的写信号WR相连。 EOC——转换结束信号 表示一次A/D转换已完成，可作为中断请求信号，也可用查询 方法检测转换是否结束。图中，EOC作为外部中断请求信号，用中 断方式读取A/D转换结果。
0100
采样
离散模拟信号
数字信号
模拟信号
接口技术
概 述
机电一体化技术
采样定理
模拟信号经过 (A/D) 变换转换为数 字信号的过程称为采样，当采样频率 fs.max 大于信号中最高频率fmax 的2倍时，
即：fs.max≥2fmax， 则采样之后的数字信号
完整地保留了原始信号中的信息，一般 取2.56～4倍的信号最大频率。采样定理 又称奈奎斯特定理。
锁存
与译码
D7
VR(＋)
VR(－)
接口技术
模/数（A/D）转换
机电一体化技术
ADC0809与CPU的连接
P D0 D7 INT1 WR P2.0 RD EOC A B C VR(＋) VR(－) P0.0 P0.1 P0.2 ＋5V IN0 GND
…
ADC0809
SC ALE
＋ ＋
…
OE
IN7
8255A 是 Intel 公 司 生 产的可编程并行输入/输出 接口芯片，它具有3个8位 的并行I/O端口，通过程序 可设定三种工作方式，使 用灵活方便，通用性强， 可作为计算机系统总线与 外围设备连接的接口电路。
地址总线
控制总线 数据总线
DR WR
D0~D7
A0 A1 CS A
8255A
C B
片选 信号
接口技术
数/模（D/A）转换
机电一体化技术
DAC0832
数字量（二进制） 模拟量（电压、电流）
有两个8位
D7
D0 控 制 信 号
8 位 输 入 寄 存 器
8 位 D/A 寄 存 器
8
位 D/A 转 换 器
电流 输出
寄存器和一个8 位D/A转换器组 成，使用两个 寄存器的优点 可以进行两次 缓存操作。
0
0 1 1 1
1
1 0 0 1
0
1 0 1 1
1
0 1 0 0
0