第7章输入输出及中断
微型计算机原理与接口技术 2版 尹建华-微型计算机原理与接口技术7
■ 初始化编程： 初始化编程是8253正常工作的必要条件
■ 方法：向8253控制寄存器写入控制字。
■ 步骤：1）依据要求先写入计数器的控制字，规定计数的工作 方式，
■
写入到控制寄存器。（通过控制寄存器的地址）。
■ 2）设置计数器初值：按控制字中格式规定，写入计数初值 时：
■
如规定只写入计数初值高八位，那么低
据
大批量数据传送的场合。但是，这种方
传
式要增设DMA控制器，硬件电路比前两
送 的
种方式更为复杂，
方
式
➢ DMA传送方式
CP U
与 外 设 之 间 数 据 传 送 的 方 式
·DMA传送方式
CP U
与 外 设 之 间 数 据 传 送 的 方 式
➢ DMA传送方式
CP
DMA传送的基本过程如下：
U
与 1 当I／O接口准备好，希望进行DMA操作
■ 5. 计数器内部结构：（每个结构内部是相同 的） 每个计数器单元包括：
■ 计数初值寄存器CR（十六位）：接收计数 初值，送到计数器。
■ 计数单元CE（十六位）： 对CLK减1计数， 完成计数任务；输出锁存器OL（十六位）： 用于锁存CE计数单元的计数值，CPU可从此 读出CE的内容。
■ 在计数开始及计数过程中，每个计数器 与I / 0 设备相连的一个输入CLK，输出 OUT和一个控制端，它们之间关系都是 由工作方式决定的。
第七章 输入输出总线接口技术
■微型计算机的最小系统
主
■CPU与外设之间数据传送的方
要
式
内
■可编程并行接口芯片8255A
容
■串行接口通信的基本概念
■可编程串行接口芯片8251A
西安电子科技大学_计算机组成原理第7章输入输出IO系统_课件PPT
7.2 外部设备：习题
设一个磁盘盘面共有200个磁道，盘面总存储容量 60MB，磁盘旋转一周的时间为25ms，每磁道有8个扇 区，各扇区间有一间隙，磁头通过每个间隙需1.25ms。 则磁盘通道所需最大传输率是_____。
A. 10MB/s
B. 60MB/s
C. 83.3MB/s D. 20MB/s
14
7.3 I/O接口(I/O控制器)：习题
在统一编址的情况下，就I/O设备而言，其对应的I/O 地址说法错误的是_____。 A. 要求固定在地址高端 B. 要求固定在地址低端 C. 要求相对固定在地址的某部分 D. 可以随意在地址的任何地方
7 第 章 输入输出(I/O)系统
7.4 I/O方式
2021年9月3日 21:40:22
7.4 I/O方式
程序查询方式 实现简单；CPU与I/O设备只能串行工作。
程序中断方式 中断的基本类型 按中断源的位置： 内中断 外中断 如何得到中断服务程序的入口地址： 向量中断: 由中断事件自己提供(硬件向量法) 非向量中断：由CPU查询得到(软件查询法)
19
7.4 I/O方式
程序中断方式
中断的过程：
中断请求：由中断源发出
中断响应：每条指令执行阶段结束前，未屏蔽
断点保护（硬件完成） 中断判优
PUSH PSW 关中断: IF=0; TF=0
中断源识别
PUSH CS
获得中断服务程序首地址 PUSH IP
中断处理
PUSH regs STI （选） 中断处理
一台字符显示器的VRAM中存放的是_____。
A. 显示字符的ASCII码
B. BCD码
C. 字模
D. 汉字内码
微机原理第7章 8086中断系统和中断控制器
3）高级中断源能中断低级的中断处理
中断嵌套 当CPU正在响应某一中断源的请求，执行为其服务的中断服务程序时， 如果有优先级更高的中断源发出请求，CPU将中止正在执行的中断服务程 序而转入为新的中断源服务，等新的中断服务程序执行完后，再返回到被 1 中止的中断服务程序，这一过程称为中断嵌套。 • 中断嵌套可以有多级，具体级数原则上不限，只取决于堆栈深度。
外部中断 非屏蔽中断 可屏蔽中断
可屏蔽中断源
CPU 中断逻辑
INTR
8259A 中断 INTA 控制器
INT N 指令
INTO 指令
除法 错误
单步 中断
IR0 IR1 IR2 IR3 IR4 IR5 IR6 IR7
外 设 中 断 源
内部中断: 除法错中断 指令中断 溢出中断 单步中断
硬件(外部)中断 非屏蔽中断请求 INT 2 NMI(17号引脚) 中 断 逻 辑 可屏蔽中断请求 中断类型号32～255 INTR(18号引脚)
中断指令 INT n N＝32～255
溢出中断 INTO INT 4
断点 中断 INT 3
单步中断 (TF＝1) INT 1
除法 错误 INT 0
软件(内部)中断
8086/8088中断源
1．软件中断(内部中断) 8086/8088的软件中断主要有三类共五种。 (1) 处理运算过程中某些错误的中断 执行程序时，为及时处理运算中的某些错误 ，CPU以中断方式中止正在运行的程序，提醒程 序员改错。 ① 除法错中断(中断类型号为0)。在8086 /8088 CPU执行除法指令(DIV/IDIV)时，若发现 除数为0，或所得的商超过了CPU中有关寄存器所 能表示的最大值，则立即产生一个类型号为0的 内部中断，CPU转去执行除法错中断处理程序。
微型计算机原理及应用教程第7章 中断与DMA技术
7.1 中断原理
7.2 8086/8088 CPU 中断系统 7.3 可编程中断控制器8259A 7.4 8259A的应用举例 7.5 DMA控制器
引 言
中断在计算机中是非常重要的。中断提高了计算机的并
行度和处理器的效率，改善了计算机的性能。它解决了CPU
与各种外围设备之间的速度匹配问题。 中断在故障检测、实时处理与控制、分时系统、多级系 统与通信、并行处理、人机交互等诸多领域都得到了广泛应 用和不断发展。 本章就中断的管理、 8086/8088 CPU 中断系统、可编程 中断控制器8259进行介绍。
挥了CPU高速性的特点。 实现实时处理：例如键盘、打印机、显示器的使用等 实现故障处理：电源故障、除法溢出、非法操作、存储 器出错等
中断系统应具有以下功能：
中断响应：当中断源发出中断请求后，CPU能够决定是否 暂时中止当前程序的执行，去响应 该中断请求。 断点保护： CPU在响应中断请求后，保护被暂时中止的当 前程序的运行环境和结果（例如：下一条指令地址的CS和
7.1.3中断优先权与中断嵌套
1．中断优先权
在实际系统中，常常遇到多个中断源同时请求中断的情况， 这时 CPU 必须确定首先为哪一个中断源服务，以及服务的 次序。解决的方法是用中断优先排队的处理方法。即根据中 断源要求的轻重缓急，先排好中断处理的优先次序，即优先
级（又称优先权）。CPU先响应优先级最高的中断请求。对
7.1
中断原理
当 CPU 与外设交换信息时，若用查询的方式，则 CPU 就
要浪费很多时间去等待外设，这样就存在一个快速的 CPU 与 慢速的外设之间的矛盾，这也是计算机在发展过程中遇到的 严重问题之一。为解决这个问题，一方面要提高外设的工作 速度；另一方面就必须要使用中断处理。
第7章输入和输出
微机原理及应用
图7-19
2024年1月27日星期六
第 7 章 输入和输出
7.3 DMA 控 制 器
7.3.1 8237的结构
Intel 8237的方框图如图7-21所示。图中的通道(4个)部分 只画出了一个通道的情况。
每个通道都有一个基地址寄存器(16位)，基字节数计数器 (16位)，现行地址寄存器(16位)和现行字节数计数器(16位)， 每一个通道都有一个模式寄存器以控制不同的工作模式，所 以，8237的内部寄存器的类型和数量如表7-1所示。
第 7 章 输入和输出
POLL：
IN AL，2；输入状态信息D0
SHR AL，1
JNC POLL；若未READY=0， 程序循环等待
IN AL，3；否则，输入数据
STOSB ； 存至内存 ,AL存入[DI]
INC
DL；修改多路开关控制
信号，指向下一个模拟量
JNE
AGAIN；8个模拟量未输
入完，循环已完，执行别的程序段
据缓冲区的地址偏移量→DI
AGAIN： MOV
AL，DL
AND
AL，0EFH；使D4=0
OUT
4，AL；停止A/D转换
CALL
DELAY；等待停止A/D操作 的完成
MOV
AL，DL; D4=1
DELAY: O…UT
4，AL；启动A/D，且选择 模拟量A0
RET
微机原理及应用
2024年1月27日星期六
微机原理及应用
2024年1月27日星期六
第 7 章 输入和输出
7.2.3 直接数据通道传送(DMA)方式
但是中断传送仍然是由CPU通过程序来传送的，每次要 保护断点、保护现场需用多条指令，每条指令要有取指和执 行时间。这对于一个高速I/O设备，以及成组交换数据的情 况，例如磁盘与内存间的信息交换，就显得速度太慢了。
微机原理第7章练习题及答案
第7章输入/输出与中断一、自测练习题㈠选择题1．一微机系统有10根地址线用于I／O端口寻址，因而具有I／O空间的范围是( )字节。
A) 1024 B) 10K C) 0.5M D) 1M2．8086CPU读／写一次存储器或I／O端口所需的时间称为一个( )。
A) 总线周期 B) 指令周期 C) 时钟周期 D) 基本指令执行时间3．微型计算机的输入／输出有三种不同的控制方法，其中以( )控制的输入／输出是微机进行I／O的一种最主要的控制方式。
A) 程序控制 B) 中断控制C) DMA控制D) 以上均可4．程序查询I／O方式的工作流程是按( )的次序完成一个字符的传输。
A) 写数据端口，读／写控制端口B) 读状态端口，读／写数据端口C) 写控制端口，读状态端口，写数据端口D) 随I／O接口的具体要求而定5．在CPU与外设的I／O传送控制方式中，效率高、实时性强的方式是( )。
A) 同步传送 B) 查询传送 C) 无条件传送 D) 中断传送6．在CPU与外设的I／O传送控制方式中，传送速度最快的方式是( )。
A) 无条件传送 B) 查询传送 C) 中断传送 D) DMA传递7．用具有两个状态(“0”和“1”态)的一组开关作简单输入设备时，应采用( )传送方式来输入信息。
A) 无条件B) 查询C) 中断D) DMA8．用一组发光二极管作为简单输出设备时，应采用( )传送方式来输出信息。
A) DMA B) 无条件C) 查询D) 中断9．在微机系统中引入中断技术，可以( )。
A) 提高外设速度B) 减轻主存负担C) 提高处理器的效率D) 增加信息交换的精度10．CPU响应中断请求的时刻是在( )。
A) 执行完成正在执行的程序以后 B) 执行完正在执行的指令以后C) 执行完本时钟周期以后D)执行完正在执行的机器周期以后11．8086／8088CPU向应两个硬中断INTR和NMI时，相同的必要条件是( )。
A) 允许中断B) 当前I／O操作执行结束C) 总线空闲D) 当前访问内存操作结束12．在微型计算机系统中，高速外设与内存储器进行批量数据传送时，应采用( )。
8071第七章输入输出接口技术第一节内容2009.01.20(第三稿)
2.I/O端口独立编址
优点：
I/O端口的地址空间独立 控制和地址译码电路相对简单 专门的I/O指令使程序清晰易读 I/O指令没有存储器指令丰富
缺点：
80x86采用I/O端口独立编址
2013年8月1日星期四 中北大学《微机原理及接口技术》 37
Байду номын сангаас
2.I/O端口独立编址
特点：
00000H 内存 地址
12
7.1.3 I/O接口的主要功能
对输入输出数据进行缓冲和锁存 输出接口有锁存环节，输入接口有缓冲环节 实际的电路常用： 输出锁存缓冲环节，输入锁存缓冲环节 对信号的形式和数据的格式进行变换 微机直接处理：数字量、开关量、脉冲量 对I/O端口进行寻址 与CPU和I/O设备进行联络
中北大学《微机原理及接口技术》 24
2013年8月1日星期四
外设接口
输入接口 输出接口 并行接口 串行接口
数字接口
模拟接口
2013年8月1日星期四
中北大学《微机原理及接口技术》
25
输入输出接口的特点
输入接口：
要求对数据具有控制能力（常用三态门实现）
输出接口：
要求对数据具有锁存能力（常用锁存器实现）
中北大学《微机原理及接口技术》
6
7.1.2 I/O接口概述
为什么需要I/O接口（电路）？
多种外设
微机的外部设备多种多样
工作原理、驱动方式、信息格式、以及工作 速度方面彼此差别很大
它们不能与CPU直接相连 必须经过中间电路再与系统相连 这部分电路被称为I/O接口电路
第7章输入输出习题参考解答
第7章思考题与习题参考答案1．计算机的I/O系统的功能是什么？它由哪几个部分组成？答：计算机的I/O系统，主要用于解决主机与外部设备间的信息通讯，提供信息通路，使外围设备与主机能够协调一致地工作。
计算机的I/O系统由I/O硬件和I/O软件两大部分组成。
其中I/O硬件包括：系统总线、I/O接口、I/O设备及设备控制器。
I/O软件包括：用户的I/O程序、设备驱动程序、设备控制程序。
2．I/O硬件包括哪几个部分？各部分的作用是什么？答：I/O硬件包括：系统总线、I/O接口、I/O设备及设备控制器。
系统总线的作用是为CPU、主存、I/O设备（通过I/O接口）各大部件之间的信息传输提供通路。
I/O接口通常是指主机与I/O设备之间设置的一个硬件电路及其相应的控制软件。
它用于在系统总线和外设之间传输信号，并起缓冲作用，以满足接口两边的时序要求。
I/O设备的作用是为主机与外部世界打交道提供一个工具。
设备控制器用来控制I/O设备的具体动作，不同的I/O设备需要完成的控制功能不同。
3．什么是用户I/O程序？什么是设备驱动程序？什么是设备控制程序？答：用户I/O程序是指用户利用操作系统提供的调用界面编写的具体I/O设备的输入输出程序。
例如用户编写的用打印机输出文本的程序。
设备驱动程序是一种可以使计算机和设备通信的特殊程序。
可以说相当于操作系统与硬件的接口，操作系统只有通过这个接口，才能控制硬件设备的工作，假如某设备的驱动程序未能正确安装，便不能正常工作。
设备控制程序就是驱动程序中具体对设备进行控制的程序。
设备控制程序通过接口控制逻辑电路，发出控制命令字。
命令字代码各位表达了要求I/O设备执行操作的控制代码，由硬件逻辑解释执行，发出控制外设的有关控制信号。
4．说明设计I/O系统的三个要素的具体内容。
答：设计I/O系统应该考虑如下三个要素：①数据定位： I/O系统必须能够根据主机提出的要求进行设备的选择，并按照数据在设备中的地址找到相应的数据。
计算机组成原理(第七章 输入输出系统
第七章输入输出系统第一节基本的输入输出方式一、外围设备的寻址1．统一编址：将输入输出设备中控制寄存器、数据寄存器、状态寄存器等与内存单元一样看待，将它们和内存单元联合在一起编排地址，用访问内存的指令来访问输入输出设备接口的某个寄存器，从而实现数据的输入输出。
2．单独编址：将输入输出设备中控制寄存器、数据寄存器、状态寄存器单独编排地址，用专门的控制信号进行输入输出操作。
3．CPU与外围设备进行通信有三种类型：（1）CPU向外围设备发出操作控制命令。
（2）外围设备向CPU提供状态信息。
（3）数据在CPU与外围设备之间的传递。
历年真题1．对外设统一编址是指给每个外设设置一个地址码。
（2002年）【分析】CPU与外设之间的信息传送是通过硬件接口来实现的，各种外设的硬件接口上又都包含有多个寄存器，如控制寄存器、数据寄存器、状态寄存器等。
统一编址是将外设接口上的各种寄存器等同于内存储器的存储单元，通过使用访问内存单元的指令来访问外设接口上的各个寄存器，这样就可以使用访存指令来访问外设，输入输出操作简单，程序设计比较简便。
由于外设接口上的寄存器种类和数量通常不止一个，所以一个外设至少对应一个以上的内存地址。
【答案】对外设统一编址是将外设接口上的寄存器等同内存单元，给每个外设设置至少一个地址码。
二、外围设备的定时1．外围设备的定时方式有异步传输方式和同步定时方式两种。
2．实现输入输出数据传输的方式主要有：程序控制方式、直接存储访问（DMA）方式、通道方式。
程序控制方式又可分为程序查询方式和中断方式两种。
历年真题1．对I/O数据传送的控制方式，可分为程序中断控制方式和独立编址传送控制方式两种。
（2001年）【分析】对1/O数据传送的控制方式，可分为程序直接控制方式、程序中断控制方式、DMA控制方式、通道控制方式等。
程序中断控制方式只是其中的一种方法，独立编址是指对1/O设备的控制寄存器、数据寄存器、状态寄存器等单独进行地址编排，使用专门的指令对其进行操作，可用在各种数据传送的控制方式中。
第7章 中断系统
可 屏 蔽 中 断 请 求
软件中断
硬件中断
小结： 中断分类及中ຫໍສະໝຸດ 类型码8086/8088系统最多可处理256级不同类型的中断。
可屏蔽中断(INTR) 外部中断(硬件中断) 非屏蔽中断(NMI，中断类型码2) 中断分类 单步中断(中断类型码1) 内部中断(软件中断) 断点中断(中断类型码3) 溢出中断(中断类型码4) Int n 中断
器退出暂停状态，响应中断，进入中断处理程序。
若现行指令为WAIT指令，且 TEST 引脚加入低电平信号， 则中断请求信号INTR产生后，便使处理器脱离等待状态，响 应中断，进入中断处理程序。
HLT： 暂停指令
(4) 8259A连续两次接收(2个总线周期) INTA = 0的中断 响应信号后，便通过总线将中断矢量号送CPU。 (5) 保护断点。将标志寄存器内容、当前CS内容及当前IP 内容压入堆栈： (SP)←(SP)-2
((SP)+1：(SP))←(PSW)
(SP)←(SP)-2 ((SP+l：(SP))←(CS) (SP)←(SP)-2 ((SP)+1：(SP))←(IP)
(6) 清除IF及TF(IF←0，TF←0)，以便禁止其它可屏蔽中 断或单步中断发生。 (7) 求中断程序的入口地址 ：根据8259A向CPU送的中断 矢量号n求得矢量地址，再查中断矢量表，得相应中断处理程 序首地址(段内偏移地址和段地址)，并将 位首地址置入CS及
7.1 概述
中断和异常是处理器处理突发事件时所采取的两种不同 的处理方法，具体来说，中断指的是处理器暂停当前的程序， 转而去处理中断事件；而异常虽然也会对异常事件作出反应， 但不一定会暂停当前的程序。 在8086/8088处理器时代，中断主要包括外部中断 和 内 部中断两种。 在386/486等32位处理器时代，内部中断的数量和功能被 扩充，习惯上，称内部中断为异常，而中断则主要指外部中 断。
第7章 中断系统与中断控制器
2 中断源
引起CPU中断的事件——中断源。 例如：
外设——请求输入输出数据，报告故障等 事件——掉电、硬件故障、软件错误、非法操作、定 时时间到等
中断源分为：外部中断、内部中断 内部中断：CPU内部执行程序时自身产生的中断 外部中断：CPU以外的设备、部件产生的中断
3 中断技术的优点
中断操作
7.2.2 中断处理过程
五个步骤： 中断请求 中断判优(有时还要进行中断源识别) 中断响应 中断服务 中断返回
以下以外部中断为主介绍这五个步骤。
1.中断请求
外设请求服务时，经接口电路向CPU发请求信号。
2.中断判优
同时出现多个中断请求（＞1），响应优先级最高的。
7.4 PC/XT(8088/8086CPU)的中断系统
采用向量型中断结构，可以管理256个不同类型
的中断请求。
中断源有两类：内部中断和外部中断。外部中
断又分为非屏蔽中断NMI和可屏蔽中断INTR。
1.内部中断
内部中断是由CPU内部事件引起的中断。
非屏蔽中断 NMI INTR 可屏蔽 中断 INTA 9259A 除法 错误 IR0 IR1 8086/8088中断管理逻辑 IR2 IR3 IR4 IR5 IR6 IR7
7.5.1 8259A的内部结构与引脚信号
1.8259A的内部结构
由以下8个部分组成：
数据总线缓冲器 控制逻辑
中断请求寄存器
IRR(Interrupt Re 中断服务寄存器ISR 优先级比较器PR quest Register) (Interrupt Service Register) （priority relatively） 读/写逻辑
第七章 输入输出(IO)系统
一、选择1、计算机所配置的显示器中，若显示控制卡上双薪存储器的容量是1MB，则当采用800×600像素的分辨率时，每个像素最多可以有（C）种不同的颜色。
A.256B.65536C.16MD.40962、CRT的分辨率为1024×1024像素，像素的颜色数为256，则刷新存储器的容量约为（B）A.256MB.1MC.256KBD.32MB3、CRT的分辨率为1024×1024像素，像素的颜色总数为256色，则刷新存储器每单元字长是（A）A.1个字节B.2个字节C.256个字节D.1024个字节4、若计算机屏幕上每个像素的灰度级为256，则刷新存储每个单元的宽度是。
5、显示汉字采用点阵字库，若每个汉字用16×16的点阵表示，7500个汉字的字库容量是240KB 。
6、磁盘存储器的等待时间通常是磁盘旋转半周所用的时间。
7、某磁盘的转速为7200r/min，传输速度为4MN/s，控制器开销为1ms，要保证读或写一个512B的扇区的平均时间为11.3ms。
那么，该磁盘的平均寻道时间不超过（D）A.3.9msB.4.7msC.5.5msD.6.1ms8、一个磁盘的转速为7200转/分，每个磁道有160个扇区，每扇区有512字节，那么理想情况下，其数据传输率为（C）A.7200×160KB/s B.7200KB/sC.9600KB/sD.19200KB/s9、某计算机系统中，假定硬盘以中断方式与处理机进行数据输入输出，以16位为传输单位，传输率为50KB/s，每次传输的开销（包括中断）为100个CPU时钟，处理器的主频为50MHz，请问软盘数据传送时占处理器的时间比例是10、设一个磁盘盘面共有200个磁道，盘面总存储容量60MB，磁盘旋转一周的时间为25ms，每磁道有8个扇区，各扇区之间有一间隙，磁头通过每个间隙需 1.25ms。
则磁盘通道所需最大传输率是11、下列有关程序中断I/O方式的叙述中，错误的是（D）A. 程序中断I/O方式是CPU和外设能够并行工作B. 中断I/O方式下，外设和CPU直接交换数据C. 中断I/O方式下，CPU会有额外的开销用于断点、现场的保护和回复等D. 中断I/O方式适用于像磁盘一类的高速设备12、指令执行结果出现异常而引起的中断是（B）A.I/O中断B.程序性中断C.机器校验中断D.外中断13、主存故障引起的中断是（C）A.I/O中断B.程序性中断C.机器校验中断D.外中断14、为了实现多级中断，保存现场信息最有效的方法是（B）A.通用寄存器B.堆栈C.存储器D.外存15、在中断处理过程中，完全由硬件自动执行的步骤是（A）A.保存中断点B.识别中断点C.保存将被中断服务程序破坏的通用寄存器的内容D.返回中断点16、在蛋鸡中断系统中，CPU一旦响应，则立即关闭中断允许标志，以防止本次中断任务结束前同级的其他中断产生另一次中断进行干扰。
第7章 I／O端口及中断控制器
⒋ 端口D寄存器组
各寄存器具体含义见表7-9、表7-10和7-11。
⒌ 端口E寄存器组
各寄存器具体含义见表7-12、表7-13和表7-14。
⒍ 端口F寄存器组
各寄存器具体含义见表7-15、表7-16和表7-17。
⒎ 端口G寄存器组
各寄存器具体含义见表7-18、表7-19和表7-20。
⒏ 端口H寄存器组
7
⒉ 端口数据寄存器GPADAT~GPHDAT
如果端口被配置为输出端口，数据应该写到端 口数据寄存器的对应位； 如果端口被配置为输入端口，数据应该从端口 数据寄存器的对应位读出。
8
⒊ 端口上拉（电阻）允许/禁止寄存器 GPBUP~GPHUP
端口上拉（电阻）允许/禁止寄存器也称为端口 上拉允许/禁止寄存器。 端口上拉（电阻）允许/禁止寄存器控制每个端 口上拉电阻允许/禁止。当对应位为0时，引脚 的上拉电阻被允许；当对应位为1时，上拉电 阻被禁止。
各寄存器具体含义见表7-21、表7-22和表7-23。
19
7.3.2 其他寄存器
⒈ 杂项控制寄存器
杂项控制寄存器中的一些位用来对USB主机和 USB设备进行控制；另外一些位用于保护 SDRAM，以及对数据总线上拉电阻允许/禁止 等进行控制。 杂项控制寄存器MISCCR，地址为 0x56000080，可读写，Reset值为0x10330。 寄存器具体含义见表7-24。 SCKE、SCLK1和SCLK0引脚信号， S3C2410A输出，在Power_OFF模式用于保护 SDRAM。在寄存器MISCCR中规定了它们输 20 出信号的方式。
GPA[10:0]
当该端口被配置为输入端口时， 当该端口被配置为输入端口时，从输入引脚来的外 部信号能够从这个寄存器的对应位读出。 部信号能够从这个寄存器的对应位读出。 当该端口被配置为输出端口时， [10:0] 当该端口被配置为输出端口时，写到这个寄存器中 的数据能够被送到对应的引脚。 的数据能够被送到对应的引脚。 当该端口被配置为功能引脚时， 当该端口被配置为功能引脚时，读入值未定义
微机原理第七章 输入输出方法及常用接口电路
编程并行接口芯片8255A
二、 8255的内部结构
编程并行接口芯片8255A
三、8255的引脚功能
PA3 PA2 PA1 PA0 RD CS GND A1 A0 PC7 PC6 PC5 PC4 PC0 PC1 PC2 PC3 PB0 PB1 PB2 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 40 39 38 37 36 35 34 33 32 31 30 29 28 27 26 25 24 23 22 21 PA4 PA5 PA6 PA7 WR RESET D0 D1 D2 D3 D4 D5 D6 D7 VCC PB7 PB6 PB5 PB4 PB3
8251可编程通信接口
二、8251的结构和引脚特性
数据总线缓冲器
状态 缓冲器
发送数据/命 令缓冲器
接收数 据缓冲 器
RESET CLK C/D RD WR CS DTR DSR RTS CTS
读/写 控制电 路
发送器 P S
TxD
发送 控制 接收 控制 接收器 S P
TxRDY TxE TxC RxRDY SYN DET RxC RxD
输入/输出接口概述
五、 I/O接口的分类 通用接口 专用接口 串行接口 并行接口
编程并行接口芯片8255A
一、 8255A的主要特性
有3个8位并行数据I/O口PA、PB和PC口及1个8位控 制口CWR。 可编程设置方式0、方式1、方式2三种不同的工作方 式，用于无条件传送、查询传送和中断传送。 有两个控制字决定8255A的工作方式，通过编制初始 化程序，使用OUT指令从控制寄存器端口写入。有 一个状态字可供查询，使用IN指令从C端口读出。 提供兼容的TTL电平接口，原则上适用于需并行输入 输出的I/O设备。
微机原理及接第七章中断技术可编程中断控制器(Intel 8259A)口技术
A/D转换器 开关量输入 D/A转换器 开关量输出
键盘 数字化仪 点阵打印 CRT 显示 光笔 图形输入 激光打印 液晶显示 声音输入 喷墨打印 绘图仪 X-Y记录仪 扫描仪
硬盘 软盘 光盘 磁带
微机控制各类接口框图
二、 CPU 与外设之间的接口信息
1. 数据信息 (DATA) CPU与外设交换的基本信息是数据， 有三种类型： (1) 数字量 由键盘、光电输入机等输入的信息。
译 码 器 三态缓 冲器 G
A15～A0 M/ IO
INTA INTR
中断允许 触发器
工作原理：若输入设备准备好数据，且中断允许，则通 过中断请求触发器发INTR。如果IF=1，则CPU在当前指 令执行完后，进入中断响应周期，发INTA，待到中断类 型号，进入中断服务实现数据传送。
外 设 准 备 数 据
3. 控制信息 (CONTROL)
CPU通过接口输出用以控制外设工作的信息。 例如控制I/O 设备启动或停止等。
AB CPU DB CB DATA STATUS I/O 设备
1 I/O 接口 2
3 CONTROL
CPU 与外设之间的接口信息
三、接口的功能
接口用以解决CPU与外设连接时存
在的矛盾，一般有以下功能： 1. 数据缓存：匹配不同的数据传送速率。 2. 端口寻址：选择某一外设，某一端口。 3. 命令译码：解释CPU输出的命令，产生相 应的操作控制信号。
4. 同步控制：协调时序上的差异。
8.2
I/O 端口的编址方式
接口电路中能被CPU访问的寄存器或某 些特定器件称为I/O端口。I/O端口分为数据 端口、状态端口和命令端口。
AB
CPU 1 I/O 接口 2 DATA
微型计算机原理-第7章(3)微机原理与接口技术(第三版)(王忠民)
第7章 输入/输出与中断-中断技术
… …
…
D7 D0 CPU
INTR
中 断 寄 存 器
INT ≥1
INT1 INT2
INT8
图7.13 软件查询法的硬件电路
第7章 输入/输出与中断-中断技术
断点保护
INT1？ Y N INT2？ Y N
对1号中 断源服
务 对2号中 断源服
务
… …
INT8？ Y N
1. 中断的定义
计算机在执行正常程序 过程中，当出现某种异常 事件或某种外部请求时， 处理器就暂停执行当前的 程序，而转去执行对异常 事件或某种外部请求的处 理操作。当处理完毕后， CPU再返回到被暂停执行的 程序，继续执行，这个过 程称为程序中断。
主程序
有中断请求
断点 继续执行
中断服务程序 中断处理
第7章 输入/输出与中断-中断技术
① 中断请求：是中断源向CPU发出的请求中断的要求。 软件中断源是在CPU内部由中断指令或程序出错直接
发中断； 硬件中断源必须通过专门的电路将中断请求信号送给
CPU，CPU也有专门的引脚接收中断请求信号。
第7章 输入/输出与中断-中断技术
② 中断响应：是指当计算机系统接收到中断请求后应作出的反 应。对于可屏蔽中断的响应要具备两个条件：一是中断允许触发器 的状态为1（即开中断），二是CPU在执行完现行指令之后。
返回断点
第7章 输入/输出与中断-中断技术
2. 中断系统 为实现中断功能而设置的硬件电路和与之相应的软件，称为中
断系统。 3. 中断源
引起中断的原因或发出中断请求的来源称为中断源。中断源可 分为硬件中断源和软件中断源两类。 4. 中断处理过程
微机原理、汇编语言与接口技术 第七章 习题答案 人民邮电出版社(周杰英 张萍 郭雪梅 著)
第7章输入/输出接口习题与参考答案这一章的习题与参考答案分为两大部分，一部分是输入输出概述及DMA控制器的习题与参考答案；另一部分是中断及中断控制器部分的习题与参考答案。
一、输入输出概述及DMA控制器的习题与参考答案1、请说明为什么输入接口的数据缓冲寄存器必须有三态输出功能而输出接口却不需要的原因。
解：输入接口的数据缓冲寄存器的输出端是直接接在数据总线上的，如果数据寄存器没有三态输出功能，则无论数据寄存器被寻址选中或未被选中，其数据都会被送上数据总线，若此时总线上真正要传送的数据与该输入缓存器的内容不一致时，就会发生总线冲突。
所以，输入接口的数据缓冲器必须有三态输出功能，以便当接口未被寻址选中时，其输出端处于高阻态，从而与总线隔离。
对于输出接口来说，是输入端与数据总线相连，而输出端是与外设相连，因此其输出不影响总线状态；另外，一个外设一般只与一个输出数据缓存器相连，因此输出接口的数据缓存器无须有三态输出功能。
2、8086/8088CPU中哪些寄存器可以用于I/O寻址？若I/O端口地址分别是10H和100H，分别写出向这两个端口写入73H的程序段。
解：8086/8088CPU内可以用于I/O寻址的寄存器为AL、AX和DX。
向端口10H写入73H的程序段为：MOV AL，73HOUT 10H，AL向端口10H写入73H的程序段为：MOV AL，73HMOV DX，100HOUT DX，AL3、图为7段显示器接口，显示器采用共阳极接法，试编写程序段，使AL中的一位十六进制数显示于显示器上。
输出锁存器地址为40H。
解：TABLE DB 3FH，06H，5BH，4FHDB 66H，6DH，7DH，07HDB 7FH，67H，77H，7CH，DB 39H，5EH，79H，71HLEA BX，TABLEXLA TOUT 40H，AL4、PC/XT机有哪些输入输出方式？各自的特点如何？DMA控制器应具备哪些功能？解：无条件方式：需要外设处于就绪状态，硬件简单；查询方式：CPU需要不断地查询外设是否就绪，浪费CPU时间，硬件较简单；中断方式：外设准备好后，向CPU发中断请求，请求CPU完成数据传输，外设与CPU 并行；硬件又比前两者复杂。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
第7章 输入/输出与中断 80x86 CPU组成的微机系统都采用独立编址方式。在 8086/8088系统中，共有20根地址线对内存寻址，内存的地址 范围是00000H～FFFFFH；用地址总线的低16位对I/O端口寻 址，所以I/O端口的地址范围是0000H～FFFFH，如图7.4所
示。CPU在访问内存和外设时，使用了不同的控制信号来加
CPU
I/O 接口
外设
图7.1 主机与外设的连接
第7章 输入/输出与中断 对于微型计算机来说，设计微处理器CPU时，并不设 计它与外设之间的接口部分，而是将输入/输出设备的接口
电路设计成相对独立的部件，通过它们将各种类型的外设与
CPU连接起来，从而构成完整的微型计算机硬件系统。 因此，一台微型计算机的输入/输出系统应该包括I/O接 口、I/O设备及相关的控制软件。一个微机系统的综合处理 能力，系统的可靠性、兼容性、性价比，甚至在某个场合能 否使用都和I/O系统有着密切的关系。输入/输出系统是计算 机系统的重要组成部分之一，任何一台高性能计算机，如果 没有高质量的输入/输出系统与之配合工作，计算机的高性 能便无法发挥出来。
(10)时序控制功能：
第7章 输入/输出与中断
7.1.2 CPU与外设交换的信息
主机与I/O设备之间交换的信息可分为数据信息、状态信息
和控制信息三类。
1．数据信息
数据信息又分为数字量、模拟量和开关量三种形式。 1) 数字量 数字量是计算机可以直接发送、接收和处理的数据。例如，
由键盘、显示器、打印机及磁盘等I/O外设与 CPU交换的信息，
第7章 输入/输出与中断 对于简单外设，若采用无条件传送方式，其接口电路也很 简单。如简单外设作为输入设备时，输入数据保持时间相对于 CPU的处理时间要长得多，所以可直接使用三态缓冲器和数据 总线相连，如图7.5(a)所示。当执行输入的指令时，读信号有效，
选择信号M/IO处于低电平，因而三态缓冲器被选通，使其中早
第7章 输入/输出与中断
第7章
输入/输出与中断
7.1 I/O接口概述
7.2 CPU与外设之间数据传送的方式
7.3 中断技术
7.4 8086/8088 中断系统
7.5 可编程中断控制器Intel 8259A
第7章 输入/输出与中断
7.1
I/O接口概述
7.1.1 I/O接口的作用
主机与外界交换信息称为输入/输出(I/O)。主机与外界的信 息交换是通过输入/输出设备进行的。一般的输入/输出设备都
它们是以二进制形式表示的数或以ASCII码表示的数符。
第7章 输入/输出与中断
2) 模拟量
当计算机应用于控制系统中时，输入的信息一般为来自现
场的连续变化的物理量，如温度、压力、流量、位移、湿度等，
这些物理量通过传感器并经放大处理得到模拟电压或电流，这 些模拟量必须先经过模拟量向数字量的转换(A/D转换)后才能 输入计算机。反过来，计算机输出的控制信号都是数字量，也 必须先经过数字量向模拟量的转换(D/A转换)，把数字量转换
寄存器称为数据端口；用来存放外设或者接口部件本身状态
的状态寄存器称为状态端口；用来存放CPU发往外设的控制 命令的控制寄存器称为控制端口。
第7章 输入/输出与中断
DB AB CB
数据端口 译 码 状态端口 控制端口 I/O 设 备
CPU
图7.2 一个典型的I/O接口
第7章 输入/输出与中断 正如每个存储单元都有一个物理地址一样，每个端口也有 一个地址与之相对应，该地址称为端口地址。有了端口地址， CPU对外设的输入/输出操作实际上就是对I/O接口中各端口的读 /写操作。数据端口一般是双向的，数据是输入还是输出，取决 由于状态端口只做输入操作，控制端口只做输出操作，因此，有 时为了节省系统地址空间，在设计接口时往往将这两个端口共用 一个端口地址，再用读/写信号来分别选择访问。
I/O 端口 I/O端口
FFFFH
图7.3 I/O端口与内存单元统一编址
第7章 输入/输出与中断
采用统一编址方式后，CPU对I/O端口的输入/输出操作如同 对存储单元的读/写操作一样，所有访问内存的指令同样都可用 于访问I/O端口，因此无需专门的I/O指令，从而简化了指令系 统的设计；同时，对存储器的各种寻址方式也同样适用于对I/O 端口的访问，给使用者提供了很大的方便。但由于I/O端口占用
于对该端口地址进行操作时CPU发往接口电路的读/写控制信号。
应该指出，输入/输出操作所用到的地址总是对端口而言，
而不是对接口而言的。接口和端口是两个不同的概念，若干个端 口加上相应的控制电路才构成接口。
第7章 输入/输出与中断
7.1.4 I/O端口的编址
微型计算机系统中I/O端口编址方式有两种：I/O端口与内 存单元统一编址和 I/O端口与内存单元独立编址。
制信息也是被作为数据信息来传送的，即把状态信息作为一种
输入数据，而把控制信息作为一种输出数据，这样，状态信息 和控制信息也通过数据总线来传送。但在接口中，这三种信息
是在不同的寄存器中分别存放的。
第7章 输入/输出与中断
7.1.3 I/O接口的基本结构
I/O接口的基本结构如图7.2所示。每个接口电路中都包含 一组寄存器，CPU与外设进行信息交换时，各类信息在接口 中存入不同的寄存器，一般称这些寄存器为I/O端口，简称为 口(Port)。用来保存CPU和外设之间传送的数据(如数字、字 符及某种特定的编码等)、对输入/输出数据起缓冲作用的数据
已准备好的输入数据送到数据总线上，再到达CPU。所以要求 CPU在执行输入指令时，外设的数据是准备好的，即数据已经 存入三态缓冲器中。
第7章 输入/输出与中断
来自外设 的数据 地址总线 (AB) RD
M/ IO
三态 缓冲器 地址 译码器 ≥1
至CPU 数据总线 (DB)
(a) 无 条 件 传 送图 数 7 据 5 输 入无 ；条 件 无传 条送 件方 传式 送 数 据 输 出 .
器保持这个数据，直到外设取走。
无条件传送方式下，程序设计和接口电路都很简单，但 是为了保证每一次数据传送时外设都能处于就绪状态，传送 不能太频繁。对少量的数据传送来说，无条件传送方式是最 经济实用的一种传送方法。
成模拟量才能去控制现场。
第7章 输入/输出与中断
3) 开关量 开关量可表示两个状态，如开关的断开和闭合，机器的运 转与停止，阀门的打开与关闭等。这些开关量通常要经过相应
的电平转换才能与计算机连接。开关量只要用一位二进制数即
可表示。
第7章 输入/输出与中断
2. 状态信息
状态信息作为CPU与外设之间交换数据时的联络信息，反 映了当前外设所处的工作状态，是外设通过接口送往CPU的。 CPU通过对外设状态信号的读取，可得知输入设备的数据是否 准备好、输出设备是否空闲等情况。对于输入设备，一般用准 备好(READY)信号的高低来表明待输入的数据是否准备就绪； 对于输出设备，则用忙(BUSY)信号的高低表示输出设备是否处
第7章 输入/输出与中断 总的来说，I/O接口具有下述功能： (1)寻址功能：如地址译码器 (2)输入输出功能： (3)可编程功能：设定接口的工作方式、工作参数和信号极性等 (4)数据转换功能：A/D转换、D/A转换、串/并转换等
(5)联络功能：READY和BUSY信号
(6)数据缓冲功能：速度匹配 (7)中断管理功能： (8)错误检测功能： (9)复位功能：接受微机系统的复位功能，重新启动
于空闲状态，如为空闲状态，则可接收CPU输出的信息，否则
CPU要暂停送数。因此，状态信息能够保障CPU与外设正确地 进行数据交换。
第7章 输入/输出与中断
3．控制信息
控制信息是CPU通过接口传送给外设的，CPU通过发送控制 信息设置外设(包括接口)的工作模式、控制外设的工作。如外设 的启动信号和停止信号就是常见的控制信息。实际上，控制信 息往往随着外设的具体工作原理不同而含义不同。 虽然数据信息、状态信息和控制信息含义各不相同，但在 微型计算机系统中，CPU通过接口和外设交换信息时，只能用 输入指令(IN)和输出指令 (OUT)传送数据，所以状态信息、控
第7章 输入/输出与中断
7.2
CPU与外设之间数据传送的方式
7.2.1 程序传送方式
1．无条件传送方式
微机系统中的一些简单的外设，如开关、继电器、数码管、 发光二极管等，在它们工作时，可以认为输入设备已随时准备好 向CPU提供数据，而输出设备也随时准备好接收CPU送来的数 据，这样，在CPU需要同外设交换信息时，就能够用IN或OUT 指令直接对这些外设进行输入/输出操作。由于在这种方式下 CPU对外设进行输入/输出操作时无需考虑外设的状态，故称之 为无条件传送方式。
以区分。例如，当8086 CPU的M/IO信号为1时，表示地址总
线上的地址是一个内存地址；为0时，则表示地址总线上的地
址是一个端口地址。
第7章 输入/输出与中断
00000H 0000H 存储器 FFFFH FFFFFH I/O
图7.4 I/O端口与内存单元独立编址
第7章 输入/输出与中断
采用独立编址方式后，存储器地址空间不受I/O端口地址空 间的影响，专用的输入/输出指令与访问存储器指令有明显区别， 便于理解和检查。但是，专用I/O指令增加了指令系统复杂性，
且I/O指令类型少，程序设计灵活性较差；此外，还要求CPU提
供专门的控制信号以区分对存储器和I/O端口的操作，增加了控
制逻辑的复杂性。
第7章 输入/输出与中断
3．I/O端口的地址译码
微机系统常用的I/O接口电路一般都被设计成通用的I/O接
口芯片，一个接口芯片内部可以有若干可寻址的端口。因此， 所有接口芯片都有片选信号线和用于片内端口寻址的地址线。 例如，某接口芯片内有四个端口地址，则该芯片外就会有两根 地址线。后面将详细介绍几种常用的I/O接口芯片。